專利名稱：形成半導(dǎo)體器件的方法
技術(shù)領(lǐng)域：
—個或多個實施方案涉及形成半導(dǎo)體器件的方法，更特別涉及形成其中形成溝槽用于隔離的半導(dǎo)體器件的方法。
背景技術(shù)：
包含于半導(dǎo)體器件中的晶體管形成在有源區(qū)上。有源區(qū)被用于隔離的溝槽分隔，
每個溝槽填充有用于在相鄰有源區(qū)之間提供絕緣的絕緣材料。 以下對作為一種非易失性器件的NAND快閃器件進(jìn)行示例性描述。 NAND快閃器件的存儲單元陣列包括大量平行串。每個串均是有源區(qū)，并且在所述
串之間形成用于隔離的溝槽。此處，由于半導(dǎo)體器件的高度集成，所以不僅有源區(qū)的寬度而
且溝槽的寬度也變窄。因此，溝槽內(nèi)部的深寬比增加，這使得采用絕緣材料填充溝槽內(nèi)部的
間隙填充工藝逐漸地復(fù)雜化。 此外，由于半導(dǎo)體器件的高度集成，存儲單元之間的間隙也變窄，這可導(dǎo)致存儲單元之間的增加的干擾效應(yīng)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明公開的實施方案，在用于浮置柵極的第一導(dǎo)電圖案的寬度變窄之后，在包括第一導(dǎo)電圖案和半導(dǎo)體襯底的暴露表面的整個表面上形成輔助層，并且實施蝕刻工藝，由此形成溝槽。在這種情況下，由于輔助層，所以每個溝槽的頂部寬度可大于溝槽的底部寬度。 在本發(fā)明公開內(nèi)容的一個實施方案中，一種形成半導(dǎo)體器件的方法包括提供其中限定有柵極絕緣圖案和第一導(dǎo)電圖案的半導(dǎo)體襯底，實施第一蝕刻工藝以使得每個第一導(dǎo)電圖案的寬度變窄，在第一導(dǎo)電圖案、柵極絕緣圖案和半導(dǎo)體襯底的暴露表面上形成輔助層，和通過蝕刻第一導(dǎo)電圖案之間的半導(dǎo)體襯底和輔助層形成溝槽。 第一蝕刻工藝優(yōu)選使用各向同性蝕刻工藝來實施，所述各向同性蝕刻工藝優(yōu)選使用采用HBr、 Cl2和02的混合氣體的干蝕刻工藝來實施。 在形成溝槽之后，在各個溝槽內(nèi)形成隔離層，降低隔離層的高度以暴露第一導(dǎo)電
圖案的頂部，并且在包括隔離層和第一導(dǎo)電圖案的表面上形成介電層和第二導(dǎo)電層。 優(yōu)選在形成溝槽和形成隔離層之間實施移除保留的輔助層的蝕刻工藝。 當(dāng)降低隔離層的高度時，優(yōu)選實施移除保留的輔助層的第二蝕刻工藝。 輔助層優(yōu)選由聚合物制成，輔助層優(yōu)選使用CH2F2氣體或C5F8氣體形成。 在第一蝕刻工藝之后，優(yōu)選實施對第一導(dǎo)電圖案的蝕刻損傷進(jìn)行補(bǔ)償?shù)奶幚砉に?。處理工藝?yōu)選在包含僅僅02氣體或HBr和02的混合氣體的氣氛下實施。 當(dāng)形成溝槽時，優(yōu)選完全地移除輔助層或者部分輔助層保留在第一導(dǎo)電圖案的側(cè)壁上。 在本發(fā)明公開內(nèi)容的另一個實施方案中，一種形成半導(dǎo)體器件的方法包括提供其中限定有柵極絕緣圖案和第一導(dǎo)電圖案的半導(dǎo)體襯底，實施第一蝕刻工藝以使得每個第一導(dǎo)電圖案的寬度變窄，實施第二蝕刻工藝以沿著均具有變窄寬度的第一導(dǎo)電圖案而在暴露的半導(dǎo)體襯底中形成溝槽，在溝槽和第一導(dǎo)電圖案上形成輔助圖案，和增加每個溝槽的深度，由此形成隔離區(qū)。 第一蝕刻工藝優(yōu)選使用各向同性蝕刻工藝來實施，所述各向同性蝕刻工藝優(yōu)選使用采用HBr、 Cl2和02的混合氣體的干蝕刻工藝來實施。 第二蝕刻工藝優(yōu)選使用各向異性蝕刻工藝來實施，所述各向異性蝕刻工藝優(yōu)選使用采用HBr、 Cl2和02的混合氣體來實施。 在實施第一蝕刻工藝和第二蝕刻工藝之后，實施對第一導(dǎo)電圖案的表面損傷進(jìn)行補(bǔ)償?shù)奶幚砉に?。處理工藝?yōu)選使用僅僅等離子體源功率來實施，和優(yōu)選在包含僅僅02氣體或HBr和02的混合氣體的氣氛下實施。優(yōu)選重復(fù)實施所述第一蝕刻工藝、第二蝕刻工藝和處理工藝。輔助圖案優(yōu)選由聚合物制成。 如果在形成隔離層之前保留部分輔助圖案，那么優(yōu)選移除保留的輔助圖案。


圖1A至IH是說明根據(jù)本發(fā)明公開內(nèi)容的一個實施方案形成半導(dǎo)體器件的方法的截面圖。
具體實施例方式
以下，將參考附圖并結(jié)合實施方案，詳細(xì)描述本發(fā)明。提供附圖以使得本領(lǐng)域技術(shù)人員理解本發(fā)明公開內(nèi)容的實施方案的范圍。 圖1A至1H是說明根據(jù)一個實施方案的形成半導(dǎo)體器件的方法的截面圖。
參考圖1A，描述NAND快閃器件作為一個實例。 在半導(dǎo)體襯底IOO上形成用于電子隧穿的柵極絕緣層102，并且在柵極絕緣層102上形成用于浮置柵極的第一導(dǎo)電層104。柵極絕緣層102優(yōu)選由氧化物層形成，第一導(dǎo)電層104優(yōu)選由多晶硅層形成。更詳細(xì)地，優(yōu)選通過依次地堆疊未摻雜的多晶硅層和摻雜的多晶硅層來形成第一導(dǎo)電層104。 參考圖1B，在第一導(dǎo)電層(參見圖1A的104)上依次地形成柵極掩模層106和硬掩模圖案108。柵極掩模層106優(yōu)選由氮化物層形成。硬掩模圖案108優(yōu)選通過依次地堆疊氧化物層、非晶碳層和SION層或者依次地堆疊氧化物層和SION層來形成。對硬掩模圖案108的整個表面實施蝕刻工藝，由此圖案化柵極掩模層106。通過圖案化暴露的第一導(dǎo)電層(參見圖1A的104)和暴露的柵極絕緣層(參見圖1A的102)來形成第一導(dǎo)電圖案104a和柵極絕緣圖案102a。所述蝕刻工藝優(yōu)選使用干蝕刻工藝(例如，各向異性的干蝕刻工藝)來實施，以防止第一導(dǎo)電圖案104a的外形變形。各向異性干蝕刻工藝優(yōu)選使用HBr、Cl2和02的混合氣體來實施。
5
參考圖1C，實施第一蝕刻工藝以使得每個第一導(dǎo)電圖案104a的寬度變窄。更詳細(xì)地，第一蝕刻工藝優(yōu)選使用干蝕刻工藝(例如，各向同性干蝕刻工藝)來實施。各向同性干蝕刻工藝優(yōu)選使用HBr、 Cl2和02的混合氣體來實施。如果實施第一蝕刻工藝，那么不僅每個第一導(dǎo)電圖案104a的寬度而且每個柵極絕緣圖案102a的寬度均變窄。 一部分半導(dǎo)體襯底100也被暴露，由此形成均具有淺深度的溝槽TC。 由于第一導(dǎo)電圖案104a的寬度(Wl)窄于硬掩模圖案108的寬度(W2)，所以第一導(dǎo)電圖案104a之間的距離(W3)得到加寬。因此，后續(xù)的存儲單元之間的干擾效應(yīng)可減小。
第一導(dǎo)電圖案104a的寬度變窄之后，優(yōu)選實施處理工藝以補(bǔ)償由第一蝕刻工藝所導(dǎo)致的對第一導(dǎo)電圖案104a的側(cè)壁的損傷。處理工藝優(yōu)選在包含02或HBr和02的混合氣體的氣氛下、使用僅僅等離子體源功率來實施。 參考圖1D，實施第二蝕刻工藝以增加溝槽TC的深度。第二蝕刻工藝優(yōu)選使用干蝕刻工藝(例如，各向同性或者各向異性的干蝕刻工藝)來實施。因為第一導(dǎo)電圖案104a的側(cè)壁可在第二蝕刻工藝期間得到蝕刻，所以該處理工藝優(yōu)選在第二蝕刻工藝已經(jīng)完成之后來實施。 所述第一蝕刻工藝、第二蝕刻工藝和處理工藝均優(yōu)選實施若干次，以控制第一導(dǎo)電圖案104a之間的距離(W3)和溝槽TC的深度。 參考圖1E，在包括第一導(dǎo)電圖案104a和溝槽TC的整個表面上形成輔助層110。
輔助層110形成為使得用于隔離的溝槽TC的頂部和底部的寬度產(chǎn)生差別，并且輔助層110優(yōu)選由聚合物(即絕緣材料)制成。使用聚合物形成輔助層110的工藝優(yōu)選與在先工藝一起原位實施?？墒褂萌我夂线m的形成輔助層110的方法。例如，輔助層110優(yōu)選使用蝕刻氣體(例如，CH2F2氣體或C5F8氣體)來形成。更詳細(xì)地，在這種情況下，當(dāng)CH2F2氣體或者(:5^氣體注入其中裝載半導(dǎo)體襯底100的腔室時，Ciy^氣體或者CsF8氣體與硬掩模圖案108、柵極掩模層106或者第一導(dǎo)電圖案104a反應(yīng)，以產(chǎn)生聚合物。此處，聚合物大部分積累在溝槽TC的底部和側(cè)部上，由此形成輔助層110。 參考圖1F，為形成隔離區(qū)，實施用于使得均具有淺深度的溝槽TC的深度增加的蝕刻工藝。蝕刻工藝優(yōu)選使用各向異性干蝕刻工藝來實施，以在相對于半導(dǎo)體襯底100垂直的方向上蝕刻溝槽TC。所述各向異性干蝕刻工藝優(yōu)選使用HBr、 Cl2和02的混合氣體來實施。如果實施各向異性的干蝕刻工藝，那么在溝槽TC的底部形成的輔助層(參見圖1D的110)在溝槽TC的側(cè)壁上形成的輔助層(參見圖1D的110)之前得到移除，所以形成輔助圖案110a。將沿著輔助圖案110a暴露的半導(dǎo)體襯底100移除，以增加溝槽TC的深度。輔助圖案110a可用于保護(hù)第一導(dǎo)電圖案104a、柵極絕緣圖案102a和溝槽TC的部分側(cè)壁免受蝕刻工藝的影響。盡管部分保留輔助圖案110a，但它們不影響器件的電性能，而且它們也可完全被移除。即，當(dāng)實施增加溝槽TC深度的蝕刻工藝時，可完全地移除輔助圖案110a，或者在形成溝槽TC之后通過進(jìn)一步實施蝕刻工藝，可移除保留的輔助圖案110a。
如果溝槽TC的頂部寬度(W4)寬于其底部寬度(W5)，那么可容易地實施采用用于隔離層的絕緣材料來填充所述溝槽的間隙填充工藝(參見圖1F)。 此外，通過形成和蝕刻所述輔助層(參見圖1D的110)，可重復(fù)實施減小溝槽TC深度的工藝。在這種情況下，由于溝槽TC的底部寬度(W5)和頂部寬度(W4)之間的差異可進(jìn)一步增加，所以可容易地實施后續(xù)的間隙填充工藝。
參考圖1G，采用相應(yīng)隔離層112填充溝槽TC。更詳細(xì)地，為完全地填充溝槽TC，用 于隔離層112的絕緣材料形成為覆蓋全部硬掩模圖案(參見圖IE的108)。然后，通過實施 拋光工藝以暴露柵極掩模層106來形成僅僅在各個溝槽TC內(nèi)形成的隔離層112。
用于隔離層112的絕緣材料優(yōu)選包括高密度等離子體(HDP)層、可流動的旋涂玻 璃(S0G) (fl固ble spin-on glass)層或原硅酸四乙酯(TE0S)層。此處，HDP層、可流動 的SOG層或TEOS層優(yōu)選單獨使用或者組合堆疊使用。 參見圖IH，通過實施蝕刻工藝以降低隔離層112的高度來控制有效場高度(EFH)。 在這種情況下，可在移除柵極掩模層(參見圖IF的106)之后降低隔離層112的高度，或者 可在降低隔離層112的高度之后移除柵極掩模層(參見圖IF的106)。此時，由于在降低 隔離層112的高度的同時部分輔助圖案llOa被移除，所以第一導(dǎo)電圖案104a的頂部暴露。 在包括隔離層112、輔助圖案llOa和第一導(dǎo)電圖案104a的整個表面上形成介電層114。在 介電層114上形成用于控制柵極的第二導(dǎo)電層116。介電層114優(yōu)選通過堆疊氧化物層、氮 化物層和氧化物層來形成。第二導(dǎo)電層116優(yōu)選由多晶硅層形成。 根據(jù)一個或多個實施方案，在用于浮置柵極的第一導(dǎo)電圖案的寬度變窄之后，在 包括第一導(dǎo)電圖案和暴露的半導(dǎo)體襯底的整個表面上形成輔助層，并且通過實施蝕刻工藝 形成溝槽。此時，由于輔助層被圖案化并因此輔助圖案保留在第一導(dǎo)電圖案的側(cè)壁上，所以 可確保每個溝槽的頂部寬度。此外，當(dāng)實施用于實施溝槽的蝕刻工藝時，第一導(dǎo)電圖案的側(cè) 壁可得到保護(hù)。因此，可防止存儲單元電性能的劣化。
權(quán)利要求
一種形成半導(dǎo)體器件的方法，包括提供限定有柵極絕緣圖案和第一導(dǎo)電圖案的半導(dǎo)體襯底；實施第一蝕刻工藝以使得每個所述第一導(dǎo)電圖案的寬度變窄；在所述第一導(dǎo)電圖案、所述柵極絕緣圖案和所述半導(dǎo)體襯底的暴露的表面上形成輔助層；和通過蝕刻所述第一導(dǎo)電圖案之間的所述半導(dǎo)體襯底和所述輔助層形成溝槽。
2. 根據(jù)權(quán)利要求1所述的方法，其中所述第一蝕刻工藝是各向同性蝕刻工藝。
3. 根據(jù)權(quán)利要求2所述的方法，其中所述各向同性蝕刻工藝是使用HBr、Cl2和02的混合氣體的干蝕刻工藝。
4. 根據(jù)權(quán)利要求1所述的方法，還包括在形成所述溝槽之后在所述各溝槽內(nèi)形成隔離層；降低所述隔離層的高度以暴露所述第一導(dǎo)電圖案的頂部；禾口在包括所述隔離層和所述第一導(dǎo)電圖案的整個表面上形成介電層和第二導(dǎo)電層。
5. 根據(jù)權(quán)利要求4所述的方法，還包括在形成所述溝槽和形成所述隔離層之間，實施第二蝕刻工藝以移除所保留的輔助層。
6. 根據(jù)權(quán)利要求1所述的方法，其中所述輔助層包括聚合物。
7. 根據(jù)權(quán)利要求1所述的方法，包括使用CH2F2氣體或C5F8氣體形成所述輔助層。
8. 根據(jù)權(quán)利要求1所述的方法，還包括在所述第一蝕刻工藝之后，實施對所述第一導(dǎo)電圖案的蝕刻損傷進(jìn)行補(bǔ)償?shù)奶幚砉に嚒?br> 9. 根據(jù)權(quán)利要求8所述的方法，包括在由02氣體或由HBr和02的混合氣體構(gòu)成的氣氛下實施所述處理工藝。
10. 根據(jù)權(quán)利要求l所述的方法，其中，當(dāng)形成所述溝槽時，完全地移除所述輔助層或者部分所述輔助層保留在所述第一導(dǎo)電圖案的側(cè)壁上。
11. 根據(jù)權(quán)利要求l所述的方法，包括在其中用于形成所述第一導(dǎo)電圖案的硬掩模圖案保留在所述第一導(dǎo)電圖案上的狀態(tài)下實施所述第一蝕刻工藝。
12. —種形成半導(dǎo)體器件的方法，包括提供限定有柵極絕緣圖案和第一導(dǎo)電圖案的半導(dǎo)體襯底；實施第一蝕刻工藝以使得每個所述第一導(dǎo)電圖案的寬度變窄；實施第二蝕刻工藝以沿著每個具有變窄寬度的所述第一導(dǎo)電圖案而在暴露的所述半導(dǎo)體襯底中形成溝槽；在所述溝槽和所述第一導(dǎo)電圖案上形成輔助圖案；禾口使每個所述溝槽的深度增加，由此形成隔離區(qū)。
13. 根據(jù)權(quán)利要求12所述的方法，其中所述第一蝕刻工藝是各向同性蝕刻工藝。
14. 根據(jù)權(quán)利要求13所述的方法，其中所述各向同性蝕刻工藝是使用HBr、Cl2和02的混合氣體的干蝕刻工藝。
15. 根據(jù)權(quán)利要求12所述的方法，其中所述第二蝕刻工藝是各向異性蝕刻工藝。
16. 根據(jù)權(quán)利要求15所述的方法，包括使用HBr、 Cl2和02的混合氣體來實施所述各向異性蝕刻工藝。
17. 根據(jù)權(quán)利要求12所述的方法，還包括在所述第一蝕刻工藝和第二蝕刻工藝之后，實施對所述第一導(dǎo)電圖案的表面的損傷進(jìn)行補(bǔ)償?shù)奶幚砉に嚒?br> 18. 根據(jù)權(quán)利要求16所述的方法，包括在由02氣體或由HBr和02的混合氣體構(gòu)成的氣氛下、使用僅僅等離子源功率來實施所述處理工藝。
19. 根據(jù)權(quán)利要求17所述的方法，包括重復(fù)實施所述第一蝕刻工藝、所述第二蝕刻工藝和所述處理工藝。
20. 根據(jù)權(quán)利要求12所述的方法，其中所述輔助圖案包括聚合物。
21. 根據(jù)權(quán)利要求12所述的方法，包括在其中用于形成所述第一導(dǎo)電圖案的硬掩模圖案保留在所述第一導(dǎo)電圖案上的狀態(tài)下實施所述第一蝕刻工藝。
22. 根據(jù)權(quán)利要求12所述的方法，還包括通過采用絕緣材料填充所述隔離區(qū)在所述各隔離區(qū)中形成隔離層。
23. 根據(jù)權(quán)利要求22所述的方法，還包括如果在形成所述隔離層之前保留一部分所述輔助圖案，則實施所保留的輔助圖案的移除。
全文摘要
一種形成半導(dǎo)體器件的方法包括提供其中形成有柵極絕緣圖案和第一導(dǎo)電圖案的半導(dǎo)體襯底，實施第一蝕刻工藝以使得每個第一導(dǎo)電圖案的寬度變窄，在第一導(dǎo)電圖案、柵極絕緣圖案和半導(dǎo)體襯底的暴露表面上形成輔助層，和通過蝕刻第一導(dǎo)電圖案之間的半導(dǎo)體襯底和輔助層形成溝槽。
文檔編號H01L21/762GK101752293SQ200910143798
公開日2010年6月23日 申請日期2009年5月26日 優(yōu)先權(quán)日2008年12月4日
發(fā)明者金守鎮(zhèn) 申請人:海力士半導(dǎo)體有限公司