專利名稱：半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種包括虛擬圖形的半導(dǎo)體裝置。
背景技術(shù)：
某些半導(dǎo)體裝置具有諸如半導(dǎo)體的柵電極、布線電阻或擴散電阻 的組件的電路圖形，這些電路圖形以規(guī)則的間隔進行設(shè)置。在形成這 種電路圖形過程中，最外面的圖形會導(dǎo)致具有與內(nèi)部圖形的形狀不同 的形狀。這是由于下列原因所導(dǎo)致。
最外面的圖形在其本身的外部沒有提供圖形，而其他圖形中的每 個在其本身的外部和內(nèi)部均有另一圖形。在通過蝕刻形成圖形的情形
下，例如，鄰近圖形影響每個圖形的形狀的確定。由于這個原因，鄰 近圖形對于最外面的圖形的影響與對于其他圖形的影響不同，這使得 最外面的圖形與內(nèi)部圖形形狀不同。因而，電路圖形最終出現(xiàn)形狀的 變異。眾所周知，這種變異可以用下列表達(dá)式(1)來表達(dá)
0oc1/A/(wxt) …(1)，
其中，W指示電路圖形的寬度，并且t指示電路圖形的高度，相關(guān) 描述見于Marcel J.M. Pelgrom等人在1989年10月的"IEEE Journal of Solid-State Circuits"的巻24，No.5,第1433-1440頁上發(fā)表的"Matching Properties of MOS Transistors"; M. Pelgrom等人在1991年8月的"Nuclear Instruments and Methods in Physics Research, Section A-Accelerators, Spectrometers, Detectors and Associated Equipment"的第624-626頁發(fā)表 的 "Matching Properties of MOS Transistors " ; Tuinhout，H.P.、 Montree,A.H.、 Schmitz,J.、 Stolk，P.A.在"Electron Devices Meeting 1997,Technical Digest" International, 7-10 December 1997"第631-634頁上發(fā) 表的數(shù)字目標(biāo)標(biāo)識為10.1109/IEDM. 1997.650463的"Effects of Gate Depletion and Boron Penetration on Matching of Deep Submicron"; 以及 Pelgrom,M.J.M、 Tuinhout,H.P.、 Vertregt,M.在"Electron Devices Meeting 1998, IEDM'98 Technical Digest" International, 6-9 December 1998," 第915-918頁上發(fā)表的數(shù)字目標(biāo)標(biāo)識為10.1109/IEDM.1998.746503的 "Transistor Matching in Analog CMOS Applications"。
減少變異的一種有效方法是在最外面的圖形的外部提供虛擬圖形 (參見，例如，日本專利申請公布No.Hei 7-30065、 No.Hei 2-69972、 No.Hei 8-223042、 No.Sho 57-128949以及No.Sho 62-21260)。
隨著半導(dǎo)體裝置小型化的最新進步，用于這種半導(dǎo)體裝置的虛擬 圖形的尺寸也要求最小化。另一方面，虛擬圖形的寬度已經(jīng)被認(rèn)為需 要等于通過考慮上述表達(dá)式(1)所得到的電路圖形的寬度。鑒于這些 要求，己經(jīng)得出的結(jié)論是，虛擬圖形的小型化是有限的。

發(fā)明內(nèi)容
本發(fā)明的一個方面提供一種半導(dǎo)體裝置，該半導(dǎo)體裝置包括 多個電路圖形，以規(guī)則的間隔形成，并且用作電路的一部分；以
及
第一虛擬圖形，在位于最外面的電路圖形之一的外部形成的，其
中，
最外部電路圖形和第一虛擬圖形之間的距離等于任意相鄰的兩個 電路圖形之間的距離，以及
第一虛擬圖形的寬度小于任意電路圖形的寬度。
根據(jù)本發(fā)明，第一虛擬圖形的寬度小于任意電路圖形的寬度。此 夕卜，最外面的圖形的側(cè)表面與虛擬圖形的側(cè)表面之間的距離被設(shè)定成 等于每兩個相鄰電路圖形的相對側(cè)表面之間的距離。以這種構(gòu)造，在減少電路圖形之間的形狀變異的同時，能夠?qū)崿F(xiàn)半導(dǎo)體裝置尺寸的減小。


圖l是示出根據(jù)第一實施例的半導(dǎo)體裝置的主要部分的平面圖。
圖2是沿著圖1中的線A-A'截取的橫截面圖。 圖3是半導(dǎo)體裝置的平面圖的示例。
圖4是示出根據(jù)第二實施例的半導(dǎo)體裝置的主要部分的平面圖。 圖5是示出根據(jù)第三實施例的半導(dǎo)體裝置的主要部分的平面圖。
具體實施例方式
下面參考附圖來描述本發(fā)明的實施例。在所有附圖中，相同的組 件由相同的附圖標(biāo)記表示，并且適當(dāng)?shù)厥÷詫@些組件的解釋。在下 列描述中，虛擬圖形意味著不用作電路的一部分的圖形，即，提供有 不影響該電路操作的浮置電勢、固定電勢或信號的圖形。
圖1是示出根據(jù)第一實施例的半導(dǎo)體裝置10的主要部件的平面 圖，并且圖2是沿著圖1中的線A-A'截取的橫截面圖。半導(dǎo)體裝置10 包括多個電路圖形140和第一虛擬圖形142。多個電路圖形140以規(guī)則 的間隔設(shè)置，并且用作電路的一部分。多個電路圖形140包括分別 設(shè)置在最外面的兩個電路圖形140b (下文稱為最外面的電路圖形 140b);以及不同的電路圖形140a (下文稱為內(nèi)部電路圖形140a)。 第一虛擬圖形142分別設(shè)置在兩個最外面的電路圖形140b的外側(cè)。每 個最外面的電路圖形140b與相應(yīng)的第一虛擬圖形142之間的距離等于 每兩個相鄰電路圖形140之間的距離S。例如，每個第一虛擬圖形142 的寬度W2小于任意一個電路圖形140的寬度W,，并且每個第一虛擬 圖形142的寬度W2對應(yīng)于最小設(shè)計規(guī)則寬度。換言之，第一虛擬圖形 142的寬度W2在半導(dǎo)體裝置10所包含的元件和互聯(lián)的寬度中是最小 的。本發(fā)明的發(fā)明人的努力研究得出下列發(fā)現(xiàn)。為了減少電路圖形140
中的形狀變異，重要的是，將彼此相鄰的電路圖形140b與虛擬圖形142 的相對側(cè)表面之間的距離設(shè)定成等于任意兩個相鄰電路圖形140的相 對側(cè)表面之間的距離。另一方面，將虛擬圖形142的寬度設(shè)定為等于 任意一個電路圖形140的寬度對于減少變異是沒有效果的。這意味著， 即使當(dāng)?shù)谝惶摂M圖形142的寬度W2小于任意一個電路圖形140的寬度 Wi時，也可以減少每個最外面的電路圖形140b與內(nèi)部電路圖形140a 之間的形狀差異。因此，能夠減小半導(dǎo)體裝置IO的尺寸。這里，當(dāng)?shù)?一虛擬圖形142等于最小設(shè)計規(guī)則寬度時，實現(xiàn)最大的尺寸減小。
在圖1和圖2所示的示例中，多個電路圖形140具有相同形狀， 并且被設(shè)置成其任意一側(cè)的端部彼此在多個電路圖形140的延伸方向 上對準(zhǔn)。第一虛擬圖形142具有與電路圖形140相同的長度，并且被 設(shè)置成它們?nèi)我庖粋?cè)上的端部在第一虛擬圖形142延伸方向上與多個 電路圖形140的端部對準(zhǔn)。以這種構(gòu)造，能夠減小電路圖形140b的寬 度和電路圖形140a的寬度之間的差異。此外，在多個電路圖形140的 角部141中，每個電路圖形140b的每個外部角部141b的形狀與電路 圖形140b的每個內(nèi)部角部141a的形狀之間的差異能夠被減少。
在圖1和圖2所示的示例中，電路圖形140是晶體管或MOS電容 器元件的柵電極，并且柵絕緣膜(未示出)分別提供在電路圖形140 的下方。電路圖形140和虛擬圖形142具有相同高度，因為它們在同 一工藝中形成。晶體管或MOS電容器元件在半導(dǎo)體層100的元件形成 區(qū)域中形成。半導(dǎo)體層IOO可以是半導(dǎo)體基板或絕緣體上半導(dǎo)體(SOI) 基板的半導(dǎo)體層。
元件形成區(qū)域由元件隔離膜120分隔。元件隔離膜120通過淺溝 槽隔離(STI)方法或硅局部氧化(LOCOS)方法形成。在作為柵電極 的電路圖形140的側(cè)表面上分別形成側(cè)壁150，同時分別在第一虛擬圖 形142的側(cè)表面上形成側(cè)壁152。側(cè)壁150和152在圖1中被省略。在與元件形成區(qū)域相對應(yīng)的半導(dǎo)體層100的部分中，形成阱110。在圖l
和圖2所示的示例中，在單一阱110中，形成多個元件形成區(qū)域和晶 體管以及兩個第一虛擬圖形142。
在阱110中，用作多個晶體管或MOS電容器元件的源極和漏極的 多個擴散層170以及分別位于在虛擬圖形142的側(cè)面上的虛擬擴散層 172被形成。擴散層170和虛擬擴散層172具有相同的形狀。擴散層 170和虛擬擴散層172以自對準(zhǔn)的方式形成；具體而言，擴散層170 和虛擬擴散層172是通過將電路圖形140、第一虛擬圖形142、側(cè)壁150 和152以及元件隔離膜120用作掩模而形成的。擴散層170和虛擬擴 散層172的一部分分別位于側(cè)壁150和152的下方。在某些情形下， 擴散層170和虛擬擴散層172中的每個具有低濃度擴散層(未示出)。 在這種情形下，低濃度擴散層以自對準(zhǔn)方式形成；具體而言，低濃度 擴散層是通過將電路圖形140和元件隔離膜120作為掩模而形成的。
當(dāng)擴散層170 (其每個可以包括低濃度雜質(zhì)擴散層)以自對準(zhǔn)方 式形成時，將擴散層170的一部分分別設(shè)置在側(cè)壁150的下方，至少 這能夠使半導(dǎo)體裝置10的尺寸減小。然而，在作為柵電極的電路圖形 140中的形狀變異直接導(dǎo)致溝道長度變異，這導(dǎo)致晶體或MOS電容器 元件的性能變異。為了解決這一問題，在第一實施例中，將小于每個 電路圖形140b的寬度的第一虛擬圖形142分別被設(shè)置在兩個最外面的 電路圖形140b的外側(cè)上。結(jié)果，可以減少電路圖形140中的形狀變異， 從而在不阻礙半導(dǎo)體裝置10的小型化的情況下，可以減少晶體管或 MOS電容器元件的性能變異。
圖3是半導(dǎo)體裝置10的平面圖的示例。在圖3中所示的半導(dǎo)體裝 置IO是用于平板顯示器(諸如液晶顯示器或有機發(fā)光二極管顯示器) 的驅(qū)動器芯片，并且在平面上是矩形的。半導(dǎo)體裝置IO包括柵極驅(qū)動 器區(qū)域12、源極驅(qū)動器區(qū)域14、邏輯區(qū)域16、模擬區(qū)域18以及輸入/ 輸出(I/O)區(qū)域20。在每個柵極驅(qū)動器區(qū)域12中，提供柵極驅(qū)動器。
9在源極驅(qū)動器區(qū)域中，提供源極驅(qū)動器。在邏輯區(qū)域16中，提供邏輯 電路。在每個模擬區(qū)域18中，提供模擬電路(例如，電源電路)。
在I/O區(qū)域20中，提供I/0電路。
柵極驅(qū)動器區(qū)域12和源極驅(qū)動器區(qū)域14沿著半導(dǎo)體裝置10的一 個長邊來布置，而模擬區(qū)域18和I/O區(qū)域20沿著半導(dǎo)體裝置10的另 一長邊來布置。邏輯區(qū)域16布置在源極驅(qū)動器區(qū)域14和柵極驅(qū)動器 區(qū)域12的組與I/O區(qū)域20和模擬區(qū)域18的組之間。
例如，在源極驅(qū)動器區(qū)域14或模擬區(qū)域18中，形成圖1和2中 所示的電路圖形140和虛擬圖形142。在邏輯區(qū)域16中形成的晶體管 的柵電極的布線寬度W2小于電路圖形140的寬度Wp虛擬圖形142 的寬度W2是最小設(shè)計規(guī)則寬度，虛擬圖形142的寬度W2等于或小于 在邏輯區(qū)16中形成的晶體管的柵電極的布線寬度W2。
如上所述，在第一實施例中，第一虛擬圖形142的寬度W2小于任 意一個電路圖形140的寬度W,。此外，在彼此相鄰的最外面的電路圖 形140b和虛擬圖形142的相對側(cè)表面之間的距離，被設(shè)定成等于任意 兩個相鄰的電路圖形140的相對側(cè)表面之間的距離。以這種構(gòu)造，在 減少電路圖形140中的形狀變異的同時，能夠?qū)崿F(xiàn)半導(dǎo)體裝置10的尺 寸的減小。
每個第一虛擬圖形142具有與每個電路圖形140的長度相同的長 度，并且被設(shè)置成它們在任意一側(cè)上的端部在第一虛擬圖形142的延 伸方向上與多個電路圖形140的端部對準(zhǔn)。以這種構(gòu)造，在多個電路 圖形140的角部141中，每個電路圖形140b的每個外部角部141b的 形狀與每個其他內(nèi)部角部141a的形狀之間的差異能夠被減少。
當(dāng)電路圖形140是晶體管或MOS電容器元件的柵電極并且擴散層 170以自對準(zhǔn)方式形成時，通過減少在電路圖形140中的形狀變異，能夠減少溝道長度的變異。結(jié)果，能夠減少在晶體管或MOS電容器元件
中的性能變異。
圖4是示出根據(jù)第二實施例的半導(dǎo)體裝置10的主要部分的平面 圖。在圖4中所示的半導(dǎo)體裝置10包括用作電阻元件的電路圖形210 以及第一虛擬圖形212。電路圖形210是布線電阻或擴散電阻。例如， 電路圖形210和第一虛擬圖形212形成在圖3中所示的源極驅(qū)動器區(qū) 域14或模擬區(qū)域18中或者在源極驅(qū)動器區(qū)域14和模擬區(qū)域18中。
由于電路圖形210和第一虛擬圖形212的相對形狀和布置與如在 圖1和2中所示的電路圖形140和第一虛擬圖形142的相對形狀和布 置相似，所以在此省略對于該形狀和布置的描述。
當(dāng)電路圖形210是布線電阻時，電路圖形210和第一虛擬圖形212 在元件隔離膜120上形成。在該情形下，如在第一實施例中，能夠減 少電路圖形210之間的形狀變異。
當(dāng)電路圖形210是擴散電阻時，電路圖形210和第一虛擬圖形212 分別形成在從元件隔離膜120中所形成的開口暴露的部分半導(dǎo)體層上。 這些開口在通過STI方法或LOCOS方法形成元件隔離膜120的過程中 形成。由于該原因，在電路圖形210之間的形狀變異，即，在元件隔 離膜120中形成的相應(yīng)開口的形狀變異，主要是由于用于形成元件隔 離膜120的硬掩模的圖形之間的形狀變異。在第二實施例中，硬掩模 也包括與第一虛擬圖形212相對應(yīng)的虛擬圖形。因此，可以減少在硬 掩模中所包含的圖形之間的形狀變異，從而減少電路圖形210之間的 形狀變異。
也在第二實施例中，將第一虛擬圖形212的寬度設(shè)定成小于每個 電路圖形210的寬度。以這種構(gòu)造，在減少電路圖形210之間的形狀 變異的同時，能夠?qū)崿F(xiàn)半導(dǎo)體裝置10的尺寸減小。
11圖5是示出根據(jù)第三實施例的半導(dǎo)體裝置10的主要部分的平面
圖。除了根據(jù)第三實施例的半導(dǎo)體裝置10還包括第二虛擬圖形214和 第三虛擬圖形216之外，在圖5中所示的半導(dǎo)體裝置IO具有與根據(jù)第 二實施例的相同的結(jié)構(gòu)。第二虛擬圖形214和第三虛擬圖形216與電 路圖形210和第一虛擬圖形212在同一工藝中形成。
第二虛擬圖形214分別形成在每個電路圖形210的兩個端部的外 部。在每個電路圖形210和相應(yīng)的第二虛擬圖形214之間的距離是S， 其等于在每個電路圖形210和相應(yīng)的第一虛擬圖形212之間的距離。 因此，當(dāng)電路圖形210是布線電阻時，在多個電路圖形210的角部211 處，能夠防止過度蝕刻。當(dāng)電路圖形210是擴散電阻時，在形成電路 圖形210過程中，在用于形成元件隔離膜120的硬掩模的圖形的角部 處，能夠防止過度蝕刻。因此，防止電路圖形210的端部的形狀偏離 原始設(shè)計的形狀。當(dāng)在每兩個相鄰的第二虛擬圖形214之間的距離等 于在電路圖形210之間的距離S，同時在電路圖形210的寬度方向上的 第二虛擬圖形214的尺寸等于電路圖形210的寬度\^時，這種效果尤 其增強。
此外，在電路圖形210的延伸方向上的第二虛擬圖形214的長度 "能夠被設(shè)定成小于電路圖形210的寬度Wp在該情形下，能夠?qū)崿F(xiàn) 半導(dǎo)體裝置IO的尺寸減小。例如，第二虛擬圖形214的長度L,等于第 一虛擬圖形212的寬度W2，第二虛擬圖形214的長度U是半導(dǎo)體裝置 10中所包含的元件和布線的寬度中的最小寬度。
在第三實施例中，第三虛擬圖形216分別形成在兩個第一虛擬圖 形212中的每個第一虛擬圖形的兩個端部的外部。第三虛擬圖形216的 寬度等于第一虛擬圖形212的寬度W2，而第三虛擬圖形216的長度等 于第二虛擬圖形214的長度L"每個第三虛擬圖形216和相鄰的第一 虛擬圖形212之間的距離等于每個電路圖形210和相鄰的第二虛擬圖形214之間的距離，而第三虛擬圖形216和相鄰的第二虛擬圖形214之 間的距離等于電路圖形210和相鄰的第一虛擬圖形212之間的距離。 因而，用于形成在每個電路圖形210的角部211中位于最外面的每個 外部角部211b的條件，可以被設(shè)定成與用于形成每個內(nèi)部角部211a 的條件相同。相應(yīng)地，能夠減少在角部211之中的形狀變異。
如上所述，根據(jù)第三實施例，能夠獲得與根據(jù)第二實施例的效果 相同的效應(yīng)。此外，由于第二虛擬圖形214被提供，所以防止電路圖 形210的端部的形狀偏離原始設(shè)計的形狀。當(dāng)在電路圖形210的寬度 方向上的第二虛擬圖形214的長度等于電路圖形210的寬度時，這 種效果尤其增強。此外，由于第三虛擬圖形216也被提供，所以能夠 減少在電路圖形210的角部211之中的形狀變異。
雖然上文已經(jīng)參考附圖描述了本發(fā)明的實施例，這些實施例僅是 本發(fā)明的示例，因此，可以使用除上述那些構(gòu)造以外的各種構(gòu)造。例 如，電路圖形140的數(shù)目和電路圖形210的數(shù)目不限于在這些實施例 中所描述的數(shù)目，并且可以大于所描述的數(shù)目。
權(quán)利要求
1.一種半導(dǎo)體裝置，包括多個電路圖形，其以規(guī)則的間隔形成，并且用作電路的一部分；以及第一虛擬圖形，其形成在所述多個電路圖形中的位于最外面的一個電路圖形的外側(cè)，其中，在所述最外面的電路圖形和所述第一虛擬圖形之間的距離等于所述電路圖形中的任意相鄰的兩個電路圖形之間的距離，以及所述第一虛擬圖形的寬度小于任意一個所述電路圖形的寬度。
2. 根據(jù)權(quán)利要求l所述的半導(dǎo)體裝置，其中，所述多個電路圖形具有相同的形狀，并且所述多個電路圖形被設(shè) 置成使得所述電路圖形的在任一側(cè)上的各端部在所述電路圖形的延伸 方向上彼此對準(zhǔn)。
3. 根 據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其中， 所述第一虛擬圖形具有與所述電路圖形的長度相同的長度，并且，所述第一虛擬圖形被設(shè)置成使得所述第一虛擬圖形的在任一側(cè)上的端 部與在同一側(cè)上的所述電路圖形的各端部在所述第一虛擬圖形的延伸 方向上對準(zhǔn)。
4. 根據(jù)權(quán)利要求3所述的半導(dǎo)體裝置，還包括第二虛擬圖形，所 述第二虛擬圖形分別形成在所述多個電路圖形中的每個電路圖形的兩 個端部的外側(cè)，其中，每個所述第二虛擬圖形與相應(yīng)的電路圖形之間的距離等于 在所述最外面的電路圖形與所述第一虛擬圖形之間的距離。
5. 根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其中， 在所述電路圖形的寬度方向上，每個所述第二虛擬圖形的寬度等于所述電路圖形的寬度，并且任意相鄰的兩個所述第二虛擬圖形之間的距離等于任意相鄰的兩 個所述電路圖形之間的距離。
6. 根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其中，在所述電路圖形的延伸方向上，每個所述第二虛擬圖形的長度小 于的所述電路圖形的寬度。
7. 根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，還包括第三虛擬圖形，所 述第三虛擬圖形分別形成在所述第一虛擬圖形的兩個端部的外側(cè)，其 中，所述第三虛擬圖形具有與所述第一虛擬圖形的寬度相同的寬度， 同時，具有與所述第二虛擬圖形的長度相同的長度，在每個所述第三虛擬圖形和所述第一虛擬圖形之間的距離等于在每個所述第二虛擬圖形和相應(yīng)的電路圖形之間的距離，并且在每個所述第三虛擬圖形和與該第三虛擬圖形相鄰的第二虛擬圖 形之間的距離等于在所述最外面的電路圖形和所述第一虛擬圖形之間 的距離。
8. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，包括 模擬區(qū)域，在其中提供模擬電路；以及 邏輯區(qū)域，在其中提供邏輯電路，其中，所述多個電路圖形和所述第一虛擬圖形提供在所述模擬區(qū)域中。
9. 根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置，其中， 所述邏輯電路包括邏輯電路晶體管，以及所述第一虛擬圖形的寬度等于或小于所述邏輯電路晶體管的柵極 布線的寬度。
10. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，每個所述電路圖形是布線電阻和擴散電阻中的任意一個。
11. 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中，每個所述電路圖形是晶體管和MOS電容器元件中的任意一個的 柵電極。
12. 根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，還包括 側(cè)壁，其形成在所述柵電極的側(cè)表面上；以及 擴散層，其用作所述晶體管和所述MOS電容器元件中的任意一個的源極和漏極，其中，每個所述擴散層的一部分形成在所述側(cè)壁的下方。
全文摘要
本發(fā)明提供一種半導(dǎo)體裝置。該半導(dǎo)體裝置在減少電路圖形中的形狀變異的同時，能夠減小電路圖形的尺寸。該半導(dǎo)體裝置包括多個電路圖形和第一虛擬圖形。多個電路圖形以規(guī)則的間隔來設(shè)置，并且用作電路的一部分。多個電路圖形包括兩個最外面的電路圖形和其他內(nèi)部電路圖形。第一虛擬圖形分別設(shè)置在兩個最外面的電路圖形的外部上。每個最外面的電路圖形與相應(yīng)的第一虛擬圖形之間的距離等于任意相鄰的兩個電路圖形之間的距離。例如，每個第一虛擬圖形的寬度小于任意一個電路圖形的寬度，并且每個第一虛擬圖形的寬度等于最小設(shè)計規(guī)則寬度。
文檔編號H01L27/02GK101556949SQ200910133519
公開日2009年10月14日 申請日期2009年4月10日 優(yōu)先權(quán)日2008年4月10日
發(fā)明者田畑貴史 申請人:恩益禧電子股份有限公司