專利名稱：雙擴散金屬氧化物半導(dǎo)體晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及DMOS晶體管。
背景技術(shù)：
DMOS晶體管(Double-diffused MOS transistor:雙擴散金屬氧化物 半導(dǎo)體晶體管)是通過雜質(zhì)雙重擴散而形成有源極層和成為溝道的體層的 MOS場效應(yīng)晶體管，作為電源電路和驅(qū)動電路等電源用半導(dǎo)體元件被使用。
近年來，要求手機等電子機器小型化、低消耗電力化，所以就要求降 低DMOS晶體管的導(dǎo)通電阻(DMOS晶體管被導(dǎo)通時的電阻)。
專利文獻(xiàn)1 6公開了有關(guān)降低DMOS晶體管的導(dǎo)通電阻和提高耐壓等 的技術(shù)。
專利文獻(xiàn)l:(日本)特開平10-233508號7〉才艮 專利文獻(xiàn)2:(曰本)特開2004-39773號公報 專利文獻(xiàn)3:(日本)特開2004-79800號公報 專利文獻(xiàn)4:(日本)特開2007-128978號公才艮 專利文獻(xiàn)5:(日本)特表2007-535813號公報 專利文獻(xiàn)6:(曰本)特開2008-34737號公報
為了降低DMOS晶體管的導(dǎo)通電阻，在源極層等的表面形成鈷或鈦等 過渡性金屬與硅的反應(yīng)生成物即硅化物層是有效的。但由于硅化物層是低 電阻，所以在晶體管內(nèi)容易引起電場、電流的集中，有DMOS晶體管的靜 電破壞強度惡化的問題。

發(fā)明內(nèi)容
本發(fā)明的DMOS晶體管具備半導(dǎo)體層、形成于所述半導(dǎo)體層表面的 第一導(dǎo)電型體層、形成于所述體層表面的第二導(dǎo)電型源極層、形成于所述 源極層表面的硅化物層、把所述體層和所述源極層包圍而形成為環(huán)狀的柵 極電極，其中，把所述源極層的端部配置成從所述柵極電極內(nèi)側(cè)的角部后退，在所述源極層與所述柵極電極內(nèi)側(cè)的角部之間露出的所述體層表面不 形成所述硅化物層。
根據(jù)上述結(jié)構(gòu)，由于設(shè)置在源極層的表面形成的硅化物層，所以能夠
降低DMOS晶體管的導(dǎo)通電阻。
由于采用把源極層的端部配置成從柵極電極內(nèi)側(cè)的角部后退，且在源 極層與柵極電極內(nèi)側(cè)的角部之間露出的體層表面不形成硅化物層的結(jié)構(gòu)， 所以從DMOS晶體管的外部有伴隨浪涌電流等的電荷進入時，源極端部的 電場被緩和，由于在該部分也難于引起電流集中，所以能夠防止靜電破壞 強度的惡化。
根據(jù)本發(fā)明的DMOS晶體管，能夠降低DMOS晶體管的導(dǎo)通電阻，而 且能夠防止其靜電破壞強度的惡化。


圖1是本發(fā)明實施例DMOS晶體管的俯視圖 圖2是圖1的X-X線剖視圖； 圖3是圖1的Y-Y線剖視圖。 符號說明
1硅基板 2硅層 6主體電位設(shè)定層 9電場緩和絕緣膜 12硅化物阻止膜 15層間絕緣膜 18、 22勢壘層
3埋入層 7柵極電極 10漏極層 13電場緩和層 16、 20 4妄觸孔 19源極配線層
4體層 5源極層
8柵極絕緣膜 11硅化物層 14耗盡層 17、 21金屬端子 23漏纟及配線層
具體實施例方式
本發(fā)明實施例的DMOS晶體管作為電源電^^或驅(qū)動電路等的電源用半 導(dǎo)體元件而能夠內(nèi)藏在IC中，特別是使用硅化物技術(shù)而實現(xiàn)非常低的導(dǎo)通 電阻(例如100mD )，且通過形成硅化物層以使電場、電流不集中，而能 夠防止靜電破壞強度的惡化。
以下參照

該DMOS晶體管的結(jié)構(gòu)。圖1是本發(fā)明實施例 DMOS晶體管的俯視圖，圖2是圖1的X-X線剖視圖，圖3是圖1的Y-Y線剖視圖。
如圖所示，在P型硅基板1上利用外延生長而形成N-型的硅層2。優(yōu) 選在硅基板1與硅層2的邊界形成比硅層2濃度高的N+型埋入層3。這是 為了減少DMOS晶體管的漏極電阻而設(shè)置，通過在所述外延生長時使向硅 基板1導(dǎo)入的銻(Sb)等N型雜質(zhì)在硅層2中向上方擴散而形成。
在硅層2的表面利用P型雜質(zhì)的擴散而形成P+型的體層4。在體層4 的表面形成N+十型的源極層5。且優(yōu)選在體層4的表面形成用于把體層4的 電位設(shè)定成源極電位的P十+型主體電位設(shè)定層6。該主體電位i殳定層6#皮源 極層5包圍。
且形成包圍體層4和源極層5的環(huán)狀柵極電極.7。柵極電極7在環(huán)的內(nèi) 側(cè)具有四個角部7A (圖1中被虛線包圍的部分)。且N+型是比N-型濃度 高的擴散層，N十+型表示是比N+型濃度高的N型擴散層。同樣地，P+十型 表示是比P+型濃度高的P型擴散層。
柵極電極7被形成在珪層2表面形成的柵極絕緣膜8上。柵極電極7 的左右兩端部在包圍從柵極絕緣膜8向把DMOS晶體管的周圍而形成的電 場緩和絕緣膜9上延伸。電場緩和絕緣膜9例如是利用LOCOS (Local Oxidation Of Silicom:硅的局部氧化)法形成的比柵極絕緣膜8厚的絕 緣膜，具有緩和DMOS晶體管的柵極電場的作用(參照圖l、圖2)。
所述體層4是把柵極電極7作為掩模并利用離子注入法在柵極電極7 內(nèi)側(cè)的邊緣自己整合所形成。且體層4的端部橫向延伸到柵極電極7端部 下方的硅層2。在柵極電極7的下方與柵極電極7重疊的體層4部分則成為 溝道區(qū)域CH(參照圖3)。且與柵極電極7的外側(cè)鄰接而在硅層2的表面形 成N+十型的漏一及層10。
在上述結(jié)構(gòu)的DMOS晶體管中，當(dāng)向^f極電極7施加界限值以上的電 壓，則溝道區(qū)域CH從P型向N型翻轉(zhuǎn)，DMOS晶體管^皮導(dǎo)通。且在該狀 態(tài)下當(dāng)向源極層5與漏極層IO之間施加電壓，則從源極層5通過硅層2而 到達(dá)漏才及層10地形成源極漏極之間的電流^各徑。
本實施例為了減少DMOS晶體管的導(dǎo)通電阻而在源才及層5、主體電位 設(shè)定層6、漏極層10的表面形成Ti (鈦)硅化物、Co (鈷)硅化物等的硅 化物層11。
在上述結(jié)構(gòu)的4冊極電極7內(nèi)側(cè)的角部7A處當(dāng)從DMOS晶體管外部有伴隨浪涌電流等的電荷進入時，容易產(chǎn)生電場集中。于是把源極層5的端
部配置成從柵極電極7內(nèi)側(cè)的角部7A后退。
在把源極層5上的硅化物層11從源極層5的端部沿體層4的表面向角 部7A的方向延伸的情況下，則電流集中在該延伸的硅化物層11部分， DMOS晶體管容易產(chǎn)生破壞。這是由于硅化物層11是低電阻而在柵極電極 7內(nèi)側(cè)的角部7A電場比較強的緣故。
于是本實施例不把源極層5上的硅化物層11從源極層5的端部向外延 伸。即雖然在源極層5的表面形成硅化物層11,但在源極層5與柵極電極 7內(nèi)側(cè)的角部7A之間露出的體層4表面并沒形成硅化物層11。由此，沒有 電流集中，由于電流在DMOS晶體管整體大致均勻流動，所以能夠提高 DMOS晶體管的靜電破壞強度。
作為用于使硅化物層11不向源極層5外延伸的方法之一，是在源極層 5與柵極電極7內(nèi)側(cè)的角部7A之間露出的體層4表面形成由硅氧化膜構(gòu)成 的硅化物阻止膜12 (參照圖1、圖2)。本實施例中由于在柵極電極7的側(cè) 壁形成有側(cè)壁間隔部13，所以硅化物阻止膜12被形成為從露出的體層4的 表面4巴側(cè)壁間隔部13覆蓋。
在硅化物工序中，向源極層5和硅化物阻止膜12上濺射Ti等過渡性 金屬，然后通過熱處理使產(chǎn)生硅化物反應(yīng)。這時，由于在硅化物阻止膜12 上過渡性金屬與硅不接觸，所以不產(chǎn)生硅化物反應(yīng)。把硅化物阻止膜12上 未反應(yīng)的留下來的過渡性金屬膜利用蝕刻液有選擇地除去。由此，能夠僅 在源極層5和主體電位設(shè)定層6上有選擇地形成硅化物層11。對于柵極電 極7,通過把其表面從硅化物阻止膜12露出而能夠在柵極電極7的表面也 同時形成硅化物層11。
作為用于把源極層5端部的電場進一步緩和的機構(gòu)，優(yōu)選形成P+型的 電場緩和層13。該電場緩和層13與從柵極電極7內(nèi)側(cè)的角部7A后退的所 述源極層5的端部鄰接，通過向硅層2中導(dǎo)入硼等P+型雜質(zhì)而形成。更優(yōu) 選把電場緩和層13形成在柵極電極7延伸的電場緩和絕緣膜9的下方(參 照圖1、圖2)。
根據(jù)設(shè)置有上述電場緩和層13的結(jié)構(gòu)，使體層4的耗盡層與電場緩和 層13的耗盡層成為一體，利用該一體化的耗盡層14則把源極層5端部的 電場緩和，能夠更加提高靜電破壞強度。最后說明DMOS晶體管的電極取出結(jié)構(gòu)。把DMOS晶體管的整個面用 BPSG等層間絕緣膜15覆蓋，分別在源極層5、主體電位設(shè)定層6上的層 間絕緣膜15上形成接觸孔16，向這些接觸孔16埋入鎢等金屬端子17。于 是，在層間絕緣膜15的表面經(jīng)由勢壘層18而形成由Al-Si-Cu合金等構(gòu)成 的源極配線層19。由此，源極層5和主體電位設(shè)定層6被與源極配線層19 電連接。其結(jié)果是體層4的電位與源極層5的電位一起被設(shè)定成從源極配 線層19供給的源極電位(參照圖2)。
同樣地在漏極層10上的層間絕緣膜15形成接觸孔20，向該接觸孔20 埋入鴒等的金屬端子21。于是，在層間絕緣膜15的表面經(jīng)由勢壘層22而 形成由Al-Si-Cu合金等構(gòu)成的漏極配線層23。由此，漏極層10被與漏極配 線層23電連接(參照圖3)。
本發(fā)明并不限定于上述實施例，當(dāng)然在不脫離其要旨的范圍能夠進行 變更。例如在上述實施例中以N溝道型的DMOS晶體管為例進行了說明， 〈旦本發(fā)明也能夠適用P溝道型的DMOS晶體管。
權(quán)利要求
1、一種DMOS晶體管，其特征在于，具備半導(dǎo)體層、形成于所述半導(dǎo)體層表面的第一導(dǎo)電型體層、形成于所述體層表面的第二導(dǎo)電型源極層、形成于所述源極層表面的硅化物層、把所述體層和所述源極層包圍而形成為環(huán)狀的柵極電極，在所述源極層與所述柵極電極之間露出的所述體層表面不形成所述硅化物層。
2、 一種DMOS晶體管，其特征在于，具備 半導(dǎo)體層、形成于所述半導(dǎo)體層表面的第 一導(dǎo)電型體層、形成于所述體層表面的第二導(dǎo)電型源極層、形成于所述源極層表面的硅化物層、把所述體層和所述源極層包圍而形成為環(huán)狀的柵極電極，把所述源極層的端部配置成從所述柵極電極內(nèi)側(cè)的角部后退，在所述 源極層與所述柵極電極內(nèi)側(cè)的角部之間露出的所述體層表面不形成所述硅 化物層。
3、 如權(quán)利要求1或2所述的DMOS晶體管，其特征在于，所述源極層形成的硅化物阻止膜所覆蓋。
4、 如權(quán)利要求l、 2、 3中任一項所述的DMOS晶體管，其特征在于， 與從所述柵極電極內(nèi)側(cè)的角部后退的所述源極層的端部鄰接地、在所述半 導(dǎo)體層中設(shè)置第二導(dǎo)電型電場緩和半導(dǎo)體層。
5、 如權(quán)利要求4所述的DMOS晶體管，其特征在于，所述柵極電極 從柵極絕緣膜上向電場緩和絕緣膜上延伸，所述電場緩和半導(dǎo)體層被配置 在所述電場緩和絕緣膜的下方。
全文摘要
一種DMOS晶體管。減少DMOS晶體管的導(dǎo)通電阻，而且防止靜電破壞強度的惡化。把DMOS晶體管的源極層(5)端部配置成從柵極電極(7)內(nèi)側(cè)的角部(7A)后退。不把源極層(5)上的硅化物層(11)從源極層(5)的端部向外延伸。即雖然在源極層(5)的表面形成硅化物層(11)，但在源極層(5)與柵極電極(7)內(nèi)側(cè)的角部(7A)之間露出的體層(4)表面并沒形成硅化物層(11)。由此，沒有電流集中，由于電流在DMOS晶體管整體大致均勻流動，所以能夠提高靜電破壞強度。
文檔編號H01L29/78GK101567387SQ20091013214
公開日2009年10月28日 申請日期2009年4月21日 優(yōu)先權(quán)日2008年4月21日
發(fā)明者大竹誠治, 武田安弘, 牧賢一, 菊地修一 申請人:三洋電機株式會社;三洋半導(dǎo)體株式會社