專利名稱：Nmos晶體管的制造方法
技術領域：
本發(fā)明涉及半導體制造技術領域，特別涉及一種NMOS晶體管的制造方法。
背景技術：
隨著半導體制造技術的飛速發(fā)展，半導體器件為了達到更快的運算速度、更大的 數(shù)據(jù)存儲量以及更多的功能，半導體晶片朝向高集成度方向發(fā)展，MOS器件的柵極特征尺寸 已經(jīng)進入深亞微米階段，柵極下的導電溝道變得越來越細且長度變得較以往更短，這樣就 對工藝的要求越來越高。在傳統(tǒng)的半導體制造技術中，形成NMOS晶體管，圖1至圖3為利用傳統(tǒng)方法形成 NMOS晶體管的示意圖，參考圖1至圖3，首先提供半導體襯底10，在半導體襯底10中形成ρ 阱20用于形成NM0S。然后在半導體襯底10表面淀積柵極氧化層30，再于柵極氧化層30表 面淀積多晶硅層40，并刻蝕多晶硅層40和柵極氧化層30形成NMOS晶體管的柵極結構50。 然后在柵極結構50的兩側進行低劑量離子注入形成輕摻雜源極區(qū)60a (LDD)和輕摻雜漏極 區(qū)60b。接下來在半導體襯底10和柵極結構50表面淀積氧化硅和氮化硅，并利用干法刻蝕 形成側壁隔離物(spacer) 70，隨后在柵極結構50的兩側進行高劑量離子注入，形成重摻雜 源極區(qū)80a和重摻雜漏極區(qū)80b，輕摻雜源極區(qū)60a和重摻雜源極區(qū)80a構成源極區(qū)，輕摻 雜漏極區(qū)60b和重摻雜漏極區(qū)80b構成漏極區(qū)。對于NMOS晶體管輕摻雜和重摻雜為η型雜質，傳統(tǒng)的摻雜采用的η型雜質為磷 (P)或砷(As)，具體為摻雜雜質的原子被離化、分離、加速(獲得動能)，形成離子束流，對半 導體襯底10表面進行物理轟擊，進入表面并在表面以下停下。例如在公開號為“CN1518765A”，名稱為“半導體器件的制造方法”的中國專利中還 可以發(fā)現(xiàn)更多與上述技術方案相關的信息，例如更詳細的形成源極區(qū)和漏極區(qū)的方法。但是隨著器件尺寸的下降，離子注入的深度和濃度越來越難于控制，從而利用上 述傳統(tǒng)的方法得到NMOS晶體管的源極區(qū)和漏極區(qū)的電阻和結深都不能滿足達到要求，從 而使得半導體器件的性能變差。
發(fā)明內容
本發(fā)明的目的是提供一種NMOS晶體管的制造方法，提高了半導體器件的性能。為了達到上述目的，本發(fā)明提供了一種NMOS晶體管的制造方法，包括步驟提供半導體襯底，所述半導體襯底上具有柵極結構；向所述柵極結構兩側的半導體襯底中摻雜銻離子和碳離子；向所述柵極結構兩側的半導體襯底中摻雜η型離子，形成源極輕摻雜區(qū)和漏極輕 摻雜區(qū)；在所述柵極結構的兩側形成側壁隔離物；向具有側壁隔離物的柵極結構兩側的半導體襯底中摻雜η型離子，形成源極重摻 雜區(qū)和漏極重摻雜區(qū)。
可選的，向所述柵極結構兩側的半導體襯底中摻雜η型離子的步驟包括向所述柵極結構兩側的半導體襯底中摻雜磷離子和/或砷離子?？蛇x的，向所述柵極結構兩側的半導體襯底中摻雜銻離子和碳離子的步驟包括先離子注入銻離子，之后離子注入碳離子?？蛇x的，向所述柵極結構兩側的半導體襯底中摻雜磷離子和/或砷離子的方法包 括步驟向所述柵極結構兩側的半導體襯底中第一步離子注入磷離子；向所述柵極結構兩側的半導體襯底中第二步離子注入砷離子?？蛇x的，向所述柵極結構兩側的半導體襯底中離子注入銻離子的能量為30Kev至 80Kev，劑量為 2. 0E14atom/cm2 至 1. 0E15atom/cm2?？蛇x的，向所述柵極結構兩側的半導體襯底中離子注入碳離子的能量為4Kev至 12Kev，劑量為 5. 0E13 至 8. 0E14atom/cm2?？蛇x的，向所述柵極結構兩側的半導體襯底中第一步離子注入磷離子的能量為 IKev 至 5Kev，劑量為 2. 0E13atom/cm2 至 8. 0E14atom/cm2。可選的，向所述柵極結構兩側的半導體襯底中第二步離子注入砷離子的能量為 IKev 至 4Kev，劑量為 8. 0E14atom/cm2 至 1. 5E15atom/cm2。可選的，向所述柵極結構兩側的半導體襯底中所述摻雜銻離子和碳離子之前還包 括在所述半導體襯底上形成氧化物層。和現(xiàn)有技術相比，上述技術方案的優(yōu)點在于本發(fā)明在摻雜η型離子的過程中利用摻雜銻離子和碳離子，因為銻離子的質量大 于傳統(tǒng)摻雜方法中摻雜的磷離子和砷離子，因此可以轟擊半導體襯底的表面，使半導體襯 底表面形成非晶層，從而可以抑制摻雜η型離子在半導體襯底內的擴散和溝道效應，使形 成的源極區(qū)和漏極區(qū)的結深不會太深，摻雜離子在非晶層退火處理之后激活率提高，從而 有利于源漏區(qū)電阻的降低以及工作電流的增大；同時銻離子本身是η型，因此在抑制摻雜 NMOS源漏區(qū)離子擴散的同時，進一步降低了源漏區(qū)電阻。但是另一方面由于銻離子對半導 體襯底的轟擊可能導致在半導體襯底內形成損傷，因此可能增大隧穿效應，所以本發(fā)明還 利用摻雜碳離子，從而能夠起到對離子注入缺陷的團簇和對半導體襯底進行修復，這樣可 以抑制摻雜η型離子的瞬時增強擴散和隧穿效應的發(fā)生，因此本發(fā)明利用摻雜銻離子和碳 離子既使得源極區(qū)和漏極區(qū)的結深達到要求，進一步降低了源漏區(qū)電阻，又抑制了瞬時增 強擴散和隧穿效應，提高了半導體器件的性能。
通過附圖中所示的本發(fā)明的優(yōu)選實施例的更具體說明，本發(fā)明的上述及其它目 的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按 實際尺寸等比例縮放繪制附圖，重點在于示出本發(fā)明的主旨。圖1至圖3為利用傳統(tǒng)方法形成NMOS晶體管的示意圖；圖4為本發(fā)明的NMOS晶體管的制造方法一實施例的流程圖；圖5至圖7為本發(fā)明的NMOS晶體管的制造方法一實施例的示意圖；圖8為利用傳統(tǒng)方法的制造的NMOS晶體管和利用本發(fā)明的制造方法得到NMOS晶體管的參數(shù)比較示意圖。
具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結合附圖對本發(fā)明 的具體實施方式
做詳細的說明。在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以 很多不同于在此描述的其它方式來實施，本領域技術人員可以在不違背本發(fā)明內涵的情況 下做類似推廣，因此本發(fā)明不受下面公開的具體實施的限制。其次，本發(fā)明利用示意圖進行詳細描述，在詳述本發(fā)明實施例時，為便于說明，表 示器件結構的剖面圖會不依一般比例作局部放大，而且所述示意圖只是實例，其在此不應 限制本發(fā)明保護的范圍。此外，在實際制作中應包含長度、寬度及深度的三維空間尺寸。傳統(tǒng)的NMOS晶體管的制造方法是采用磷(P)或砷(As)作為η型雜質進行離子注 入，隨著工藝尺寸的減小，例如在65nm及以下工藝中，如果想要達到預定的電阻就需要增 加離子注入的劑量，但增大劑量會使得隧穿效應增大，從而增大輕摻雜時的劑量會使得輕 摻雜形成的LDD的結深不能滿足需要，并且會引起源極輕摻雜區(qū)和漏極輕摻雜區(qū)之間的短 溝道效應而引發(fā)的漏致勢壘降低(DIBL)以及可能出現(xiàn)的穿通(punch-through)；增大重摻 雜的劑量會使得重摻雜形成的源極重摻雜區(qū)和漏極重摻雜區(qū)的結深不能滿足要求，并且半 導體器件的漏電流增大。因此發(fā)明人經(jīng)過研究得到了本發(fā)明提供了一種NMOS晶體管的制造方法，包括步 驟提供半導體襯底，所述半導體襯底上具有柵極結構；向所述柵極結構兩側的半導體襯底中摻雜銻離子和碳離子；向所述柵極結構兩側的半導體襯底中摻雜η型離子，形成源極輕摻雜區(qū)和漏極輕 摻雜區(qū)；在所述柵極結構的兩側形成側壁隔離物；向具有側壁隔離物的柵極結構兩側的半導體襯底中摻雜η型離子，形成源極重摻 雜區(qū)和漏極重摻雜區(qū)?？蛇x的，向所述柵極結構兩側的半導體襯底中摻雜η型離子的步驟包括向所述柵極結構兩側的半導體襯底中摻雜磷離子和/或砷離子。可選的，向所述柵極結構兩側的半導體襯底中摻雜銻離子和碳離子的步驟包括先離子注入銻離子，之后離子注入碳離子?？蛇x的，向所述柵極結構兩側的半導體襯底中摻雜磷離子和/或砷離子的方法包 括步驟向所述柵極結構兩側的半導體襯底中第一步離子注入磷離子；向所述柵極結構兩側的半導體襯底中第二步離子注入砷離子?？蛇x的，向所述柵極結構兩側的半導體襯底中離子注入銻離子的能量為30Kev至 80Kev，劑量為 2. 0E14atom/cm2 至 1. 0E15atom/cm2?？蛇x的，向所述柵極結構兩側的半導體襯底中離子注入碳離子的能量為4Kev至 12Kev，劑量為 5. 0E13 至 8. 0E14atom/cm2。
可選的，向所述柵極結構兩側的半導體襯底中第一步離子注入磷離子的能量為 IKev 至 5Kev，劑量為 2. 0E13atom/cm2 至 8. 0E14atom/cm2?？蛇x的，向所述柵極結構兩側的半導體襯底中第二步離子注入砷離子的能量為 IKev 至 4Kev，劑量為 8. 0E14atom/cm2 至 1. 5E15atom/cm2?？蛇x的，向所述柵極結構兩側的半導體襯底中所述摻雜銻離子和碳離子之前還包 括在所述半導體襯底上形成氧化物層。本發(fā)明在摻雜η型離子的過程中利用摻雜銻離子和碳離子，因為銻離子的質量大 于傳統(tǒng)摻雜方法中摻雜的磷離子和砷離子，因此可以轟擊半導體襯底的表面，使半導體襯 底表面形成非晶層，從而可以抑制摻雜η型離子在半導體襯底內的擴散和溝道效應，使形 成的源極區(qū)和漏極區(qū)的結深不會太深，摻雜離子在非晶層退火處理之后激活率提高，從而 有利于源漏區(qū)電阻的降低以及工作電流的增大；同時銻離子本身是η型，因此在抑制摻雜 NMOS源漏區(qū)離子擴散的同時，進一步降低了源漏區(qū)電阻。但是另一方面由于銻離子對半導 體襯底的轟擊可能導致在半導體襯底內形成損傷，因此可能增大隧穿效應，所以本發(fā)明還 利用摻雜碳離子，從而能夠起到對離子注入缺陷的團簇和對半導體襯底進行修復，這樣可 以抑制摻雜η型離子的瞬時增強擴散和隧穿效應的發(fā)生，因此本發(fā)明利用摻雜銻離子和碳 離子既使得源極區(qū)和漏極區(qū)的結深達到要求，進一步降低了源漏區(qū)電阻，又抑制了瞬時增 強擴散和隧穿效應，提高了半導體器件的性能。實施例一圖4為本發(fā)明的NMOS晶體管的制造方法一實施例的流程圖。圖5至圖7為本發(fā) 明的NMOS晶體管的制造方法一實施例的示意圖。下面結合圖5至圖7對發(fā)明的半導體器 件制造方法進行詳細說明，本發(fā)明的半導體器件制造方法包括步驟S20 提供半導體襯底，所述半導體襯底上具有柵極結構。參考圖5，具體的，半導體襯底100可以是單晶、多晶或非晶結構的硅或硅鍺 (SiGe)，也可以是絕緣體上硅(SOI)，或者還可以包括其它的材料，例如銻化銦、碲化鉛、砷 化銦、磷化銦、砷化鎵或銻化鎵。雖然在此描述了可以形成襯底100的材料的幾個示例，但 是可以作為半導體襯底的任何材料均落入本發(fā)明的精神和范圍。在襯底100中通過摻雜工 藝例如離子注入工藝形成P阱(圖中未示出)。所述半導體襯底100上具有柵極結構110，柵極結構110的形成方法可以為首先 形成柵極氧化層120，柵極氧化層120可以是氧化硅(Si02)或氮氧化硅(SiNO)。在65nm 以下工藝節(jié)點，柵極氧化層120的材料優(yōu)選為高介電常數(shù)材料，例如氧化鉿、氧化鉿硅、氮 氧化鉿硅、氧化鑭、氧化鋯、氧化鋯硅、氧化鈦、氧化鉭、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧 化鋁等。特別優(yōu)選的是氧化鉿、氧化鋯和氧化鋁。柵極氧化層120的生長方法可以是任何 常規(guī)真空鍍膜技術，比如原子層沉積(ALD)、物理氣相淀積(PVD)、化學氣相淀積(CVD)、等 離子體增強型化學氣相淀積(PECVD)工藝。接著，在柵極氧化層120表面淀積多晶硅層130，可以利用PECVD或高密度等離子 化學氣相淀積(HDP-CVD)工藝在柵極氧化層120表面淀積多晶硅層130，隨后利用光刻膠和 氮化硅作為掩膜，采用等離子刻蝕方法刻蝕柵極氧化層120和多晶硅層130，形成NMOS晶體 管的柵極結構110。然后去除剩余的光刻膠和硬掩膜氮化硅。優(yōu)選的，為了修復刻蝕和去除氮化硅時對柵極結構110的側壁造成的損傷，還可以在柵極結構Iio表面和兩側生長一層氧化物層150?？梢岳脽嵫趸騃SSG(原位蒸氣 產生)形成上述氧化物層150，例如所述氧化物層150的厚度為50A。S21 向所述柵極結構110兩側的半導體襯底100中摻雜銻離子和碳離子。參考圖6，因為隨著半導體器件特征尺寸的減小，在該步驟中形成的源極輕摻雜區(qū) 160a和漏極輕摻雜區(qū)160b的結深也越來越淺，且輕摻雜的區(qū)域也越來越小，但是為了保證 源極輕摻雜區(qū)160a和漏極輕摻雜區(qū)160b的結電阻滿足要求就需要增大離子注入的劑量， 但是增大離子注入的劑量就會使得離子擴散更嚴重，從而使得源極輕摻雜區(qū)160a和漏極 輕摻雜區(qū)160b的結深增加，并且由于隨著半導體器件特征尺寸的減小柵極結構的的寬度 也變得很小，因此源極輕摻雜區(qū)160a和漏極輕摻雜區(qū)160b之間容易發(fā)生穿通現(xiàn)象。在本實施例中，具體的首先向所述柵極結構110兩側的半導體襯底100中摻雜銻離子，例如可以利 用離子注入的方法，將銻原子離化、分離、加速(獲得動能)，形成離子束流，注入到半導 體襯底100，例如離子注入銻離子的能量為30Kev至80Kev，劑量為2. 0E14atom/cm2至 1. 0E15atom/cm2o在該步離子注入中，因為銻離子的質量大于傳統(tǒng)摻雜方法中摻雜的磷離 子和砷離子，因此可以轟擊半導體襯底的表面，使半導體襯底表面形成非晶層，從而有利于 源漏區(qū)電阻的降低以及工作電流的增大；同時銻離子本身是η型，因此在抑制摻雜NMOS源 漏區(qū)離子擴散的同時，進一步降低了源漏區(qū)電阻。但是另一方面由于銻離子對半導體襯底 的轟擊可能導致在半導體襯底內形成損傷，因此可能增大隧穿效應。所述氧化物層150還 可以在離子注入時保護半導體襯底100，起到減小對半導體襯底100表面的損傷的作用。接著，向所述柵極結構110兩側的半導體襯底100中摻雜碳離子，例如可以利用離 子注入的方法，將碳原子離化、分離、加速(獲得動能)，形成離子束流，注入到半導體襯底 100，例如離子注入碳離子的能量為4Kev至12Kev，劑量為5. 0E13至8. 0E14atom/cm2。離子 束與半導體襯底100的夾角為0°至5°，采用下角度注入可有效減少溝道與源漏區(qū)pn結 區(qū)域缺陷所導致的漏電流。由于銻離子對半導體襯底的轟擊可能導致在半導體襯底內形成損傷，因此可能增 大隧穿效應，所以本發(fā)明還利用摻雜碳離子，從而能夠起到對離子注入缺陷的團簇和對半 導體襯底進行修復，這樣可以抑制摻雜η型離子的瞬時增強擴散和隧穿效應的發(fā)生，因此 本發(fā)明利用摻雜銻離子和碳離子既使得源極區(qū)和漏極區(qū)的結深達到要求，進一步降低了源 漏區(qū)電阻，又抑制了瞬時增強擴散和隧穿效應，提高了半導體器件的性能S22 向所述柵極結構110兩側的半導體襯底100中摻雜η型離子，形成源極輕摻 雜區(qū)160a和漏極輕摻雜區(qū)160b。繼續(xù)參考圖6，該步驟可以利用本領域技術人員熟知的方法，例如對半導體襯底 100進行低劑量的雜質離子注入形成源極輕摻雜區(qū)160a和漏極輕摻雜區(qū)160b。對于NMOS 晶體管采用的η型雜質為磷⑵和/或砷(As)，例如可以注入磷(P)，也可以注入砷(As)， 也可以先注入磷(P)再注入砷(As)。摻雜雜質的原子被離化、分離、加速(獲得動能)，形 成離子束流，掃過多晶硅層130表面，雜質離子對多晶硅層130表面進行物理轟擊，進入表 面并在表面以下停下。具體的，向所述柵極結構兩側的半導體襯底中摻雜磷離子和/或砷離子的方法包 括步驟向所述柵極結構兩側的半導體襯底中第一步離子注入磷離子；
向所述柵極結構兩側的半導體襯底中第二步離子注入砷離子。其中，第一步離子 注入磷離子的能量為IKev至5Kev，劑量為2. 0E13atom/cm2至8. 0E14atom/cm2 ；第二步離子 注入砷離子的能量為IKev至4Kev，劑量為8. 0E14atom/cm2至1. 5E15atom/cm2。S23 在所述柵極結構110的兩側形成側壁隔離物。參考圖7，在柵極結構110兩側形成側壁隔離物170，所述側壁隔離物170可以為 氧化硅、氮化硅、氮氧化硅中的一種或幾種的組合構成。作為本實施例中的一個優(yōu)選實施方 式，所述側壁隔離物170為氧化硅和氮化硅共同組成，具體工藝為在半導體襯底100上和 柵極結構110上形成第一氧化硅層(未圖示)、第一氮化硅層(未圖示)以及第二氧化硅 層(未圖示)，然后采用蝕刻方法形成側壁隔離物170，該側壁隔離物170可以利用本領域 技術人員熟知的方法形成，因此不再贅述。S24 向具有側壁隔離物170的柵極結構110兩側的半導體襯底中摻雜η型離子， 形成源極重摻雜區(qū)180a和漏極重摻雜區(qū)180b。繼續(xù)參考圖7，該步驟可以利用本領域技術人員熟知的方法，在本實施例的一個優(yōu) 選實施方式中，具體為首先，向具有所述側壁隔離物170的柵極結構110兩側的半導體襯底100中第 一步離子注入磷離子，離子注入磷離子的能量為5Kev至30Kev，劑量為lE13at0m/cm2至 1. 5E15atom/cm20該步驟可以利用本領域技術人員熟知的方法，因此不再贅述。接著，向具有所述側壁隔離物170的柵極結構110兩側的半導體襯底100中第二 步離子注入砷離子，所述離子注入砷離子的能量為20Kev至35Kev，劑量為2E15at0m/cm2至 3E15atom/cm20該步驟可以利用本領域技術人員熟知的方法，因此不再贅述。在另一個實施例中，優(yōu)選的，在離子注入砷離子之后還包括離子注入磷離子的步 馬聚ο在一個優(yōu)選的實施方式中，還包括在半導體襯底100上形成金屬硅化物，然后進 行退火，退火可以使得離子注入的離子在半導體襯底100內分布的更均勻，并且擴散至 期望的深度，優(yōu)選的采用采用尖峰退火，以100°c /s至250°C /s的速率上升到1040°C至 1070°C，然后再以100°C /s至250°C /s的速率下降。下列表1為利用傳統(tǒng)方法的制造的NMOS晶體管和利用本發(fā)明的制造方法得到 NMOS晶體管的參數(shù)比較結果，從表1可以看出利用本發(fā)明得到的NMOS晶體管的短溝IofT/ Idat特性大大提高。表 權利要求
一種NMOS晶體管的制造方法，其特征在于，包括步驟提供半導體襯底，所述半導體襯底上具有柵極結構；向所述柵極結構兩側的半導體襯底中摻雜銻離子和碳離子；向所述柵極結構兩側的半導體襯底中摻雜n型離子，形成源極輕摻雜區(qū)和漏極輕摻雜區(qū)；在所述柵極結構的兩側形成側壁隔離物；向具有側壁隔離物的柵極結構兩側的半導體襯底中摻雜n型離子，形成源極重摻雜區(qū)和漏極重摻雜區(qū)。
2.根據(jù)權利要求1所述的NMOS晶體管的制造方法，其特征在于，向所述柵極結構兩側 的半導體襯底中摻雜η型離子的步驟包括向所述柵極結構兩側的半導體襯底中摻雜磷離子和/或砷離子。
3.根據(jù)權利要求2所述的NMOS晶體管的制造方法，其特征在于，向所述柵極結構兩側 的半導體襯底中摻雜磷離子和/或砷離子的方法包括步驟向所述柵極結構兩側的半導體襯底中第一步離子注入磷離子； 向所述柵極結構兩側的半導體襯底中第二步離子注入砷離子。
4.根據(jù)權利要求1所述的NMOS晶體管的制造方法，其特征在于，向所述柵極結構兩側 的半導體襯底中摻雜銻離子和碳離子的步驟包括先離子注入銻離子，之后離子注入碳離子。
5.根據(jù)權利要求4所述的NMOS晶體管的制造方法，其特征在于，向所述柵極結構兩 側的半導體襯底中離子注入銻離子的能量為30Kev至80Kev，劑量為2. OEHatom/cm2至 1. 0E15atom/cm2。
6.根據(jù)權利要求5所述的NMOS晶體管的制造方法，其特征在于，向所述柵極結構兩側的半導體襯底中離子注入碳離子的能量為4Kev至12Kev，劑量為5. 0E13至8. OEHatom/cm2
7.根據(jù)權利要求6所述的NMOS晶體管的制造方法，其特征在于，向所述柵極結構兩側 的半導體襯底中第一步離子注入磷離子的能量為IKev至5Kev，劑量為2. 0E13atom/cm2至 8. 0E14atom/cm2。
8.根據(jù)權利要求7所述的NMOS晶體管的制造方法，其特征在于，向所述柵極結構兩側 的半導體襯底中第二步離子注入砷離子的能量為IKev至4Kev，劑量為8. 0E14atom/cm2至 1. 5E15atom/cm20
9.根據(jù)權利要求8所述的NMOS晶體管的制造方法，其特征在于，向所述柵極結構兩側 的半導體襯底中所述摻雜銻離子和碳離子之前還包括在所述半導體襯底上形成氧化物層。
全文摘要
本發(fā)明公開了一種NMOS晶體管的制造方法，包括步驟提供半導體襯底，所述半導體襯底上具有柵極結構；向所述柵極結構兩側的半導體襯底中摻雜銻離子和碳離子；向所述柵極結構兩側的半導體襯底中摻雜n型離子，形成源極輕摻雜區(qū)和漏極輕摻雜區(qū)；在所述柵極結構的兩側形成側壁隔離物；向具有側壁隔離物的柵極結構兩側的半導體襯底中摻雜n型離子，形成源極重摻雜區(qū)和漏極重摻雜區(qū)，該方法提高了半導體器件的性能。
文檔編號H01L29/38GK101989550SQ20091005602
公開日2011年3月23日 申請日期2009年8月6日 優(yōu)先權日2009年8月6日
發(fā)明者趙猛 申請人:中芯國際集成電路制造(上海)有限公司