專利名稱：提高mos晶體管載流子遷移率的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，特別涉及提高M(jìn)0S晶體管載流子遷移率的方法。
背景技術(shù)：
在半導(dǎo)體制造領(lǐng)域里，已知在摻雜區(qū)上形成應(yīng)力膜可向其下層的摻雜區(qū)產(chǎn)生機(jī)械 應(yīng)力，從而使得摻雜區(qū)內(nèi)產(chǎn)生應(yīng)力來增加相關(guān)半導(dǎo)體元件的速度。這樣的應(yīng)力增進(jìn)了摻雜 雜質(zhì)的遷移率。遷移率增加的摻雜雜質(zhì)中的電荷載流子可使半導(dǎo)體元件，例如晶體管，有更 高的運(yùn)轉(zhuǎn)速度，因此各種適當(dāng)應(yīng)用中使用應(yīng)力膜是有益的。在過去的十幾年之間，利用縮減M0S晶體管(Metal-Oxide-SemiconductorField-Effeet-Transistors,MOSFET)尺寸的方式，借以持續(xù)地改善集成電路的每一功能元件的操 作速度、效能表現(xiàn)、電路的元件密度以及成本，縮減的方法主要包括縮小柵極長度以及柵極 氧化層的厚度。為了進(jìn)一步提升晶體管的效能，利用位于半導(dǎo)體基底中一部分的應(yīng)變通道 區(qū)域來制造M0S晶體管元件。對于CMOS晶體管而言，其中的NM0S晶體管或是PM0S晶體管都可使用應(yīng)變通道區(qū) 域來提高載流子的遷移率，以增加元件的效能。例如，公開號為“CN1770425A”的中國專利 中公開了一種具有區(qū)域化應(yīng)力結(jié)構(gòu)的CMOS晶體管，該CMOS晶體管在沿著源極一漏極的方 向上，于NM0S晶體管的n型通道中形成拉伸應(yīng)力薄膜，于PM0S晶體管的p型通道中形成壓 縮應(yīng)力薄膜，可以增加載流子的遷移率。圖1為現(xiàn)有的具有拉伸應(yīng)力和壓縮應(yīng)力的薄膜的 CMOS晶體管的結(jié)構(gòu)示意圖。如圖1所示，在NM0S晶體管10上形成拉伸應(yīng)力的薄膜11和在 PM0S晶體管12上形成壓縮應(yīng)力的薄膜13，可以增加載流子的遷移率。隨著工藝節(jié)點(diǎn)的降低，怎樣利用應(yīng)力來增加M0S晶體管中載流子的遷移率成為越 來越受人們關(guān)注的問題。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種提高M(jìn)0S晶體管載流子遷移率的方法、PM0S晶體管和 NM0S晶體管，從而提高了 M0S晶體管中載流子的遷移率。為了達(dá)到上述目的，本發(fā)明提供了一種提高M(jìn)0S晶體管載流子遷移率的方法，包 括步驟提供半導(dǎo)體基底，所述半導(dǎo)體基底上具有柵極；以TE0S和02為原料，利用LPCVD的方法形成覆蓋所述柵極和所述柵極兩側(cè)的半導(dǎo) 體基底上表面的氧化物層，當(dāng)所述半導(dǎo)體基底將形成NM0S晶體管時，則其中02和TE0S的 流量比小于7 100，當(dāng)所述半導(dǎo)體基底將形成PM0S晶體管時，則其中OdPTEOS的流量比 大于7 100 ；刻蝕所述氧化物層，形成柵極的側(cè)壁結(jié)構(gòu)；向所述柵極及其所述側(cè)壁結(jié)構(gòu)兩側(cè)的半導(dǎo)體基底中摻雜雜質(zhì)離子。
可選的，形成所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成NMOS晶體管時， 其中TEOS的流量為200sccm，O2的流量為5sccm至lOsccm?？蛇x的，形成所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成NMOS晶體管時， 反應(yīng)腔室應(yīng)力大于1. 88torr?？蛇x的，形成所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成NMOS晶體管時， 反應(yīng)腔室應(yīng)力為1. 9torr至2. 2torr0可選的，形成所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成NMOS晶體管時， 腔室內(nèi)溫度為550°C至700°C?？蛇x的，所述形成氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成PMOS晶體管時， 其中TEOS的流量為200sccm，O2的流量為15sccm至20sccm。可選的，形成所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成PMOS晶體管時， 反應(yīng)腔室應(yīng)力小于1. 88torr?？蛇x的，形成所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成PMOS晶體管時， 反應(yīng)腔室應(yīng)力為1. 6torr至1. 8torr?？蛇x的，形成所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成PMOS晶體管時， 腔室內(nèi)溫度為550°C至700°C。本發(fā)明的上述技術(shù)方案和現(xiàn)有技術(shù)相比的優(yōu)點(diǎn)在于本發(fā)明通過改進(jìn)形成柵極側(cè)壁結(jié)構(gòu)時的氧化物層的步驟，從而使得形成的氧化物 層中的應(yīng)力可以根據(jù)所需進(jìn)行調(diào)整。例如在NMOS晶體管中，可以通過將TEOS和O2的流量 比調(diào)整為小于7 100，使該氧化物層的應(yīng)力為拉應(yīng)力，在PMOS晶體管中，可以通過將TEOS 和O2的流量比調(diào)整為大于7 100，使氧化物的應(yīng)力為壓應(yīng)力，從而使得MOS晶體管內(nèi)的載 流子遷移率增加，從而達(dá)到提高器件速度的效果。


通過附圖中所示的本發(fā)明的優(yōu)選實(shí)施例的更具體說明，本發(fā)明的上述及其它目 的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標(biāo)記指示相同的部分。并未刻意按 實(shí)際尺寸等比例縮放繪制附圖，重點(diǎn)在于示出本發(fā)明的主旨。圖1為現(xiàn)有的具有拉伸應(yīng)力和壓縮應(yīng)力的薄膜的CMOS晶體管的結(jié)構(gòu)示意圖；圖2為柵側(cè)壁結(jié)構(gòu)中氧化物層的應(yīng)力隨反應(yīng)氣體流量變化的示意圖；圖3為本發(fā)明的半導(dǎo)體器件的制造方法一實(shí)施例的流程圖；圖4至圖7為本發(fā)明的半導(dǎo)體器件的制造方法一實(shí)施例的示意圖。
具體實(shí)施例方式隨著工藝節(jié)點(diǎn)的下降，半導(dǎo)體器件的特征尺寸越來越小，這樣應(yīng)力對載流子的遷 移率的影響越來越大。發(fā)明人在研究后發(fā)現(xiàn)如果以TEOS和O2為原料，利用LPCVD(低壓化 學(xué)氣相淀積)的方法形成柵極側(cè)壁結(jié)構(gòu)中氧化物層的步驟中，調(diào)整O2和TEOS的流量比，就 可以使得形成的氧化物層的應(yīng)力發(fā)生變化。具體的，當(dāng)O2和TEOS的流量比小于7 100時 可以形成具有拉伸應(yīng)力的氧化物層，當(dāng)O2和TEOS的流量比大于7 100時可以形成具有 壓縮應(yīng)力的氧化物層。
圖2所示為氧化物層的應(yīng)力隨反應(yīng)氣體流量變化的示意圖，其為將TEOS的流量設(shè) 定為200sCCm，調(diào)整O2流量對應(yīng)力的測試結(jié)果，其中縱坐標(biāo)表示應(yīng)力，其中負(fù)值為拉伸應(yīng)力， 正值為壓縮應(yīng)力，橫坐標(biāo)為O2的流量，其中圖2反應(yīng)了在O2流量小于Hsccm時，隨著O2流 量下降拉伸應(yīng)力增大，在O2流量大于Hsccm時，隨著O2流量上升壓縮應(yīng)力增大。因此，本發(fā)明提供了一種提高M(jìn)OS晶體管載流子遷移率的方法，包括步驟提供半導(dǎo)體基底，所述半導(dǎo)體基底上具有柵極； 以TEOS和O2為原料，利用LPCVD的方法形成覆蓋所述柵極和所述柵極兩側(cè)的半導(dǎo) 體基底上表面的氧化物層，當(dāng)所述半導(dǎo)體基底將形成NMOS晶體管時，則其中O2和TEOS的 流量比小于7 100，當(dāng)所述半導(dǎo)體基底將形成PMOS晶體管時，則其中O2和TEOS的流量比 大于7 100 ；刻蝕所述氧化物層，形成柵極的側(cè)壁結(jié)構(gòu)；向所述柵極及其所述側(cè)壁結(jié)構(gòu)兩側(cè)的半導(dǎo)體基底中摻雜雜質(zhì)離子?？蛇x的，形成所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成NMOS晶體管時， 其中TEOS的流量為200sccm，O2的流量為5sccm至lOsccm?？蛇x的，形成所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成NMOS晶體管時， 反應(yīng)腔室應(yīng)力大于1. 88torr?？蛇x的，形成所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成NMOS晶體管時， 反應(yīng)腔室應(yīng)力為1. 9torr至2. 2torr0可選的，形成所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成NMOS晶體管時， 腔室內(nèi)溫度為550°C至700°C?？蛇x的，所述形成氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成PMOS晶體管時， 其中TEOS的流量為200sccm，O2的流量為15sccm至20sccm?？蛇x的，形成所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成PMOS晶體管時， 反應(yīng)腔室應(yīng)力小于1. 88torr?？蛇x的，形成所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成PMOS晶體管時， 反應(yīng)腔室應(yīng)力為1. 6torr至1. 8torr?？蛇x的，形成所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成PMOS晶體管時， 腔室內(nèi)溫度為550°C至700°C。本發(fā)明通過改進(jìn)形成柵極側(cè)壁結(jié)構(gòu)中氧化物層的步驟，調(diào)整O2和TEOS的流量比， 從而使得形成的氧化物層中的應(yīng)力可以根據(jù)所需進(jìn)行調(diào)整。例如在NMOS晶體管中，可以調(diào) 整該氧化物層的應(yīng)力為拉應(yīng)力，在PMOS晶體管中，可以調(diào)整該氧化物的應(yīng)力為壓應(yīng)力。從 而使得MOS晶體管內(nèi)的載流子遷移率增加，從而達(dá)到提高器件速度的效果。為使本發(fā)明的上述目的、特征和優(yōu)點(diǎn)能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明 的具體實(shí)施方式
做詳細(xì)的說明。在下面的描述中闡述了很多具體細(xì)節(jié)以便于充分理解本發(fā)明。但是本發(fā)明能夠以 很多不同于在此描述的其它方式來實(shí)施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況 下做類似推廣，因此本發(fā)明不受下面公開的具體實(shí)施的限制。其次，本發(fā)明利用示意圖進(jìn)行詳細(xì)描述，在詳述本發(fā)明實(shí)施例時，為便于說明，表 示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且所述示意圖只是實(shí)例，其在此不應(yīng)限制本發(fā)明保護(hù)的范圍。此外，在實(shí)際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。圖3為本發(fā)明的半導(dǎo)體器件的制造方法一實(shí)施例的流程圖。圖4至圖8為本發(fā)明 的半導(dǎo)體器件的制造方法一實(shí)施例的示意圖。如圖3所示，本實(shí)施例中的提高NM0S晶體管載流子遷移率的方法，包括步驟S1 提供半導(dǎo)體基底，所述半導(dǎo)體基底上具有柵極。參考圖4，具體的，半導(dǎo)體基底100可以是單晶、多晶或非晶結(jié)構(gòu)的硅或硅鍺 (SiGe)，也可以是絕緣體上硅(S0I)，或者還可以包括其它的材料，例如銻化銦、碲化鉛、砷 化銦、磷化銦、砷化鎵或銻化鎵。雖然在此描述了可以形成半導(dǎo)體基底100的材料的幾個示 例，但是可以作為半導(dǎo)體基底的任何材料均落入本發(fā)明的精神和范圍。隨后，可以利用本領(lǐng)域技術(shù)人員熟知的方法在半導(dǎo)體基底上形成柵極，在本實(shí)施 例中可以具體采用下列方法首先，利用原子層沉積(ALD)、物理氣相淀積(PVD)、化學(xué)氣相 淀積(CVD)或等離子體增強(qiáng)型化學(xué)氣相淀積(PECVD)工藝在半導(dǎo)體基底100表面形成柵極 氧化層(未圖示)。接著，在柵極氧化層表面淀積多晶硅層(未圖示)，例如可以利用PECVD 或高密度等離子化學(xué)氣相淀積(HDP-CVD)工藝在襯底表面淀積多晶硅層。在沉積的多晶硅 層表面還需形成一硬掩膜層(未圖示)，例如氮化硅，通常采用PECVD工藝淀積形成上述氮 化硅。然后涂布光刻膠(未圖示)并圖案化光刻膠以定義柵極的位置，隨后利用光刻膠和 氮化硅作為掩膜，采用等離子刻蝕方法刻蝕多晶硅層形成M0S晶體管的柵極110。然后去除 剩余的光刻膠和硬掩膜氮化硅，光刻膠的去除采用灰化工藝，硬掩膜氮化硅采用磷酸濕法 去除。之后，可以優(yōu)選的包括對半導(dǎo)體基底100進(jìn)行低劑量的雜質(zhì)離子注入，形成源區(qū) 和漏區(qū)的輕摻雜結(jié)構(gòu)(LDD，Lightly Doped Drain) 112。S2 以TE0S和02為原料，利用LPCVD的方法形成覆蓋所述柵極和所述柵極兩側(cè)的 半導(dǎo)體基底上表面的氧化物層，當(dāng)所述半導(dǎo)體基底將形成NM0S晶體管時，則其中02和TE0S 的流量比小于7 100，當(dāng)所述半導(dǎo)體基底將形成PM0S晶體管時，則其中02*TE0S的流量 比大于7 100。所述TE0S的分子式為Si (0C2H5) 4。參考圖5，具體的，在柵極110和所述柵極110兩側(cè)的半導(dǎo)體基底100表面利用 LPCVD的方法淀積氧化層120，氧化層120的材料可以是二氧化硅(Si02)。方法為在反應(yīng)室中通入TE0S和02。在淀積過程中存在下面兩種反應(yīng)，反應(yīng)式為Si(0C2H5)4+1202 — Si02+8C02+10H20 (1)Si(0C2H5)4 — Si02+4C2H4+2H20(2)發(fā)明人在研究后發(fā)現(xiàn)通過調(diào)整02和TE0S的流量比，就可以使得形成的氧化物層 的應(yīng)力發(fā)生變化。當(dāng)02*TE0S的流量比小于7 100時形成的氧化膜的應(yīng)力為拉應(yīng)力， 當(dāng)02*TE0S的流量比大于7 100時生成的氧化膜的應(yīng)力為壓應(yīng)力。因此在本實(shí)施例 中，TE0S的流量優(yōu)選的200sCCm。在NM0S晶體管的位置形成氧化物層時，02的流量小于 14sCCm。因?yàn)?2的流量如果很小會使得反應(yīng)速度減慢，因此在本實(shí)施例中，優(yōu)選的，02的流 量具體為 5sccm-10sccm，例如 6sccm、7sccm、8sccm、9sccm，TE0S 的流量為 200sccm ；在 PM0S 晶體管的位置形成氧化物層時，02的流量大于14sCCm，因?yàn)?2的流量如果很大會使得02浪費(fèi)，因此在本實(shí)施例中，優(yōu)選的，O2的流量具體為15sccm-20sccm，例如16sccm、17sccm、 18sccm、19sccm，TEOS 的流量為 200sccm。在NMOS晶體管的位置形成氧化物層時，優(yōu)選的1. 9torr至2. 2torr。在PMOS晶體 管的位置形成氧化物層時，優(yōu)選的1. 6orr至1. Storr0在本實(shí)施例中，利用LPCVD (低壓化 學(xué)氣相淀積)的方法形成柵極側(cè)壁結(jié)構(gòu)中氧化物層的步驟中，通過調(diào)整LPCVD時的腔室壓 力，也可以使得形成的氧化物層的應(yīng)力發(fā)生變化。具體的，反應(yīng)腔室應(yīng)力大于l.SStorr時 生成的氧化膜的應(yīng)力為拉應(yīng)力，當(dāng)反應(yīng)腔室應(yīng)力小于1. 88torr時生成的氧化膜的應(yīng)力為 壓應(yīng)力。另外，在本實(shí)施例中，在NMOS晶體管的位置形成氧化物層時，腔室內(nèi)溫度為550°C 至700°C。在PMOS晶體管的位置形成氧化物層時，腔室內(nèi)溫度為550°C至700°C。然后，形成氧化物層120的厚度在80人 300A之間。優(yōu)選的，還可以隨后采用等離子增強(qiáng)化學(xué)氣相淀積工藝(PECVD)在氧化層120表 面沉積氮化硅層(未圖示)。S3 刻蝕所述氧化物層，形成柵極的側(cè)壁結(jié)構(gòu)。參考圖6，采用干法刻蝕，例如反應(yīng)離子刻蝕(RIE)工藝刻蝕氧化硅層120形成柵 極側(cè)壁結(jié)構(gòu)120a，然后在柵極和柵極側(cè)壁結(jié)構(gòu)120a的兩側(cè)形成源極區(qū)140和漏極區(qū)150。S4 向所述柵極及其所述側(cè)壁結(jié)構(gòu)兩側(cè)的半導(dǎo)體基底中摻雜雜質(zhì)離子。參考圖7，該步驟可以利用本領(lǐng)域技術(shù)人員熟知的方法進(jìn)行摻雜，例如離子注入。 因?yàn)樵诓襟ES2中形成的氧化物層120具有應(yīng)力，因此氧化物層120將其應(yīng)力施加到了其下 層的半導(dǎo)體基底100中，也就是源極區(qū)140和漏極區(qū)150的位置。因此，就向匪OS晶體管 的源極區(qū)140和漏極區(qū)150施加拉伸應(yīng)力，向PMOS晶體管的源極區(qū)140和漏極區(qū)150施加 壓縮應(yīng)力，這樣使得半導(dǎo)體基底100中的載流子的遷移率增加。以上所述，僅是本發(fā)明的較佳實(shí)施例而已，并非對本發(fā)明作任何形式上的限制。雖然本發(fā)明已以較佳實(shí)施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng) 域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi) 容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實(shí)施例。因此， 凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對以上實(shí)施例所做的任何簡單 修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護(hù)的范圍內(nèi)。
權(quán)利要求
一種提高M(jìn)OS晶體管載流子遷移率的方法，其特征在于，包括步驟提供半導(dǎo)體基底，所述半導(dǎo)體基底上具有柵極；以TEOS和O2為原料，利用LPCVD的方法形成覆蓋所述柵極和所述柵極兩側(cè)的半導(dǎo)體基底上表面的氧化物層，當(dāng)所述半導(dǎo)體基底將形成NMOS晶體管時，則其中O2和TEOS的流量比小于7∶100，當(dāng)所述半導(dǎo)體基底將形成PMOS晶體管時，則其中O2和TEOS的流量比大于7∶100；刻蝕所述氧化物層，形成柵極的側(cè)壁結(jié)構(gòu)；向所述柵極及其所述側(cè)壁結(jié)構(gòu)兩側(cè)的半導(dǎo)體基底中摻雜雜質(zhì)離子。
2.根據(jù)權(quán)利要求1所述的提高M(jìn)OS晶體管載流子遷移率的方法，其特征在于，形成所述 氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成NMOS晶體管時，其中TEOS的流量為200sCCm， O2的流量為5sccm至lOsccm。
3.根據(jù)權(quán)利要求2所述的提高M(jìn)OS晶體管載流子遷移率的方法，其特征在于，形成 所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成NMOS晶體管時，反應(yīng)腔室應(yīng)力大于 1.88torr。
4.根據(jù)權(quán)利要求3所述的提高M(jìn)OS晶體管載流子遷移率的方法，其特征在于，形成所述 氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成NMOS晶體管時，反應(yīng)腔室應(yīng)力為1. 9torr至 2. 2torr。
5.根據(jù)權(quán)利要求4所述的提高M(jìn)OS晶體管載流子遷移率的方法，其特征在于，形成 所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成NMOS晶體管時，腔室內(nèi)溫度為550°C至 700 "C。
6.根據(jù)權(quán)利要求1所述的提高M(jìn)OS晶體管載流子遷移率的方法，其特征在于，所述形成 氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成PMOS晶體管時，其中TEOS的流量為200sCCm， O2的流量為15sccm至20sccm。
7.根據(jù)權(quán)利要求6所述的提高M(jìn)OS晶體管載流子遷移率的方法，其特征在于，形成 所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成PMOS晶體管時，反應(yīng)腔室應(yīng)力小于 1.88torr。
8.根據(jù)權(quán)利要求7所述的提高M(jìn)OS晶體管載流子遷移率的方法，其特征在于，形成所述 氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成PMOS晶體管時，反應(yīng)腔室應(yīng)力為1. 6torr至 1. 8torr。
9.根據(jù)權(quán)利要求8所述的提高M(jìn)OS晶體管載流子遷移率的方法，其特征在于，形成 所述氧化物層的步驟中，當(dāng)所述半導(dǎo)體基底將形成PMOS晶體管時，腔室內(nèi)溫度為550°C至 700 °C。
全文摘要
本發(fā)明提供了一種提高M(jìn)OS晶體管載流子遷移率的方法，該方法包括步驟提供半導(dǎo)體基底，所述半導(dǎo)體基底上具有柵極；以TEOS和O2為原料，利用LPCVD的方法形成覆蓋所述柵極和所述柵極兩側(cè)的半導(dǎo)體基底上表面的氧化物層，當(dāng)所述半導(dǎo)體基底將形成NMOS晶體管時，則其中O2和TEOS的流量比小于7∶100，當(dāng)所述半導(dǎo)體基底將形成PMOS晶體管時，則其中O2和TEOS的流量比大于7∶100；刻蝕所述氧化物層，形成柵極的側(cè)壁結(jié)構(gòu)；向所述柵極及其側(cè)壁結(jié)構(gòu)兩側(cè)的半導(dǎo)體基底中摻雜雜質(zhì)離子，上述方法提高了MOS晶體管中的載流子遷移率。
文檔編號H01L21/336GK101958249SQ200910054948
公開日2011年1月26日 申請日期2009年7月16日 優(yōu)先權(quán)日2009年7月16日
發(fā)明者何有豐, 唐兆云 申請人:中芯國際集成電路制造(上海)有限公司