專利名稱：：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及半導(dǎo)體制造
技術(shù)領(lǐng)域：
，特別涉及一種半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
：半導(dǎo)體制造過程中，通常需要在晶片的邊緣位置用激光刻出標記(IDmark)，用來記錄半導(dǎo)體晶片的批號等信息。最初8英寸以下的半導(dǎo)體晶片制造過程中，一般在拋光后的半導(dǎo)體晶片上直接刻出標記，然后才進入正常的制造流程，而12英寸半導(dǎo)體晶片的制造過程中，往往在全部制作工藝結(jié)束以后，在最上面的鈍化層上刻出標記。通?？逃袠擞浀膮^(qū)域就不再用來制作半導(dǎo)體器件，以防止半導(dǎo)體器件的圖案將標記覆蓋，導(dǎo)致讀標設(shè)備不能正確識別標記。當(dāng)然，也有將標記直接刻在半導(dǎo)體晶片上沒有設(shè)計電路的區(qū)域，以保證標記的清晰，例如，專利號為7057259的美國專利提供了一種具有標記的半導(dǎo)體晶片及其制造設(shè)備和制造方法(SemiconductorwaferwithIDmark,equipmentforandmethodof)，其中的標記就是通過氦氖激光刻在半導(dǎo)體晶片的側(cè)壁上，但這種方法需要專用的激光刻蝕設(shè)備和標記讀取設(shè)備，基于成本考慮，業(yè)內(nèi)還是普遍采用將標記刻在半導(dǎo)體晶片的圓形表面內(nèi)。隨著半導(dǎo)體制造行業(yè)的迅速發(fā)展，業(yè)界對降低成本、提高產(chǎn)能的要求也越來越高，刻標記的區(qū)域(刻標區(qū))也希望被利用起來制作半導(dǎo)體器件，但是卻產(chǎn)生標記不清晰的問題。例如，圖1為具有90nm制造工藝制作的半導(dǎo)體裝置的半導(dǎo)體晶片，圖2為圖1沿A-A方向的剖視圖。如圖1所示，在半導(dǎo)體晶片的凹槽附近具有刻標區(qū)M，該半導(dǎo)體晶片的標號為"S35000"，其他區(qū)域為具有電路的芯片區(qū)N，如圖2所示，通過激光刻蝕出的標記10穿透第二鈍化層20嵌入最后一層金屬互連層50中，刻標區(qū)M中具有與芯片區(qū)N相同的多層的金屬互連層和金屬互連層下面半導(dǎo)體器件。與芯片區(qū)N不同之處在于，刻標區(qū)M中的最后一層金屬互連層50上沒有焊墊層30和第一鈍化層40，刻標區(qū)M內(nèi)的有效電路可以通過芯片區(qū)N中的焊墊31接入外部電路。上述半導(dǎo)體裝置雖然在刻標區(qū)M中形成有效的電路，然而問題在于，半導(dǎo)體晶片的標記10卻刻在了最后一層金屬互連層50中，這樣一來，最后一層金屬互連層50的圖案和標記10的圖案混淆在一起，導(dǎo)致標記10的讀取質(zhì)量下降。
發(fā)明內(nèi)容本發(fā)明解決的問題是提供一種半導(dǎo)體裝置及其制作方法，能夠在刻標區(qū)中形成有效電路并且能夠獲得清晰的半導(dǎo)體晶片標記。為解決上述問題，本發(fā)明提供一種半導(dǎo)體裝置的制造方法，包括步驟SI:提供半導(dǎo)體晶片，所述半導(dǎo)體晶片具有半導(dǎo)體器件層和半導(dǎo)體器件層上的至少兩層金屬互連層，所述半導(dǎo)體晶片分為刻標區(qū)和刻標區(qū)之外的芯片區(qū)；步驟S2:在所述至少兩層金屬互連層上形成介質(zhì)層；步驟S3:在所述芯片區(qū)內(nèi)的介質(zhì)層中鑲嵌最后一層金屬互連層；步驟S4:在所述芯片區(qū)內(nèi)的最后一層金屬互連層上形成第一鈍化層，所述第一鈍化層中對應(yīng)最后一層金屬互連層的位置具有焊墊開口；步驟S5:形成覆蓋于所述刻標區(qū)內(nèi)的介質(zhì)層上和所述芯片區(qū)內(nèi)的第一鈍化層上的金屬層，并由所述芯片區(qū)內(nèi)的金屬層形成連接最后一層金屬互連層的焊墊層；步驟S6:形成覆蓋于所述刻標區(qū)內(nèi)的金屬層和所述芯片區(qū)內(nèi)的焊墊層上的第二鈍化層，所述第二鈍化層中對應(yīng)焊墊層的位置處具有頂層開口；步驟S7:在所述刻標區(qū)內(nèi)形成半導(dǎo)體晶片的標記，所述標記嵌入所述第二鈍化層和所述金屬層中。所述步驟S3包括在所述介質(zhì)層上涂布光刻膠層；僅對芯片區(qū)內(nèi)的光刻膠層進行曝光，以形成雙鑲嵌開口的圖案；在所述芯片區(qū)內(nèi)的介質(zhì)層中形成雙鑲嵌開口；在所述雙鑲嵌開口中填充金屬形成所述最后一層金屬互連層和最后一層金屬互連層下面的金屬插塞層。所述步驟S4包括沉積用于制作第一鈍化層的第一鈍化介質(zhì)層，所述第一鈍化介質(zhì)層將所述介質(zhì)層和最后一層金屬介質(zhì)層均覆蓋；在所述第一鈍化介質(zhì)層上涂布光刻膠層；去除所述刻標區(qū)內(nèi)的覆蓋于第一鈍化介質(zhì)層上的光刻膠層；對芯片區(qū)內(nèi)的光刻膠層進行曝光，以在光刻膠層中形成焊墊開口的圖案；通過刻蝕工藝去除刻標區(qū)內(nèi)的第一鈍化介質(zhì)層并在所述芯片區(qū)內(nèi)的第一鈍化介質(zhì)層中形成焊墊開口，從而形成所述第一鈍化層。所述步驟S5包括沉積用于制作焊墊層的金屬層；在所述金屬層上涂布光刻膠層；僅對芯片區(qū)內(nèi)的光刻膠層進行曝光，以形成焊墊層的圖案；由所述芯片區(qū)內(nèi)的金屬層刻蝕出焊墊層。所述步驟S6包括沉積用于制作第二鈍化層的第二鈍化介質(zhì)層；在所述第二鈍化介質(zhì)層上涂布光刻膠層；僅對芯片區(qū)內(nèi)的光刻膠層進行曝光，以形成所述頂層開口的圖案；在所述第二鈍化層中形成所述頂層開口。所述去除刻標區(qū)內(nèi)的覆蓋于第一鈍化介質(zhì)層上的光刻膠層，通過在WEE工藝中曝光而實現(xiàn)。所述步驟S4包括沉積用于制作第一鈍化層的第一鈍化介質(zhì)層，所述第一鈍化介質(zhì)層將所述介質(zhì)層和最后一層金屬介質(zhì)層均覆蓋；在所述第一鈍化介質(zhì)層上涂布光刻膠層；對覆蓋于第一鈍化介質(zhì)層上的光刻膠層曝光，一次形成對應(yīng)所述刻標區(qū)的開口的圖案和所述芯片區(qū)內(nèi)焊墊開口的圖案；顯影后通過刻蝕工藝在第一鈍化介質(zhì)層中形成對應(yīng)刻標區(qū)的開口并在所述芯片區(qū)內(nèi)的第一鈍化介質(zhì)層中形成焊墊開口，從而形成所述第一鈍化層。本發(fā)明還提供一種半導(dǎo)體裝置，包括半導(dǎo)體晶片，所述半導(dǎo)體晶片具有半導(dǎo)體器件層和半導(dǎo)體器件層上的至少兩層金屬互連層，所述半導(dǎo)體晶片分為刻標區(qū)和刻標區(qū)之外的芯片區(qū)；所述至少兩層金屬互連層上的介質(zhì)層；鑲嵌于所述芯片區(qū)內(nèi)的介質(zhì)層中的最后一層金屬互連層，而所述刻標區(qū)的介質(zhì)層中沒有最后一層金屬互連層；所述刻標區(qū)內(nèi)的介質(zhì)層上的用于制作焊墊的金屬層；所述金屬層上的第二鈍化層；所述刻標區(qū)內(nèi)的半導(dǎo)體晶片的標記，所述標記形成于所述第二鈍化層和所述金屬層中。與現(xiàn)有技術(shù)相比，上述技術(shù)方案具有以下優(yōu)點以上所述的半導(dǎo)體裝置及其制造方法中，在刻標區(qū)X內(nèi)第二鈍化層中沒有任何電路圖案，而且第二鈍化層下面的金屬層中也沒有任何電路圖案，而標記穿透第二鈍化層直接刻在金屬層中，由于金屬層是不透明的，它可以遮擋金屬層下面的電路圖案，這樣不會因為金屬層下面電路圖案而影響標記的清晰度，并且，刻標區(qū)X內(nèi)介質(zhì)層以下的電路結(jié)構(gòu)與芯片區(qū)Y的電路結(jié)構(gòu)及其形成方法都是完全相同的，從而能夠在刻標區(qū)X中形成有效電路并獲得清晰的半導(dǎo)體晶片標記。另外，所述刻標區(qū)X內(nèi)的介質(zhì)層中沒有鑲嵌最后一層金屬互連層，以防止最后一層金屬互連層的圖案影響半導(dǎo)體晶片標記的清晰度，進而保證標記能夠被讀取設(shè)備識別。通過附圖所示，本發(fā)明的上述及其它目的、特征和優(yōu)勢將更加清晰。在全部附圖中相同的附圖標記指示相同的部分。并未刻意按實際尺寸等比例縮放繪制附圖，重點在于示出本發(fā)明的主旨。圖1為具有90nm制造工藝制作的半導(dǎo)體裝置的半導(dǎo)體晶片；圖2為圖1沿A-A方向的剖視圖；圖3為本發(fā)明的實施例中半導(dǎo)體裝置的結(jié)構(gòu)示意圖；圖4至圖8為本發(fā)明的實施例中半導(dǎo)體裝置制造方法的示意圖。具體實施例方式為使本發(fā)明的上述目的、特征和優(yōu)點能夠更加明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施方式做詳細的說明。在下面的描述中闡述了很多具體細節(jié)以便于充分理解本發(fā)明，但是本發(fā)明還可以采用其他不同于在此描述的其它方式來實施，本領(lǐng)域技術(shù)人員可以在不違背本發(fā)明內(nèi)涵的情況下做類似推廣，因此本發(fā)明不受下面公開的具體實施例的限制。6其次，本發(fā)明結(jié)合示意圖進行詳細描述，在詳述本發(fā)明實施例時，為便于說明，表示器件結(jié)構(gòu)的剖面圖會不依一般比例作局部放大，而且所述示意圖只是示例，其在此不應(yīng)限制本發(fā)明保護的范圍。此外，在實際制作中應(yīng)包含長度、寬度及深度的三維空間尺寸。目前的90nm的集成電路制造工藝中，雖然在半導(dǎo)體晶片的刻標區(qū)內(nèi)可以形成電路圖案，充分利用了晶片的有效區(qū)域，然而，由于半導(dǎo)體晶片的標記刻在了最后一層金屬互連層中，這樣一來，最后一層金屬互連層的圖案和標記混淆在一起，導(dǎo)致標記的清晰度下降，不能被讀取設(shè)備正常識別?；诖?，本發(fā)明的技術(shù)方案提供一種半導(dǎo)體裝置的制造方法，通過將標記刻在刻標區(qū)內(nèi)的用于制作焊墊的金屬層中，以實現(xiàn)在刻標區(qū)內(nèi)形成有效電路并獲得清晰的標記的目的。所述方法包括步驟Sl:提供半導(dǎo)體晶片，所述半導(dǎo)體晶片具有半導(dǎo)體器件層和半導(dǎo)體器件層上的至少兩層金屬互連層，所述半導(dǎo)體晶片分為刻標區(qū)和刻標區(qū)之外的芯片區(qū)；步驟S2:在所述至少兩層金屬互連層上形成介質(zhì)層；步驟S3:在所述芯片區(qū)內(nèi)的介質(zhì)層中鑲嵌最后一層金屬互連層；步驟S4:在所述芯片區(qū)內(nèi)的最后一層金屬互連層上形成第一鈍化層，所述第一鈍化層中對應(yīng)最后一層金屬互連層的位置具有焊墊開口；步驟S5:形成覆蓋于所述刻標區(qū)內(nèi)的介質(zhì)層上和所述芯片區(qū)內(nèi)的第一鈍化層上的金屬層，并由所述芯片區(qū)內(nèi)的金屬層形成連接最后一層金屬互連層的焊墊層；步驟S6:形成覆蓋于所述刻標區(qū)內(nèi)的金屬層和所述芯片區(qū)內(nèi)的焊墊層上的第二鈍化層，所述第二鈍化層中對應(yīng)焊墊層的位置處具有頂層開口；步驟S7:在所述刻標區(qū)內(nèi)形成半導(dǎo)體晶片的標記，所述標記嵌入所述第二鈍化層和所述金屬層中。所述步驟S3包括在所述介質(zhì)層上涂布光刻膠層；僅對芯片區(qū)內(nèi)的光刻膠層進行曝光，以形成雙鑲嵌開口的圖案；在所述芯片區(qū)內(nèi)的介質(zhì)層中形成雙鑲嵌開口；在所述雙鑲嵌開口中填充金屬形成所述最后一層金屬互連層和最后一層金屬互連層下面的金屬插塞層。所述步驟S4包括沉積用于制作第一鈍化層的第一鈍化介質(zhì)層，所述第一鈍化介質(zhì)層將所述介質(zhì)層和最后一層金屬介質(zhì)層均覆蓋；在所述第一鈍化介質(zhì)層上涂布光刻膠層；去除所述刻標區(qū)內(nèi)的覆蓋于第一鈍化介質(zhì)層上的光刻膠層；對芯片區(qū)內(nèi)的光刻膠層進行曝光，以在光刻膠層中形成焊墊開口的圖案；通過刻蝕工藝去除刻標區(qū)內(nèi)的第一鈍化介質(zhì)層并在所述芯片區(qū)內(nèi)的第一鈍化介質(zhì)層中形成焊墊開口，從而形成所述第一鈍化層。所述步驟S5包括沉積用于制作焊墊層的金屬層；7在所述金屬層上涂布光刻膠層；僅對芯片區(qū)內(nèi)的光刻膠層進行曝光，以形成焊墊層的圖案；由所述芯片區(qū)內(nèi)的金屬層刻蝕出焊墊層。所述步驟S6包括沉積用于制作第二鈍化層的第二鈍化介質(zhì)層；在所述第二鈍化介質(zhì)層上涂布光刻膠層；僅對芯片區(qū)內(nèi)的光刻膠層進行曝光，以形成所述頂層開口的圖案；在所述第二鈍化層中形成所述頂層開口。所述去除刻標區(qū)內(nèi)的覆蓋于第一鈍化介質(zhì)層上的光刻膠層，通過在WEE工藝中曝光而實現(xiàn)。所述步驟S4包括沉積用于制作第一鈍化層的第一鈍化介質(zhì)層，所述第一鈍化介質(zhì)層將所述介質(zhì)層和最后一層金屬介質(zhì)層均覆蓋；在所述第一鈍化介質(zhì)層上涂布光刻膠層；對覆蓋于第一鈍化介質(zhì)層上的光刻膠層曝光，一次形成對應(yīng)所述刻標區(qū)的開口的圖案和所述芯片區(qū)內(nèi)焊墊開口的圖案；顯影后通過刻蝕工藝在第一鈍化介質(zhì)層中形成對應(yīng)刻標區(qū)的開口并在所述芯片區(qū)內(nèi)的第一鈍化介質(zhì)層中形成焊墊開口，從而形成所述第一鈍化層。所述半導(dǎo)體裝置包括半導(dǎo)體晶片，所述半導(dǎo)體晶片具有半導(dǎo)體器件層和半導(dǎo)體器件層上的至少兩層金屬互連層，所述半導(dǎo)體晶片分為刻標區(qū)和刻標區(qū)之外的芯片區(qū)；所述至少兩層金屬互連層上的介質(zhì)層；鑲嵌于所述芯片區(qū)內(nèi)的介質(zhì)層中的最后一層金屬互連層，而所述刻標區(qū)的介質(zhì)層中沒有最后一層金屬互連層；所述刻標區(qū)內(nèi)的介質(zhì)層上的用于制作焊墊的金屬層；所述金屬層上的第二鈍化層；所述刻標區(qū)內(nèi)的半導(dǎo)體晶片的標記，所述標記形成于所述第二鈍化層和所述金屬層中。下面結(jié)合附圖詳細說明本發(fā)明所述半導(dǎo)體裝置及其制造方法的一個實施例。圖3為本實施例中半導(dǎo)體裝置的示意圖。所述半導(dǎo)體裝置包括半導(dǎo)體晶片100，所述半導(dǎo)體晶片100具有半導(dǎo)體器件層(圖中未示出)和半導(dǎo)體器件層上的至少兩層金屬互連層102，所述半導(dǎo)體晶片IOO分為刻標區(qū)X和刻標區(qū)X之外的芯片區(qū)Y;其中，所述半導(dǎo)體晶片100例如為P型摻雜的硅單晶片，所述半導(dǎo)體器件層包括至少兩個互補型金屬氧化物半導(dǎo)體(complementarymetaloxidesemiconductor，CMOS)晶體管，所述至少兩層金屬互連層102分別鑲嵌于對應(yīng)的金屬間介質(zhì)層(圖中未標號)中，用于將至少各個CMOS晶體管電性連接，各個金屬互連層之間通過金屬插塞(圖中未標號)連接；所述刻標區(qū)X和芯片區(qū)Y的位置與現(xiàn)有技術(shù)相同，S卩，刻標區(qū)X位于半導(dǎo)體晶片定位槽的里邊，除了刻標區(qū)X之外的半導(dǎo)體晶片的表面區(qū)域均為芯片區(qū)Y，所述芯片區(qū)Y內(nèi)具有多個集成電路芯片，刻標區(qū)X內(nèi)不僅有集成電路芯片，而且還刻有該半導(dǎo)體晶片100的標記；本文中所稱的刻標區(qū)X和芯片區(qū)Y僅表示晶片表面的位置，而不代表物理上的半導(dǎo)體晶片或半導(dǎo)體器件；所述至少兩層金屬互連層102上的介質(zhì)層104;其中，所述介質(zhì)層104的材料、制作工藝與所述金屬間介質(zhì)層相同，金屬間介質(zhì)層(Interlayerdielectric)，用以將不同的金屬互連層隔離絕緣，通常采用較低介電常數(shù)的材料，包括但不限于碳摻雜氧化硅、有機硅酸鹽玻璃(Organosilicateglass,0SG)、氟硅玻璃(Fluorosilicateglass,FSG)、磷硅玻璃(Phosphosilicateglass,PSG)、未摻雜硅玻璃(Undoppedsilicateglass,USG)中的一種或至少兩種組合，一般采用化學(xué)氣相沉積法制造，優(yōu)選的是等離子輔助化學(xué)氣相沉積法(PECVD)或高密度等離子輔助化學(xué)氣相沉積法(HDP-CVD)，依照器件特性及尺寸設(shè)計沉積厚度為500埃至3000埃；鑲嵌于所述芯片區(qū)Y內(nèi)的介質(zhì)層104中的最后一層金屬互連層106，而所述刻標區(qū)X內(nèi)的介質(zhì)層104中沒有最后一層金屬互連層106;刻標區(qū)X內(nèi)的集成電路由倒數(shù)第二層金屬間互連層(圖中未標號)連接到外部電路；其中，所述最后一層金屬互連層106、至少兩層金屬互連層102的材料和制作工藝均相同，其材料例如包括但不限于銅或銅合金，通常采用雙鑲嵌工藝制作；各個金屬互連層和其鑲嵌的金屬間介質(zhì)層之間還具有阻擋層(圖中未示出)；所述芯片區(qū)Y內(nèi)的介質(zhì)層104上的第一鈍化層108，所述刻標區(qū)X內(nèi)的介質(zhì)層104上的用于制作焊墊的金屬層105;其中，所述第一鈍化層108具有對應(yīng)所述刻標區(qū)X的開口107，所述第一鈍化層108中對應(yīng)最后一層金屬互連層106的位置具有焊墊開口109;所述金屬層105在芯片區(qū)Y內(nèi)被制作成與所述最后一層金屬互連層106連接的焊墊層110;所述刻標區(qū)X內(nèi)的金屬層105上的第二鈍化層111;所述第二鈍化層111也覆蓋于所述芯片區(qū)Y內(nèi)的焊墊層110上，并在對應(yīng)于焊墊層110的位置具有頂層開口112;其中，所述金屬層105和焊墊層110的材料相同，包括但不限于鋁或鋁合金，采用濺射法或真空蒸發(fā)法制作；所述頂層開口112用于與封裝過程中焊接金屬連線；所述第一鈍化層108和第二鈍化層111的材料相同，包括但不限于氧化硅、氮氧化硅或氮化硅中的一種或幾種，通常用來防止焊墊層或金屬互連層被氧化，采用化學(xué)氣相沉積法制作；所述刻標區(qū)X內(nèi)的半導(dǎo)體晶片100的標記101，所述標記101形成于所述第二鈍化層106和所述金屬層105中。其中，未刻標之前的半導(dǎo)體裝置表面刻標區(qū)X內(nèi)為第二鈍化層lll，芯片區(qū)Y內(nèi)為具有頂層開口112的第二鈍化層111。由于第二鈍化層111的硬度一般不高，刻蝕標記的激光很容易穿透所述第二鈍化層111進入金屬層105中。下面結(jié)合附圖詳細說明以上所述半導(dǎo)體裝置的制造方法的實施例。圖4至圖8為圖3中半導(dǎo)體裝置的制造方法的示意圖。實際上，半導(dǎo)體裝置的制造過程就是根據(jù)設(shè)計的電路制作掩模板(mask)，通過曝光、顯影等光刻技術(shù)將掩模板上的電路圖案復(fù)制到光刻膠層上，然后，通過例如刻蝕工藝以9圖案化的光刻膠層為掩模板，在半導(dǎo)體晶片上形成集成電路的結(jié)構(gòu)，結(jié)合薄膜沉積技術(shù)，一層層的累積而最終形成多個半導(dǎo)體器件構(gòu)成集成電路?？梢姡饪碳夹g(shù)是將設(shè)計電路圖案落實到實際的半導(dǎo)體晶片上的關(guān)鍵步驟，在半導(dǎo)體裝置雖然步驟復(fù)多，但控制點還在于光刻工藝，它直接定義了后續(xù)的刻蝕區(qū)域。雖然本實施例所述半導(dǎo)體裝置涉及光刻、刻蝕、薄膜沉積等多個工藝，但是相對于現(xiàn)有技術(shù)，本質(zhì)上是在光刻工藝中進行的改進，因此，表1列出了所述制造方法光刻工藝的步驟。表l<table>tableseeoriginaldocumentpage10</column></row><table>其中，NA表示不做任何工藝，F(xiàn)ull表示對半導(dǎo)體晶片表面的芯片區(qū)Y和刻標區(qū)X均進行曝光，Partial表示僅對芯片區(qū)Y進行曝光。為突出本發(fā)明特點，表1中略去了涂膠、烘焙、顯影等步驟。所述半導(dǎo)體裝置的制造方法包括如圖4所示，步驟S1:提供半導(dǎo)體晶片100，所述半導(dǎo)體晶片100具有半導(dǎo)體器件層(圖中未示出)和半導(dǎo)體器件層上的至少兩層金屬互連層102，所述半導(dǎo)體晶片100分為刻標區(qū)X和刻標區(qū)X之外的芯片區(qū)Y。其中，半導(dǎo)體器件層中的有源區(qū)、柵極和金屬接觸層的形成方法和材料與現(xiàn)有技術(shù)中相同，例如，形成有源區(qū)的光刻過程中，先涂布光刻膠層，然后去除半導(dǎo)體晶片表面上邊緣lmm寬度內(nèi)的光刻膠層，該工藝稱為邊緣去膠(EdgeBeadRemoval,EBR)，然后，再采用晶片邊緣曝光(WaferEdgeE鄧osure，WEE)進一步去除邊緣1.4mm寬度內(nèi)的光刻膠層。EBR是在涂膠腔就完成的動作，將邊緣的光刻膠層去除，這樣在曝光的時候，晶片背面邊緣、側(cè)面的光刻膠層不至于落在光刻機載片臺上造成沾污；而WEE只是對邊緣曝光，需要在顯影之后才能將邊緣的光刻膠層去除，這時候晶片已經(jīng)經(jīng)過曝光步驟，另外，EBR的控制精度相對要差些，WEE的控制精度要好些。步驟S2:在所述至少兩層金屬互連層102上形成介質(zhì)層104。其中，所述至少兩層金屬互連層102均采用雙鑲嵌工藝(DualDamascene)制作，即，先在金屬間介質(zhì)層中形成雙鑲嵌開口(圖中未標號)，然后在所述雙鑲嵌開口中填充金屬，從而一次形成金屬互連層和金屬插塞層(圖中未標號)，而所述雙鑲嵌開口可以先形成溝槽再形成通孔(TrenchFirst)，也可以先形成通孔再形成溝槽(ViaFirst)，所述通孔用于填充金屬插塞層，所述溝槽用于填充金屬互連層。例如表l中所示，為ViaFirst工藝，先在所述介質(zhì)層104中曝光形成用于形成第n層金屬插塞層的通孔圖案，接著刻蝕出通孔，然后曝光形成用于形成第n層金屬互連層的溝槽圖案，繼而刻蝕出溝槽。如圖5所示，步驟S3:在所述芯片區(qū)Y內(nèi)的介質(zhì)層104中鑲嵌最后一層金屬互連層106和最后一層金屬插塞層103。該步驟中最后一層金屬互連層106和最后一層金屬插塞層103的形成工藝和材料與之前的金屬互連層和金屬插塞層相同，區(qū)別在于，在光刻膠層中形成金屬互連層或金屬插塞層的圖案時，僅對芯片區(qū)Y進行曝光，于是，顯影后刻標區(qū)X內(nèi)具有光刻膠層，保護其下面的介質(zhì)層104在刻蝕雙鑲嵌開口過程中不被刻蝕，從而在刻標區(qū)X內(nèi)的介質(zhì)層104中就不會形成最后一層金屬互連層106和最后一層金屬插塞層103。所述步驟S3具體包括在所述介質(zhì)層104上涂布光刻膠層；僅對芯片區(qū)Y內(nèi)的光刻膠層進行曝光，以形成雙鑲嵌開口的圖案，而所述刻標區(qū)X內(nèi)的光刻膠層沒有曝光；以圖案化的光刻膠層為掩模板，在所述芯片區(qū)Y內(nèi)的介質(zhì)層104中刻蝕形成雙鑲嵌開口；在所述雙鑲嵌開口中填充金屬形成所述最后一層金屬互連層106和最后一層金屬互連層下面的金屬插塞層103。如圖6所示，步驟S4:在所述芯片區(qū)Y內(nèi)的最后一層金屬互連層106上形成第一鈍化層108，所述第一鈍化層108中對應(yīng)最后一層金屬互連層106的位置具有焊墊開口109。該步驟S4的目的實際上為形成在刻標區(qū)X內(nèi)沒有焊墊開口109的第一鈍化層108，所述步驟S4具體包括沉積用于制作第一鈍化層108的第一鈍化介質(zhì)層108'，所述第一鈍化介質(zhì)層108'將所述介質(zhì)層104和最后一層金屬介質(zhì)層106均覆蓋；在所述第一鈍化介質(zhì)層108'上涂布光刻膠層(圖中未示出)；去除所述刻標區(qū)X內(nèi)的覆蓋于第一鈍化介質(zhì)層108'上的光刻膠層，所述去除通過WEE工藝實現(xiàn)，即如表1所示，在對晶片邊緣lmm寬度內(nèi)進行曝光的同時也對刻標區(qū)X進行11曝光，然后通過顯影洗去刻標區(qū)X內(nèi)的光刻膠層；對芯片區(qū)Y內(nèi)的光刻膠層進行曝光，以在光刻膠層中形成焊墊開口109的圖案，而對刻標區(qū)X由于已經(jīng)沒有光刻膠層，因此可以曝光也可以不曝光；以圖案化的光刻膠層(圖中未示出)為掩膜層，通過刻蝕工藝去除刻標區(qū)X內(nèi)的第一鈍化介質(zhì)層108'并在所述芯片區(qū)Y內(nèi)的第一鈍化介質(zhì)層108'中形成焊墊開口，從而形成所述第一鈍化層108。以上所述步驟S4中，對應(yīng)所述刻標區(qū)X內(nèi)開口107的圖案，先在WEE工藝中曝光形成，而芯片區(qū)Y內(nèi)焊墊開口109的圖案，接著在對整個芯片區(qū)的曝光工藝中形成。實際上，所述開口107的圖案而所述焊墊開口109的圖案也可以通過對整個半導(dǎo)體晶片表面曝光一次形成。如圖7所示，步驟S5:形成覆蓋于所述刻標區(qū)X內(nèi)的介質(zhì)層104上和所述芯片區(qū)Y內(nèi)的第一鈍化層108上的金屬層105，并由所述芯片區(qū)Y內(nèi)的金屬層105形成連接最后一層金屬互連層106的焊墊層110。該步驟S5的目的實際上為在芯片區(qū)Y形成焊墊層110的同時利用焊墊金屬層105將刻標區(qū)X覆蓋，所述步驟S5包括沉積用于制作焊墊層110的金屬層105;在所述金屬層105上涂布光刻膠層(圖中未示出)；僅對芯片區(qū)Y內(nèi)的光刻膠層進行曝光，以形成焊墊層110的圖案，而所述刻標區(qū)X內(nèi)的光刻膠層不曝光；顯影后以圖案化的光刻膠層(圖中未示出)為掩膜層，由所述芯片區(qū)Y內(nèi)的金屬層105刻蝕出焊墊層IIO，而刻標區(qū)X內(nèi)的金屬層105由于受到光刻膠層的保護因此沒有被刻蝕。如圖8所示，步驟S6:形成覆蓋于所述刻標區(qū)X內(nèi)的金屬層105和所述芯片區(qū)Y內(nèi)的焊墊層110上的第二鈍化層lll，所述第二鈍化層111中對應(yīng)焊墊層110的位置處具有頂層開口112。該步驟S6的目的實際上為在芯片區(qū)Y形成第二鈍化層111的同時，利用沒有頂層開口112的第二鈍化層111將刻標區(qū)X覆蓋，所述步驟S6具體包括沉積用于制作第二鈍化層111的第二鈍化介質(zhì)層111';在所述第二鈍化介質(zhì)層111'上涂布光刻膠層；僅對芯片區(qū)Y內(nèi)的光刻膠層進行曝光，以形成所述頂層開口112的圖案，而刻標區(qū)X內(nèi)的光刻膠層沒有被曝光；顯影后，以圖案化的光刻膠層為掩膜板，通過刻蝕工藝在所述第二鈍化介質(zhì)層111'中形成所述頂層開口112，從而形成第二鈍化介質(zhì)層lll，而刻標區(qū)X內(nèi)由于有光刻膠層保護，因此沒有頂層開口112形成。步驟S7:參見圖3，在所述刻標區(qū)X內(nèi)形成半導(dǎo)體晶片100的標記IOI，所述標記101嵌入所述第二鈍化層111和所述金屬層105中。其中，刻蝕標記101可以利用氦氖激光，激光穿過硬度較低的第二鈍化層111刻進金屬層105中。以上所述的半導(dǎo)體裝置及其制造方法中，在刻標區(qū)X內(nèi)第二鈍化層111中沒有任何電路圖案，而且第二鈍化層111下面的金屬層105中也沒有任何電路圖案，而標記101穿透第二鈍化層111直接刻在金屬層105中，由于金屬層105是不透明的，它可以遮擋金屬層105下面的電路圖案，這樣不會因為金屬層105下面電路圖案而影響標記的清晰度，并且，刻標區(qū)X內(nèi)介質(zhì)層104以下的電路結(jié)構(gòu)與芯片區(qū)Y的電路結(jié)構(gòu)及其形成方法都是完全相同的，從而能夠在刻標區(qū)X中形成有效電路并獲得清晰的半導(dǎo)體晶片標記101。另外，所述刻標區(qū)X內(nèi)的介質(zhì)層104中沒有鑲嵌最后一層金屬互連層106，以防止最后一層金屬互連層106的圖案影響半導(dǎo)體晶片標記101的清晰度，進而保證標記101能夠被讀取設(shè)備識別。其次，相對于刻標區(qū)X內(nèi)沒有有效電路的半導(dǎo)體制作技術(shù)，所述的半導(dǎo)體裝置及其制造方法還能夠解決刻標區(qū)內(nèi)金屬互連層的殘余金屬的問題，這是因為，如果該刻標區(qū)X內(nèi)整個半導(dǎo)體制作過程中都不進行曝光，則就沒有任何電路圖案，但是，薄膜還是照樣會沉積在刻標區(qū)內(nèi)，這樣，形成最后一層金屬互連層后會在刻標區(qū)內(nèi)殘余金屬，引起半導(dǎo)體裝置可靠性的問題。此外，相對于刻標區(qū)X內(nèi)沒有有效電路的半導(dǎo)體制作技術(shù)，所述的半導(dǎo)體裝置及其制造方法還能夠解決形成金屬接觸層過程中快速熱退火(r即idthermala皿eal，RTA)的均勻性的問題，這是因為，如果該刻標區(qū)X內(nèi)整個半導(dǎo)體制作過程中都不進行曝光，在刻標區(qū)和芯片區(qū)形成的金屬接觸層(salicidescontact)會形成不平整的臺階，在RTA過程中將導(dǎo)致整個金屬接觸層的相變不均勻，進而使得金屬接觸層的電阻率分布不均勻，影響半導(dǎo)體器件的性能。以上所述，僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明作任何形式上的限制。雖然本發(fā)明已以較佳實施例披露如上，然而并非用以限定本發(fā)明。任何熟悉本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍情況下，都可利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案作出許多可能的變動和修飾，或修改為等同變化的等效實施例。因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所做的任何簡單修改、等同變化及修飾，均仍屬于本發(fā)明技術(shù)方案保護的范圍內(nèi)。權(quán)利要求一種半導(dǎo)體裝置的制造方法，其特征在于，包括步驟S1提供半導(dǎo)體晶片，所述半導(dǎo)體晶片具有半導(dǎo)體器件層和半導(dǎo)體器件層上的至少兩層金屬互連層，所述半導(dǎo)體晶片分為刻標區(qū)和刻標區(qū)之外的芯片區(qū)；步驟S2在所述至少兩層金屬互連層上形成介質(zhì)層；步驟S3在所述芯片區(qū)內(nèi)的介質(zhì)層中鑲嵌最后一層金屬互連層；步驟S4在所述芯片區(qū)內(nèi)的最后一層金屬互連層上形成第一鈍化層，所述第一鈍化層中對應(yīng)最后一層金屬互連層的位置具有焊墊開口；步驟S5形成覆蓋于所述刻標區(qū)內(nèi)的介質(zhì)層上和所述芯片區(qū)內(nèi)的第一鈍化層上的金屬層，并由所述芯片區(qū)內(nèi)的金屬層形成連接最后一層金屬互連層的焊墊層；步驟S6形成覆蓋于所述刻標區(qū)內(nèi)的金屬層和所述芯片區(qū)內(nèi)的焊墊層上的第二鈍化層，所述第二鈍化層中對應(yīng)焊墊層的位置處具有頂層開口；步驟S7在所述刻標區(qū)內(nèi)形成半導(dǎo)體晶片的標記，所述標記嵌入所述第二鈍化層和所述金屬層中。2.根據(jù)權(quán)利要求1所述半導(dǎo)體裝置的制造方法，其特征在于，所述步驟S3包括在所述介質(zhì)層上涂布光刻膠層；僅對芯片區(qū)內(nèi)的光刻膠層進行曝光，以形成雙鑲嵌開口的圖案；在所述芯片區(qū)內(nèi)的介質(zhì)層中形成雙鑲嵌開口；在所述雙鑲嵌開口中填充金屬形成所述最后一層金屬互連層和最后一層金屬互連層下面的金屬插塞層。3.根據(jù)權(quán)利要求1所述半導(dǎo)體裝置的制造方法，其特征在于，所述步驟S4包括沉積用于制作第一鈍化層的第一鈍化介質(zhì)層，所述第一鈍化介質(zhì)層將所述介質(zhì)層和最后一層金屬介質(zhì)層均覆蓋；在所述第一鈍化介質(zhì)層上涂布光刻膠層；去除所述刻標區(qū)內(nèi)的覆蓋于第一鈍化介質(zhì)層上的光刻膠層；對芯片區(qū)內(nèi)的光刻膠層進行曝光，以在光刻膠層中形成焊墊開口的圖案；通過刻蝕工藝去除刻標區(qū)內(nèi)的第一鈍化介質(zhì)層并在所述芯片區(qū)內(nèi)的第一鈍化介質(zhì)層中形成焊墊開口，從而形成所述第一鈍化層。4.根據(jù)權(quán)利要求1所述半導(dǎo)體裝置的制造方法，其特征在于，所述步驟S5包括沉積用于制作焊墊層的金屬層；在所述金屬層上涂布光刻膠層；僅對芯片區(qū)內(nèi)的光刻膠層進行曝光，以形成焊墊層的圖案；由所述芯片區(qū)內(nèi)的金屬層刻蝕出焊墊層。5.根據(jù)權(quán)利要求1所述半導(dǎo)體裝置的制造方法，其特征在于，所述步驟S6包括沉積用于制作第二鈍化層的第二鈍化介質(zhì)層；在所述第二鈍化介質(zhì)層上涂布光刻膠層；僅對芯片區(qū)內(nèi)的光刻膠層進行曝光，以形成所述頂層開口的圖案；在所述第二鈍化層中形成所述頂層開口。6.根據(jù)權(quán)利要求3所述半導(dǎo)體裝置的制造方法，其特征在于，所述去除刻標區(qū)內(nèi)的覆蓋于第一鈍化介質(zhì)層上的光刻膠層，通過在WEE工藝中曝光而實現(xiàn)。7.根據(jù)權(quán)利要求1所述半導(dǎo)體裝置的制造方法，其特征在于，所述步驟S4包括沉積用于制作第一鈍化層的第一鈍化介質(zhì)層，所述第一鈍化介質(zhì)層將所述介質(zhì)層和最后一層金屬介質(zhì)層均覆蓋；在所述第一鈍化介質(zhì)層上涂布光刻膠層；對覆蓋于第一鈍化介質(zhì)層上的光刻膠層曝光，一次形成對應(yīng)所述刻標區(qū)的開口的圖案和所述芯片區(qū)內(nèi)焊墊開口的圖案；顯影后通過刻蝕工藝在第一鈍化介質(zhì)層中形成對應(yīng)刻標區(qū)的開口并在所述芯片區(qū)內(nèi)的第一鈍化介質(zhì)層中形成焊墊開口，從而形成所述第一鈍化層。8.—種半導(dǎo)體裝置，其特征在于，包括半導(dǎo)體晶片，所述半導(dǎo)體晶片具有半導(dǎo)體器件層和半導(dǎo)體器件層上的至少兩層金屬互連層，所述半導(dǎo)體晶片分為刻標區(qū)和刻標區(qū)之外的芯片區(qū)；所述至少兩層金屬互連層上的介質(zhì)層；鑲嵌于所述芯片區(qū)內(nèi)的介質(zhì)層中的最后一層金屬互連層，而所述刻標區(qū)的介質(zhì)層中沒有最后一層金屬互連層；所述刻標區(qū)內(nèi)的介質(zhì)層上的用于制作焊墊的金屬層；所述金屬層上的第二鈍化層；所述刻標區(qū)內(nèi)的半導(dǎo)體晶片的標記，所述標記形成于所述第二鈍化層和所述金屬層中。全文摘要本發(fā)明提供一種半導(dǎo)體裝置及其制造方法，所述方法包括提供半導(dǎo)體晶片；在芯片區(qū)內(nèi)的介質(zhì)層中鑲嵌最后一層金屬互連層；在芯片區(qū)內(nèi)的最后一層金屬互連層上形成第一鈍化層，所述第一鈍化層中對應(yīng)最后一層金屬互連層的位置具有焊墊開口；形成覆蓋于刻標區(qū)內(nèi)的介質(zhì)層上和所述芯片區(qū)內(nèi)的第一鈍化層上的金屬層，并由芯片區(qū)內(nèi)的金屬層形成連接最后一層金屬互連層的焊墊層；形成覆蓋于刻標區(qū)內(nèi)的金屬層和所述芯片區(qū)內(nèi)的焊墊層上的第二鈍化層，第二鈍化層中對應(yīng)焊墊層的位置處具有頂層開口；在刻標區(qū)內(nèi)形成半導(dǎo)體晶片的標記，標記嵌入所述第二鈍化層和所述金屬層中。上述裝置及其制造方法能夠在刻標區(qū)中形成有效電路并且能夠獲得清晰的半導(dǎo)體晶片標記。文檔編號H01L23/528GK101789391SQ200910045898公開日2010年7月28日申請日期2009年1月23日優(yōu)先權(quán)日2009年1月23日發(fā)明者武詠琴申請人:中芯國際集成電路制造(上海)有限公司