專利名稱：半導(dǎo)體裝置的數(shù)據(jù)元件及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種半導(dǎo)體裝置的數(shù)據(jù)元件及其制造方法，且特別是 有關(guān)于一種可編程只讀存儲(chǔ)器裝置及其制造與操作方法。
背景技術(shù)：
半導(dǎo)體非易失性存儲(chǔ)器可分為兩類。第一類的半導(dǎo)體非易失性存儲(chǔ)器 的數(shù)據(jù)是于制造過程中永久地被寫入，且之后其內(nèi)容無法再被改變，稱為
掩模式只讀存儲(chǔ)器(mask ROMS)或工廠可編程只讀存儲(chǔ)器(factory programmed ROMs)。第二類的半導(dǎo)體非易失性存儲(chǔ)器的數(shù)據(jù)可于完成的 存儲(chǔ)器裝置離開工廠后被寫入。當(dāng)此類半導(dǎo)體存儲(chǔ)器芯片最后被應(yīng)用時(shí)， 也就是在現(xiàn)場(chǎng)時(shí)，其內(nèi)容可由使用者寫入，因而被稱為現(xiàn)場(chǎng)可編程存儲(chǔ)器 (field programmable memories )。
現(xiàn)場(chǎng)可編程存儲(chǔ)器進(jìn)一步被分為一次性寫入存儲(chǔ)器及寫入/擦除/覆寫 存儲(chǔ)器。 一次性寫入存儲(chǔ)器又稱為可編程只讀存儲(chǔ)器(programmable read-only memories)或一次性可編程只讀存儲(chǔ)器(one time programmable read only memories, OTPROM)。提供寫入/擦除/覆寫能力的存儲(chǔ)器又稱為 紫外線可擦除可編程只讀存儲(chǔ)器(ultraviolet erasable programmable read only memories, UVEPROM)、電子式可擦除可編程只讀存儲(chǔ)器(electrically erasable programmable read only memories, EEPROM)或快閃電子式可擦除 可編程只讀存儲(chǔ)器(fast and flexible EEPROMs, Flash EEPROM)。相對(duì)地， 掩模式只讀存儲(chǔ)器的內(nèi)容是于制造過程中永久性地被儲(chǔ)存，因此掩模式只 讀存儲(chǔ)器的內(nèi)容無法被擦除，且實(shí)際上于工廠內(nèi)一次性地被寫入。
由于現(xiàn)場(chǎng)可編程存儲(chǔ)器允許系統(tǒng)產(chǎn)品制造者為多個(gè)應(yīng)用建立一單一 普遍性的元件類型，且于產(chǎn)品流的后段才將此元件類型以多個(gè)不同的方式 個(gè)人化(編程存儲(chǔ)器內(nèi)容)。因此，現(xiàn)場(chǎng)可編程存儲(chǔ)器較掩模式只讀存儲(chǔ) 器更具有靈活性。此種靈活性使得系統(tǒng)制造者能夠更輕易地適應(yīng)不同系統(tǒng)產(chǎn)品的需求變動(dòng)，且于更新或修正系統(tǒng)產(chǎn)品時(shí)，可免除丟棄現(xiàn)有預(yù)先編程 的掩模式只讀存儲(chǔ)器的存貨。然而，與掩模式只讀存儲(chǔ)器相較，現(xiàn)場(chǎng)可編 程存儲(chǔ)器的密度較低(每一芯片內(nèi)的位數(shù)較少)，且其成本較高(每一位 的成本較高)。
眾所周知的一次性可編程只讀存儲(chǔ)器(OTP ROM)是由Matrix Semiconductor Inc.所制造。組成一次性可編程只讀存儲(chǔ)器的疊層結(jié)構(gòu)(layer stack)中的一層是由二氧化硅所形成。硅涂料是于熱氧化工藝中被氧化為 二氧化硅。然而，大部分的熱氧化是于爐中進(jìn)行，其溫度介于攝氏800度 及1200度之間。在此高溫下，存儲(chǔ)器裝置會(huì)被劣化或損害。除此之外， 完成的一次性可編程只讀存儲(chǔ)器的編程必須通過在相對(duì)較長的時(shí)間下應(yīng) 用高電壓脈沖方能進(jìn)行，例如是在使用至少10伏特的電壓達(dá)2微秒 (microsecond)。熔斷熔絲是不可逆的工藝，于熔斷熔絲之后(使用可編 程只讀存儲(chǔ)器風(fēng)扇(PROMblower))，存儲(chǔ)器僅可被編程一次。
因此需要易于制造且能夠可靠地被編程的可編程只讀存儲(chǔ)器。

發(fā)明內(nèi)容
有鑒于此，本發(fā)明是有關(guān)于一種半導(dǎo)體裝置的數(shù)據(jù)元件及其制造方 法。數(shù)據(jù)儲(chǔ)存層是由等離子體氧化工藝所形成，且可在低電壓下以高速被 編程。
根據(jù)本發(fā)明提出一種半導(dǎo)體裝置的制造方法。首先，提供第一導(dǎo)體及 第二導(dǎo)體。接著，提供一導(dǎo)電層。然后，通過一等離子體氧化工藝將部分 的導(dǎo)電層形成一數(shù)據(jù)儲(chǔ)存層。數(shù)據(jù)儲(chǔ)存層是位于第一導(dǎo)體及第二導(dǎo)體之 間。
根據(jù)本發(fā)明提出一種數(shù)據(jù)元件的制造方法。首先，提供一導(dǎo)電層。接 著，通過等離子體氧化工藝將部分的導(dǎo)電層氧化為數(shù)據(jù)儲(chǔ)存層。
根據(jù)本發(fā)明提出一種半導(dǎo)體裝置，包括第一導(dǎo)體、第二導(dǎo)體及數(shù)據(jù)儲(chǔ) 存層。數(shù)據(jù)儲(chǔ)存層是通過等離子體氧化工藝而形成，且位于第一導(dǎo)體及第 二導(dǎo)體之間。
為讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉一較佳實(shí)施例，并配 合所附圖式，作詳細(xì)說明如下。


圖1A 1F繪示依照本發(fā)明的第一實(shí)施例的半導(dǎo)體裝置的制造方法的 剖面示意圖2A 2C繪示依照本發(fā)明的第二實(shí)施例的半導(dǎo)體裝置的制造方法的 剖面示意圖3繪示第一實(shí)施例的半導(dǎo)體裝置的烘烤時(shí)間與電阻的關(guān)系； 圖4繪示熱處理后的第一實(shí)施例的半導(dǎo)體裝置的驅(qū)動(dòng)電壓及電流的關(guān) 系；及
圖5A 5E繪示依照本發(fā)明的第三實(shí)施例的半導(dǎo)體裝置的制造方法的 剖面示意圖。
主要元件符號(hào)說明
100、200:半導(dǎo)體裝置
跳共同電極
110:襯底
112:柵極
114:源極區(qū)
116:漏極區(qū)
120:第一導(dǎo)體
122:柵極介電層
130:第一導(dǎo)電層
140:圖案化介電層
142:貫穿孔
150、265:數(shù)據(jù)儲(chǔ)存層
跳第二導(dǎo)電層
170:第二導(dǎo)體
310:二極管
312:n型介電層
314:p型介電層368:勢(shì)壘層
具體實(shí)施例方式
本發(fā)明是關(guān)于一種形成半導(dǎo)體裝置及數(shù)據(jù)元件的方法，以及一種半導(dǎo) 體裝置的結(jié)構(gòu)。數(shù)據(jù)儲(chǔ)存層是通過等離子體氧化工藝而形成。數(shù)據(jù)儲(chǔ)存層 的數(shù)據(jù)指的是所有形式的數(shù)字?jǐn)?shù)據(jù)，包括一般數(shù)據(jù)及每一種與指令、編碼、 地址等相關(guān)的數(shù)據(jù)。所產(chǎn)生的數(shù)據(jù)儲(chǔ)存層是可重復(fù)編程的。由上述方法所 制造的半導(dǎo)體裝置可于低電壓下以高速被操作。此外，由上述方法制造的 半導(dǎo)體裝置可于熱處理后被重新編程。以下段落將討論這些主題。
本發(fā)明的半導(dǎo)體裝置的制造方法包括下列步驟。首先，提供第一導(dǎo)體 及第二導(dǎo)體。接著，提供導(dǎo)電層。然后，通過等離子體氧化工藝，將部分 導(dǎo)電層形成為數(shù)據(jù)儲(chǔ)存層，且數(shù)據(jù)儲(chǔ)存層是位于第一導(dǎo)體及第二導(dǎo)體之 間。此外，數(shù)據(jù)儲(chǔ)存層是由氧化鋁、氧化銅、氧化鈦、氧化鉿、氧化鎢、 氧化鎳、氧化鎂或其組合所形成。
根據(jù)本發(fā)明的較佳實(shí)施例的半導(dǎo)體裝置的制造方法的范例是說明如 下。為了清楚說明本發(fā)明，之后將揭露步驟、材料及工藝條件等細(xì)節(jié)?？?輕易了解的是本范例并非用以限制本發(fā)明的范圍，且在不脫離本發(fā)明的精 神及范圍之內(nèi)，其細(xì)節(jié)可被修改、省略或增加。
圖1A至圖1F繪示依照本發(fā)明的第一實(shí)施例的半導(dǎo)體裝置的制造方法 的剖面示意圖。本發(fā)明的半導(dǎo)體裝置較佳地為一可編程只讀存儲(chǔ)器 (programmable read-only memory, PROM)。半導(dǎo)體裝置包括多個(gè)存儲(chǔ)器單 元(memory cells),且該多個(gè)存儲(chǔ)器單元是以數(shù)組方式排列。每一個(gè)存儲(chǔ) 器單元是通過導(dǎo)體(也即字線(word line),第一導(dǎo)體)連接至一列存儲(chǔ)器 單元，且通過另一導(dǎo)體(也即位線(bit line),第二導(dǎo)體)連接至一行存儲(chǔ) 器單元。為了簡(jiǎn)單清楚地說明，以下是以一個(gè)存儲(chǔ)器單元為例說明整個(gè)存 儲(chǔ)器裝置，圖式中也僅繪示一個(gè)存儲(chǔ)器單元。首先，提供襯底110，第一 導(dǎo)體120是形成于襯底110上，如圖1A所示。在第一實(shí)施例中，半導(dǎo)體 裝置包括晶體管作為一開關(guān)。晶體管較佳地包括柵極U2、柵極介電層122、 源極區(qū)114及漏極區(qū)116。第一導(dǎo)體120是形成于源極區(qū)114上且與晶體 管之源極區(qū)114電性耦接。共同電極108是形成于漏極區(qū)116上且與源極區(qū)116電性耦接。
接著，第一導(dǎo)電層130是形成于第一導(dǎo)體120上，如圖1B所示。第 -一導(dǎo)電層130較佳地是由鋁、銅、鎢、鎳、鈦、鉿、鎂或其組合形成。舉 例來說，第一導(dǎo)體的導(dǎo)電層是由鋁及銅所形成。之后，如圖1C所示，圖 案化介電層140是形成于第一導(dǎo)電層130上。圖案化介電層140具有一貫 穿孔142，且貫穿孔142是暴露部分的導(dǎo)電層。然后，進(jìn)行等離子體氧化 工藝，使得部分的導(dǎo)電層形成數(shù)據(jù)儲(chǔ)存層150，如圖1D所示。舉例來說， 等離子體氧化工藝是于等離子體刻蝕裝置中進(jìn)行，且其操作條件如下氧 氣/氮?dú)饬魉俣燃s為4000/200 sccm (氧氣的速度可為1000 4000 sccm，氮 氣的速度可為50 200 sccm);操作溫度低于攝氏150度，且氧化時(shí)間持 續(xù)10 500秒。操作溫度較佳地低于攝氏150度，使得存儲(chǔ)器裝置不會(huì)在 氧化工藝中受損。等離子體氧化工藝之后，數(shù)據(jù)儲(chǔ)存層150是較佳地由氧 化鋁、氧化銅、氧化鎢、氧化鎳、氧化鈦、氧化鉿、氧化鎂或其組合而形 成。在此實(shí)施例中，由于導(dǎo)電層是由鋁及銅所形成，因此，數(shù)據(jù)儲(chǔ)存層150 系包括氧化鋁及氧化銅。請(qǐng)參照?qǐng)D1D，由于第一導(dǎo)體120的耦接，數(shù)據(jù) 儲(chǔ)存層150是電性耦接至源極114。由上述方法所制造的數(shù)據(jù)儲(chǔ)存層150 的特性將于之后段落描述。
接著，以第二導(dǎo)電層160填充貫穿孔142，如圖1E所示。第二導(dǎo)電 層160較佳地是由鋁、銅、鎢、鎳、鈦、鉿、鎂或其組合形成。第二導(dǎo)電 層160是位于數(shù)據(jù)儲(chǔ)存層150上，以電性耦接數(shù)據(jù)儲(chǔ)存層150及第二導(dǎo)體 (圖1F的170)。之后，第二導(dǎo)體170較佳地形成于介電層140及第二導(dǎo) 電層160上，如圖1F所示，依此完成半導(dǎo)體裝置100。由數(shù)據(jù)儲(chǔ)存層150 構(gòu)成的數(shù)據(jù)元件也依此完成，且數(shù)據(jù)元件較佳地更包括晶體管。由于數(shù)據(jù) 元件為半導(dǎo)體裝置的一部分，因此，數(shù)據(jù)元件的制造方法也已揭露如上。
另一方面，數(shù)據(jù)儲(chǔ)存層也可電性耦接至二極管而非晶體管。圖2A至 圖2C繪示依照本發(fā)明的第二實(shí)施例的半導(dǎo)體裝置的制造方法的剖面示意 圖。第二實(shí)施例與第一實(shí)施例的不同處在于數(shù)據(jù)儲(chǔ)存層的位置及形成順 序。其余元件為類似，因此在圖中省略或以相同標(biāo)號(hào)標(biāo)示。請(qǐng)參照?qǐng)D2A， 圖案化介電層140是形成于第一導(dǎo)體120上方，且導(dǎo)電層160填充于圖案 化介電層140的貫穿孔內(nèi)。導(dǎo)電層160較佳地是由鋁、銅、鎢、鎳、鈦、鉿、鎂或其組合形成。接著，如圖2B所示，導(dǎo)電層160于等離子體氧化
工藝中被氧化，且形成數(shù)據(jù)儲(chǔ)存層265。數(shù)據(jù)儲(chǔ)存層是由氧化鋁、氧化銅、 氧化鉤、氧化鎳、氧化鈦、氧化鉿、氧化鎂或其組合而形成。之后，第二 導(dǎo)體170是形成于介電層140及數(shù)據(jù)儲(chǔ)存層265上，如圖2C所示。因此， 數(shù)據(jù)儲(chǔ)存層265是介于第二導(dǎo)體170及導(dǎo)電層160之間。相較于第一實(shí)施 例的半導(dǎo)體裝置100，第二實(shí)施例的半導(dǎo)體裝置200的數(shù)據(jù)儲(chǔ)存層265是 由類似的材料組成，并以類似的方法制成，因此第二實(shí)施例的半導(dǎo)體裝置 200的數(shù)據(jù)儲(chǔ)存層265與第一實(shí)施例的半導(dǎo)體裝置的數(shù)據(jù)儲(chǔ)存層150具有 相似的特性。
請(qǐng)同時(shí)參照?qǐng)D1F及圖2C，由上述方法形成的半導(dǎo)體裝置100/200的 結(jié)構(gòu)至少包括于等離子體氧化工藝中形成的數(shù)據(jù)儲(chǔ)存層150/265。上述實(shí) 施例中，半導(dǎo)體裝置100/200更包括第一導(dǎo)體120、介電層140、導(dǎo)電層 160及第二導(dǎo)體170。圖案化介電層140具有貫穿孔142，且配置于第一導(dǎo) 體120上。導(dǎo)電層160填充于貫穿孔142內(nèi)。第二導(dǎo)體170是形成于導(dǎo)電 層160及圖案化介電層140上方。值得注意的是，數(shù)據(jù)儲(chǔ)存層150/265是 位于導(dǎo)電層160及第二導(dǎo)體170之間，或位于導(dǎo)電層160及第一導(dǎo)體120 之間。在第一實(shí)施例中，數(shù)據(jù)儲(chǔ)存層150是位于第一導(dǎo)體120的導(dǎo)電層160 之間，如圖1F所示。在第二實(shí)施例中，數(shù)據(jù)儲(chǔ)存層265是位于第二導(dǎo)體 170及導(dǎo)電層160之間，如圖2C所示。第一實(shí)施例及第二實(shí)施例的數(shù)據(jù) 儲(chǔ)存層是由類似的方式所制成，且在編程上具有類似的效果。
本發(fā)明的技術(shù)領(lǐng)域中具有通常知識(shí)者當(dāng)可了解，兩導(dǎo)體與數(shù)據(jù)儲(chǔ)存層 間可用不同的方式連接，且不限于上述揭露的內(nèi)容。相關(guān)的半導(dǎo)體裝置， 包括其它實(shí)施例及制造方式，是于Lung等人所提出的美國專利字號(hào) 2006/0284158中所揭露。此專利的名稱為「自對(duì)準(zhǔn)嵌入相位改變隨機(jī)存取 存儲(chǔ)器及制造方法」(Self-aligned, Embedded Phase Change RAM And Manufacturing Method),且是于2006年6月16日提出。
以下提出幾組實(shí)驗(yàn)結(jié)果，以說明利用上述方法制造的半導(dǎo)體裝置的特 性。以第一實(shí)施例的半導(dǎo)體裝置100為例進(jìn)行測(cè)試，包括密度測(cè)試、編程 測(cè)試及重新編程測(cè)試。實(shí)驗(yàn)結(jié)果顯示，通過等離子體氧化工藝所形成的數(shù) 據(jù)儲(chǔ)存層具有低密度的特性。第一實(shí)施例的半導(dǎo)體裝置ioo可通過低電壓于高速下被編程。數(shù)據(jù)儲(chǔ)
存層是通過在第一導(dǎo)體及第二導(dǎo)體間施加低電壓而被編程。數(shù)據(jù)儲(chǔ)存層越 薄時(shí)，越容易被編程。也即，使用的電力較少或/且較省時(shí)。數(shù)據(jù)儲(chǔ)存層的 厚度是由等離子體氧化工藝的時(shí)間所決定。舉例來說，第一實(shí)施例的存儲(chǔ)
器單元，其數(shù)據(jù)儲(chǔ)存層是由50秒的等離子體氧化工藝所形成，可于6伏 特的電壓下在30微秒內(nèi)被編程。相對(duì)地，現(xiàn)有的只讀存儲(chǔ)器單元，其數(shù) 據(jù)儲(chǔ)存層是由氧化硅所組成，且通過熱氧化所形成，必須于IO伏特的電 壓下花費(fèi)2000微秒才可被編程。由此可知，用以編程本實(shí)施例的半導(dǎo)體 裝置的電壓大幅減少百分之六十，使用較少的能量。除此之外，編程本發(fā) 明的半導(dǎo)體裝置的脈沖寬度減少至1.5%，使得本實(shí)施例的半導(dǎo)體裝置可較 快地被編程。
此外，由上述方法制造的半導(dǎo)體裝置IOO可于熱處理之后被重新編程。 請(qǐng)參照?qǐng)D3，其繪示第一實(shí)施例的半導(dǎo)體裝置的烘烤時(shí)間與電阻的關(guān)系。 當(dāng)具有低電阻(也即，使用狀態(tài))的半導(dǎo)體100于攝氏250度下烘烤500 小時(shí)時(shí)，半導(dǎo)體100轉(zhuǎn)變?yōu)楦唠娮?也即，關(guān)閉狀態(tài))的半導(dǎo)體。也就是 說，半導(dǎo)體裝置透過回火工藝(annealingprocess)可以由高電阻轉(zhuǎn)換至低 電阻。需注意的是，數(shù)據(jù)儲(chǔ)存層在回火工藝中不至受損，且可再被編程。 也即，高電阻的半導(dǎo)體裝置可以再度轉(zhuǎn)換為低電阻的半導(dǎo)體裝置。請(qǐng)參照 圖4，其繪示熱處理后的第一實(shí)施例的半導(dǎo)體裝置的驅(qū)動(dòng)電壓及電流的關(guān) 系。半導(dǎo)體裝置內(nèi)所檢測(cè)到反應(yīng)驅(qū)動(dòng)電壓的電流代表數(shù)據(jù)儲(chǔ)存層的電阻。 如圖4所示，當(dāng)施加少于4伏特的電壓時(shí)，電流是大幅地由10'12增加至 10—3安培。也就是說，高電阻的半導(dǎo)體被轉(zhuǎn)換為低電阻的半導(dǎo)體，顯示半 導(dǎo)體裝置可于熱處理后被重新編程，且重新編程半導(dǎo)體裝置的操作條件是 與前次編程條件類似。
由于半導(dǎo)體裝置可通過回火工藝而被重新編程，因而提出一種半導(dǎo)體 裝置的操作方法。半導(dǎo)體裝置包括多個(gè)存儲(chǔ)器單元，且每一個(gè)存儲(chǔ)器單元 包括一數(shù)據(jù)儲(chǔ)存層。半導(dǎo)體裝置的操作方法包括下列步驟。首先，提供包 括數(shù)據(jù)儲(chǔ)存層的半導(dǎo)體裝置，且半導(dǎo)體裝置是處于未編程狀態(tài)，且電性連 接至開關(guān)。接著，施加一偏壓于數(shù)據(jù)儲(chǔ)存層，以允許數(shù)據(jù)儲(chǔ)存層處于編程 狀態(tài)。然后，于編程狀態(tài)下加熱數(shù)據(jù)儲(chǔ)存層，以轉(zhuǎn)換至未編程狀態(tài)。之后，施加偏壓至數(shù)據(jù)儲(chǔ)存層，以允許數(shù)據(jù)儲(chǔ)存層回到編程狀態(tài)。于編程狀態(tài)下
的數(shù)據(jù)儲(chǔ)存層較佳地于攝氏250度下被烘烤至少400小時(shí)，可以由編程狀
態(tài)轉(zhuǎn)換至未編程狀態(tài)。
圖5A至圖5E繪示依照本發(fā)明的第三實(shí)施例的半導(dǎo)體裝置的制造方法 的剖面示意圖。其余類似元件是以相同標(biāo)號(hào)標(biāo)示。首先，提供第一導(dǎo)體120， 且導(dǎo)電層130是形成于第一導(dǎo)體120上，如圖5A所示。接著，如圖5B 所示，圖案化介電層140是形成于導(dǎo)電層130上。圖案化介電層140具有 貫穿孔142，且貫穿孔142是暴露部分導(dǎo)電層。之后，進(jìn)行等離子體氧化 工藝，使得被暴露的部分導(dǎo)電層被轉(zhuǎn)換為圖5C中的數(shù)據(jù)儲(chǔ)存層150。然 后，二極管較佳地形成于數(shù)據(jù)儲(chǔ)存層上方，使得二極管電性耦接至數(shù)據(jù)儲(chǔ) 存層。請(qǐng)參照?qǐng)D5D， 二極管310是p-n結(jié)二極管，包括n型介電層312 及p型介電層314。 n型介電層312例如是形成于數(shù)據(jù)儲(chǔ)存層150上的n 型氧化硅，且p型介電層314例如是形成于n型介電層312上的p型氧化 硅。之后，第二導(dǎo)體170較佳地形成于介電層140及二極管310上方，如 圖5E所示。勢(shì)壘層(barrier layer) 368更佳地形成于第二導(dǎo)體170及二極 管310之間，以防止雜質(zhì)擴(kuò)散至第二導(dǎo)體170內(nèi)。依此可完成本發(fā)明的第 三實(shí)施例的半導(dǎo)體裝置300。
根據(jù)本發(fā)明提出另一種半導(dǎo)體裝置的結(jié)構(gòu)。第三實(shí)施例的半導(dǎo)體裝置 300的結(jié)構(gòu)至少包括由等離子體氧化工藝所形成的數(shù)據(jù)儲(chǔ)存層150及電性 連接至數(shù)據(jù)儲(chǔ)存層的二極管310。第三實(shí)施例中，半導(dǎo)體裝置300更包括 第一導(dǎo)體120、介電層140及第二導(dǎo)體170，具有貫穿孔142之介電層140 是配置于第一導(dǎo)體120上，二極管310位于貫穿孔142內(nèi)。數(shù)據(jù)儲(chǔ)存層150 位于第一導(dǎo)體120及二極管310之間，第二導(dǎo)體170配置于介電層140及 二極管310上方。勢(shì)壘層368更佳地形成于第二導(dǎo)體170及二極管310之 間，以防止雜質(zhì)擴(kuò)散至第二導(dǎo)體170內(nèi)。
由于數(shù)據(jù)儲(chǔ)存層是以類似的方法形成，因此，第三實(shí)施例的半導(dǎo)體裝 置與第一實(shí)施例及第二實(shí)施例的半導(dǎo)體具有類似的優(yōu)點(diǎn)。除此之外，制造 二極管的工藝系比晶體管的工藝容易得多，使得第三實(shí)施例的存儲(chǔ)器單元 的尺寸可被縮小，甚至低于3F2。因此，第三實(shí)施例的半導(dǎo)體裝置具有高 密度及小尺寸的優(yōu)點(diǎn)。
12如上所述，半導(dǎo)體裝置的數(shù)據(jù)元件及其制造方法，其數(shù)據(jù)儲(chǔ)存層是由 等離子體氧化工藝所形成，至少具有下列優(yōu)點(diǎn)。
1. 半導(dǎo)體裝置可用低電壓于高速下被編程。根據(jù)上述的范例，用以編 程本實(shí)施例的半導(dǎo)體裝置的電壓被減少了百分之六十，且用以編程本實(shí)施 例的半導(dǎo)體裝置的脈沖寬度被大幅減少至1.5%。
2. 本實(shí)施例的半導(dǎo)體裝置于熱處理之后可被重新編程。
3. 當(dāng)二極管應(yīng)用于存儲(chǔ)器單元內(nèi)時(shí)，存儲(chǔ)器單元的尺寸可以縮小，甚
至低于3F2，使得半導(dǎo)體裝置具有高密度及小尺寸的特性。
綜上所述，雖然本發(fā)明已以較佳實(shí)施例揭露如上，然其并非用以限定 本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識(shí)者，在不脫離本發(fā)明的精神 和范圍內(nèi)，當(dāng)可作各種的更動(dòng)與潤飾。因此，本發(fā)明的保護(hù)范圍當(dāng)視權(quán)利 要求所界定的范圍為準(zhǔn)。
權(quán)利要求
1、一種半導(dǎo)體裝置的制造方法，其特征在于，包括提供一第一導(dǎo)體及一第二導(dǎo)體；提供一導(dǎo)電層；以及通過一等離子體氧化工藝將部分的該導(dǎo)電層形成為一數(shù)據(jù)儲(chǔ)存層，其中該數(shù)據(jù)儲(chǔ)存層是位于該第一導(dǎo)體及該第二導(dǎo)體之間。
2、 根據(jù)權(quán)利要求1所述的方法，其特征在于，該導(dǎo)電層是由銅、鎢、 鎳、鈦、鉿、鎂或其組合所形成。
3、 根據(jù)權(quán)利要求1所述的方法，其特征在于，更包括 形成一二極管于該數(shù)據(jù)儲(chǔ)存層上方，或提供一晶體管，該晶體管電性耦接至該數(shù)據(jù)儲(chǔ)存層。
4、 根據(jù)權(quán)利要求1所述的方法，其特征在于，該方法更包括 于該導(dǎo)電層上形成一圖案化介電層，以暴露部分的該導(dǎo)電層；以及 氧化被暴露的該導(dǎo)電層，以于該第一導(dǎo)體上形成該數(shù)據(jù)儲(chǔ)存層。
5、 根據(jù)權(quán)利要求1所述的方法，其特征在于，該方法更包括 形成一介電層于該第一導(dǎo)體上； 圖案化該介電層以形成一貫穿孔； 以該導(dǎo)電層填充該貫穿孔；及氧化該導(dǎo)電層以形成該數(shù)據(jù)儲(chǔ)存層，其中該第二導(dǎo)體是位于該介電層 及該數(shù)據(jù)儲(chǔ)存層上方，且該數(shù)據(jù)儲(chǔ)存層是位于該第二導(dǎo)體及該導(dǎo)電層之 間。
6、 根據(jù)權(quán)利要求1所述的方法，其特征在于，該半導(dǎo)體裝置是一可 編程只讀存儲(chǔ)器。
7、 根據(jù)權(quán)利要求6所述的方法，其特征在于，該導(dǎo)電層是由鋁形成， 且該數(shù)據(jù)儲(chǔ)存層是由氧化鋁形成。
8、 一種數(shù)據(jù)元件的制造方法，其特征在于，包括 提供一導(dǎo)電層；以及通過一等離子體氧化工藝氧化部分的該導(dǎo)電層以形成一數(shù)據(jù)儲(chǔ)存層。
9、 根據(jù)權(quán)利要求8所述的方法，其特征在于，該導(dǎo)電層的材料是選自以銅、鎢、鎳、鈦、鉿、鎂或其組合所形成的群組中至少之一。
10、 根據(jù)權(quán)利要求8所述的方法，其特征在于，該方法更包括 形成一二極管于該數(shù)據(jù)儲(chǔ)存層上，或提供電性耦接至該數(shù)據(jù)儲(chǔ)存層的一晶體管。
11、 根據(jù)權(quán)利要求8所述的方法，其特征在于，更包括 形成一圖案化介電層于該導(dǎo)電層上，以暴露部分的該導(dǎo)電層，及 氧化被暴露的該導(dǎo)電層以形成該數(shù)據(jù)儲(chǔ)存層。
12、 根據(jù)權(quán)利要求8所述的方法，其特征在于，該方法更包括 提供一第一導(dǎo)體；形成一介電層于該第一導(dǎo)體上； 圖案化該介電層以形成一貫穿孔； 以該導(dǎo)電層填充該貫穿孔； 氧化該導(dǎo)電層以形成該數(shù)據(jù)儲(chǔ)存層；以及于該介電層及該數(shù)據(jù)儲(chǔ)存層上提供一第二導(dǎo)體，其中該數(shù)據(jù)儲(chǔ)存層是 位于該第二導(dǎo)體及該導(dǎo)電層之間。
13、 根據(jù)權(quán)利要求8所述的方法，其特征在于，該數(shù)據(jù)元件是一可編 程只讀存儲(chǔ)器。
14、 根據(jù)權(quán)利要求13所述的方法，其特征在于，該導(dǎo)電層是由鋁形 成，且該數(shù)據(jù)儲(chǔ)存層是由氧化鋁形成。
15、 一半導(dǎo)體裝置，其特征在于，包括 一第一導(dǎo)體及一第二導(dǎo)體；以及一數(shù)據(jù)儲(chǔ)存層，以一等離子體氧化工藝所形成，其中該數(shù)據(jù)儲(chǔ)存層是 位于該第一導(dǎo)體及該第二導(dǎo)體之間。
16、 根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其特征在于，該數(shù)據(jù)儲(chǔ)存 層是由氧化銅、氧化鎢、氧化鎳、氧化鈦、氧化鉿、氧化鎂或其組合所形 成。
17、 根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其特征在于，該半導(dǎo)體裝 置更包括一圖案化介電層，具有一貫穿孔，并配置于該第一導(dǎo)體上；以及 一導(dǎo)電層，填充于該貫穿孔內(nèi)，該第二導(dǎo)體形成于該導(dǎo)電層及該圖案化介電層上方；其中該數(shù)據(jù)儲(chǔ)存層是位于該導(dǎo)電層及該第二導(dǎo)體之間，或位于該導(dǎo)電 層及該第一導(dǎo)體之間。
18、 根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其特征在于，該半導(dǎo)體裝置更包括一晶體管，配置于第一導(dǎo)體之下。
19、 根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其特征在于，該半導(dǎo)體裝置更包括一介電層，具有一貫穿孔，并位于該第一導(dǎo)體及該第二導(dǎo)體之間；以及一二極管，位于該貫穿孔內(nèi)；其中該數(shù)據(jù)儲(chǔ)存層位于該第一導(dǎo)體及該二極管之間。
20、 根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其特征在于，該半導(dǎo)體裝 置更包括一二極管，電性耦接至該數(shù)據(jù)儲(chǔ)存層。
21、 根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其特征在于，該數(shù)據(jù)儲(chǔ)存 層是可重復(fù)編程的。
22、 根據(jù)權(quán)利要求15所述的半導(dǎo)體裝置，其特征在于，該半導(dǎo)體裝 置是一可編程只讀存儲(chǔ)器。
23、 根據(jù)權(quán)利要求22所述的半導(dǎo)體裝置，其特征在于，該數(shù)據(jù)儲(chǔ)存 層是由氧化鋁所形成。
全文摘要
本發(fā)明公開了一種半導(dǎo)體裝置的數(shù)據(jù)元件及其制造方法。該方法包括下列步驟首先，提供第一導(dǎo)體及第二導(dǎo)體。接著，提供導(dǎo)電層；然后，通過等離子體氧化工藝將部分的導(dǎo)電層形成為數(shù)據(jù)儲(chǔ)存層；數(shù)據(jù)儲(chǔ)存層是位于第一導(dǎo)體及第二導(dǎo)體之間。
文檔編號(hào)H01L21/8247GK101621034SQ20091000969
公開日2010年1月6日 申請(qǐng)日期2009年2月4日 優(yōu)先權(quán)日2008年7月2日
發(fā)明者張國彬, 簡(jiǎn)維志, 謝光宇, 賴二琨 申請(qǐng)人:旺宏電子股份有限公司