專利名稱：無線芯片及其制造方法
技術領域：
0001本發(fā)明涉及一種無線芯片及其制造方法。
背景技術：
0002
近年來，通過無線方式發(fā)射和接受數據的無線芯片己經被積極的發(fā)展起 來。發(fā)射和接受數據的無線芯片稱為IC芯片、RF標簽、無線標簽、電子標簽、 無線處理器、無線存儲器、RFID (射頻識別)、射頻芯片、IC標簽、IC標記、 電子芯片等(例如，參見參考文件l:日本專利公開No. 2004-221570 (圖13))。 現在實際使用的無線芯片中，主要使用的是利用硅襯底的無線芯片
發(fā)明內容
0003
雖然無線芯片已經試圖以低成本取勝，但由于硅襯底的昂貴，要降低無 線芯片的成本是困難的。此外，市場上可購買到的硅襯底是圓形的，直徑至多 大約30cm。因此，大規(guī)模生產是困難的；從而，降低無線芯片的成本是困難的。0004
此外，希望無線芯片活躍地使用在各個領域并且希望無線芯片通過貼附和 安裝在各種物品上得到應用。因此，就要求無線芯片小型化和重量輕。此外， 因為一些貼附無線芯片的物品是柔性的，這就要求無線芯片可以容易地加工成 柔性的形狀。0005
考慮到上述條件，本發(fā)明的一個目的就是降低無線芯片的成本，進一步， 通過實現大量生產無線芯片而降低無線芯片的成本，并且更進一步，提供尺寸 小重量輕的無線芯片。0006
4根據本發(fā)明提供一種無線芯片，其中一薄膜集成電路形成在第一基底材 料和第二基底材料之間。與由硅襯底形成無線芯片相比，根據本發(fā)明的無線芯 片實現了小、薄和輕。此外，由于薄膜集成電路從襯底上剝離，無線芯片可以 容易地加工成柔性的形狀。
0007
根據本發(fā)明的無線芯片中包含的薄膜集成電路至少具有具有單漏極結構
的n-型(n-溝道型)薄膜晶體管、具有單漏極結構的p-型(p-溝道型)薄膜晶體
管以及用作天線的導電層。0008
詳細描述根據本發(fā)明的無線芯片中包含的薄膜集成電路的結構。根據本發(fā)
明的特征之一，薄膜集成電路包含提供在第一絕緣層上的第一薄膜晶體管和 第二薄膜晶體管；覆蓋第一薄膜晶體管和第二薄膜晶體管的第二絕緣層；與第 二絕緣層接觸并且用作源極或漏極布線的第一導電層；覆蓋第一導電層的第三 絕緣層；與第三絕緣層接觸并且用作天線的第二導電層；覆蓋第二導電層的第 四絕緣層，其中包含在第一薄膜晶體管中的第一半導體層具有溝道形成區(qū)和n-型雜質區(qū)，且其中包含在第二薄膜晶體管中的第二半導體層具有溝道形成區(qū)和 p-型雜質區(qū)。0009
此外，根據本發(fā)明的無線芯片中包含的薄膜集成電路至少具有具有LDD (輕摻雜漏極)結構的n-型薄膜晶體管、具有單漏極結構的p-型薄膜晶體管、 以及用作天線的導電層。由于無線芯片的電源由天線提供，很難穩(wěn)定該電源并 且有必要盡可能地控制功耗。如果功耗上升，這導致的不利是，例如，衛(wèi)寫器 的功耗上升，由于必須輸入強電磁波而存在對其它器件或人體的不利影響，或 者使無線芯片和讀/寫器之間的通信距離受到限制。然而，由于根據本發(fā)明的無 線芯片包含具有LDD結構的n-型薄膜晶體管，漏電流降低，這實現了低功耗。 因此，甚至當執(zhí)行復雜的處理(例如密碼處理)時，也實現了電源的穩(wěn)定而且 不會使電源不穩(wěn)定。進一步，沒有必要輸入強電磁波；從而改善了與讀/寫器之 間的通信距離。0010
詳細描述根據本發(fā)明的無線芯片中包含的薄膜集成電路的結構。根據本發(fā)明的另一特征，薄膜集成電路包含提供在第一絕緣層上的第一薄膜晶體管和 第二薄膜晶體管；覆蓋第一薄膜晶體管和第二薄膜晶體管的第二絕緣層；與第
二絕緣層接觸并且用作源極或漏極布線的第一導電層；覆蓋第一導電層的第三 絕緣層；與第三絕緣層接觸并且用作天線的第二導電層；覆蓋第二導電層的第 四絕緣層。第一薄膜晶體管具有與柵電極層的側面接觸并與第一 n-型雜質區(qū)交 疊的側壁絕緣層，并且具有溝道形成區(qū)、第一 n-型雜質區(qū)和第二 n-型雜質區(qū)。 第一 n-型雜質區(qū)中的雜質元素的濃度低于第二 n-型雜質區(qū)中雜質元素的濃度。
第二薄膜晶體管具有溝道形成區(qū)和p-型雜質區(qū)。0011
在具有上述結構的薄膜集成電路中，包含在第一薄膜晶體管和第二薄膜晶 體管中的半導體層的每-一個溝道長度都為1 u m到3 u m。此外，包含在第一薄 膜晶體管和第二薄膜晶體管中的柵電極層都具有氮化鉭層和在氮化鉭層上的鎢fe。
0012
第一導電層具有第一鈦層、在第一鈦層上的鋁i^層和在鋁硅層上的第二鈦 層。此外，第一導電層具有氮化鈦層、在氮化鈦層上的第一鈦層、在第一鈦層 上的鋁層、和在鋁層上的第二鈦層。0013
第二導電層具有鋁層。此外，第二導電層具有鈦層和在鈦層上的鋁層。0014
第一絕緣層具有氧化硅層、在氧化硅層上的氮氧化硅(silicon nitride oxide) 層、和在氮氧化硅層上的氧氮化硅(silicon oxynitride)層。此外，第一絕緣層 具有第一氧氮化硅層、在第一氧氮化硅層上氮氧化硅層、和在氮氧化硅層上的 第二氧氮化硅層。此外，第一絕緣層具有氮氧化硅層和在氮氧化硅層上的氧氮 化硅層。0015
第二絕緣層包含無機層的單層或者堆疊層。此外，第三絕緣層包含有機層 和在有機層上的無機絕緣層。此外，第三絕緣層包含無機層的單層或者堆疊層。 進一步，第四絕緣層具有有機層。更進一步，第一基底材料和第二基底材料的 其中一個或兩個者陸一表面具有粘性層。2009100016
根據制造本發(fā)明的無線芯片的方法，通過下述步驟形成多個無線芯片在 襯底上形成剝離層，在剝離層上形成多個薄膜集成電路，然后去除剝離層，并 且接著，用基底材料密封薄膜集成電路。由于根據本發(fā)明的制造方法可以一次 形成大量的無線芯片，無線芯片的成本可以被降低。此外，代替硅襯底，使用 邊長尺寸不受限制的襯底(例如，玻璃襯底)；因此，無線芯片的生產率可顯著 提高。與從圓形硅襯底取出無線芯片的情況相比，這種優(yōu)勢相當重要。0017
根據本發(fā)明的另一特征，無線芯片的制造方法包括如下步驟在襯底上形 成剝離層；在剝離層上形成第一絕緣層；在第一絕緣層上形成非晶半導體層； ffl31結晶化非晶半導體層形成結晶半導體層；在結晶半導體層上形成柵絕緣層; 在柵絕緣層上形成用作柵電極的第一導電層；采用第一導電層作為掩模，通過 在結晶半導體層中添加雜質元素形成第一 n-型雜質區(qū)和p-型雜質區(qū)；形成與第 一導電層側面接觸、并與第一 n-型雜質區(qū)部分體的側壁絕緣層；采用側壁絕 緣層作為掩模，fflil在第一 n-型雜質區(qū)中添加雜質元素形成第二 n-型雜質區(qū)和 第三n-型雜質區(qū)；在第一導電層上形成第二絕緣層；形成與第二絕緣層接觸并 且用作源極或漏極布線的第二導電層；形成覆蓋在第二導電層上的第三絕緣層； 并且形成與第三絕緣層接觸并用作天線的第三導電層。0018
在上述步驟之后，有四個后續(xù)步驟。 一個步驟是通過刻蝕第一絕緣層、 柵絕緣層、第二絕緣層和第三絕緣層形成暴露剝離層的開口；形成覆蓋第三導 電層的第四絕緣層；和通過向開口中導入蝕刻劑并去除剝離層，把具有薄膜晶 體管的薄膜集成電路從襯底上剝離，該薄膜晶體管至少包括所述結晶半導體層、 柵絕緣層和第一導電層。0019
另一個步驟是形成覆蓋在第三導電層上的第四絕緣層；ffiil刻蝕第一絕 緣層、柵絕緣層、第二絕緣層、第三絕緣層和第四絕緣層形成開口以暴露剝離 層；以及，通過在幵口中導入蝕刻劑并去除剝離層，把具有薄膜晶體管的薄膜 集成電路從襯底上剝離，該薄膜晶體管至少包括所述結晶半導體層、柵絕緣層 和第一導電層。
0020
另一個步驟是通過刻蝕第一絕緣層、柵絕緣層、第二絕緣層和第三絕緣 層形成開口以暴露剝離層；形成覆蓋第三導電層的第四絕緣層；ffl31在開口中 導入蝕刻劑選擇性的去除錄U離層；和通過物理手段(物理力)，從襯底上剝離具 有薄膜晶體管的薄膜集成電路，該薄膜晶體管至少包括所述結晶半導體層、柵 絕緣層和第一導電層。0021
另一個步驟是形成覆蓋第三導電層的第四絕緣層；皿刻蝕第一絕緣層、
柵絕緣層、第二絕緣層、第三絕緣層和第四絕緣層形成開口以暴露剝離層；通 過在開口中導入蝕刻劑選樹生的去除剝離層；和M物理手段(物理力)，從襯 底上剝離具有薄膜晶體管的薄膜集成電路，該薄膜晶體管至少包括所述結晶半 導體層、柵絕緣層和第一導電層。0022
根據本發(fā)明的另一個降征，在具有上述步驟的根據本發(fā)明用于制造無線芯 片的方法中，襯底是玻璃襯底?？蛇x地，該襯底是石英襯底。此外，通過在氧 氣氛圍中用濺射方法形成含有鎢或鉬的層作為剝離層。通過在氧氣氛圍中用濺 射方法形成含有鎢的氧化物(WOx; x的值滿足(Kx《)的層作為剝離層。而且， 形成包含硅的層作為剝離層。形成包含有鎢或鉬的層作為剝離層。進一步，形 成包含有鎢或鉬的層和在其上形成包含硅的氧化物的層作為剝離層。更進一步， 蝕刻齊提包含囪素氟化物的氣體或液體。0023
根據本發(fā)明其中采用除硅襯底之外的襯底形成薄膜集成電路，因為在一次 能形成大量的無線芯片，能降低無線芯片的成本。此外，由于采用從襯底上剝 離的薄膜集成電路，可提供小、薄和輕的無線芯片。進一步，提供了一種可以 容易地加工成柔性形狀的無線芯片。


在附圖中
圖1是說明根據本發(fā)明的無線芯片及其制造方法的視圖2A-2B分別是說明根據本發(fā)明的無線芯片及其制造方法視圖;圖3是說明根據本發(fā)明的無線芯片及其制造方法的視圖4A到4B分別是說明根據本發(fā)明的無線芯片及其制造方法的視圖5A到5B分別是說明根據本發(fā)明的無線芯片及其制造方法的視亂
圖6A到6B分別是說明根據本發(fā)明的無線芯片及其制造方法的視圖7是說明根據本發(fā)明的無線芯片及其制造方法的視圖8A到8B分別是說明根據本發(fā)明的無線芯片及其制造方法的視亂
圖9是說明根據本發(fā)明的無線芯片及其制造方法的視圖10A到10B分別是說明根據本發(fā)明的無線芯片及其制造方法的視圖11是說明根據本發(fā)明的無線芯片及其制造方法的視圖12是說明根據本發(fā)明的無線芯片的結構的視圖13是說明根據本發(fā)明的無線芯片的結構的視圖14是說明根據本發(fā)明的無線芯片的結構的視圖15A到15E分別是說明根據本發(fā)明的無線芯片使用模式的視圖16A到16B分別是說明根據本發(fā)明的無線芯片使用模式的視圖17是說明根據本發(fā)明的無線芯片的視圖18A到18B分別是說明根據本發(fā)明的無線芯片及其制造方法的視圖； 圖19A到19B分別是說明根據本發(fā)明的無線芯片及其制造方法的視圖； 圖20A到20B分別是說明根據本發(fā)明的無線芯片及其制造方法的視亂 圖21是說明根據本發(fā)明的無線芯片的結構的視圖； 圖22A到22B分別是說明根據本發(fā)明的無線芯片的結構的圖玩 圖23A到23D分別是說明根據本發(fā)明的無線芯片的結構的視圖； 圖24A到24D分別是說明根據本發(fā)明的無線芯片的結構的視圖； 圖25是多個樣品的亥收艦率與溫度的關系圖；和 圖26是說明根據本發(fā)明的無線芯片的結構的視圖。
具體實施方式
0024
雖然本發(fā)明是參考附圖采用實施方式的形式來描述的，但可以理解的 是，各種變形和改進對本領域技術人員來講都是顯而易見的。因此，除非各種 變形和改進脫離本發(fā)明的范圍，否則它們都被解釋為包含在本發(fā)明的保護范圍中。注意，在本發(fā)明下文的描述的結構中，不同附圖中相同的部件被標注為相 同的參考數字。 l實施方式l
0025
參照

根據本發(fā)明的無線芯片的制造方法。0026
首先，在襯底10的一，面上形成剝離層11 (參見圖2A的剖面圖和圖3 的頂視圖)。在一表面上形成絕緣層的玻璃襯底、石英襯底、金屬襯底或不辦岡 襯底；能耐受這工藝中處理溫度的耐熱塑料襯底等用作襯底10。如果這樣的襯 底用作襯底IO，尺寸和形狀相當地不受限制；因此，例如，只要采用邊長是lm 或更長的矩形襯底，無線芯片的生產率可以徹底提高。與從圓形硅襯底取出無 線芯片的例子相比，這一優(yōu)點相當重要。此外，在襯底10上形成的薄膜集成電 路緊接著被從襯底10上剝離。特別地，根據本發(fā)明提供的無線芯片不含有襯底 10。因此，被剝離了薄膜集成電路的襯底10可以被重復使用任意多的次數。從 而，如果重復使用襯底10，無線芯片的成本可以降低。用作可重復4頓的襯底 10，石英襯底是理想的。0027
注意，在這一實施方式中，薄膜形成在襯底10的一個表面上，并然后通過 光刻法被圖形化，從而選擇性地提供錄嗨層11;然而，紅藝不是本發(fā)明必不 可少的。如果不必要，就沒有必要選擇性地提供剝離層而可在整，面上提供 剝離層。0028
通過已知手段(、鵬寸法、等離子體CVD法等)形成剝離層11，其可以是 由鴇(W)、鉬(Mo)、鈦(Ti)、鉭(Ta)、鈮(Nb)、鎳(Ni)、鈷(Co)、鋯
(Zr)、鋅(Zn)、釕(Ru)、銠(Rh)、鈀(Pd)、鋨(Os)、銥(Ir)和硅(Si) 元素形成的單層或疊層，或包含該元素作為主要成分的合金材料或化合物材料 形成的單層或疊層。包含硅的層的結晶結構可以是非晶態(tài)、微晶態(tài)或多晶態(tài)中 任意一種。
0029
當剝離層11是單層結構時，優(yōu)選形成鉤層、鉬層或包含鴇和鉬混合物的層。
10可選地，形成包含鎢的氧化物或氧氮化物的層、包含鉬的氧化物或氧氮化物的 層、或者包含鉬和鎢的混合物的氧化物或氧氮化物的層。注意，例如，鎢和鉬 混合物相當于鴨和鉬的合金。此外鴇的氧化物也稱作氧化鉤。
0030
當剝離層11具有堆疊層結構時，優(yōu)選形成鉤層、鉬層或包含鎢和鉬混合物 的層作為第一層，并且形成鉤、鉬或者鴇鉬混合物的氧化物、氮化物、氧氮化 物或氮氧化物作為第二層。0031
當形成具有由含鉤層和含鉤氧化物的層構成的堆疊層結構的剝離層11時， 可以利用通過形成含鴇層和在其上的含氧化硅層，來在鎢層和氧化硅層之間的 界面形成含有鴇氧化物的層。在形成含有鉤的氮化物、氧氮化物和氮氧化物的 層的情況中，也是一樣。形成含鎢層，然后在其上形成氮化硅層、氧氮化硅層、 或氮氧化硅層。注意，形成含鎢層，然后在其上形成作為基底絕緣層的氧化硅 層、氧氮化硅層、氮氧化鶴等。0032
當剝離層11形成為具有由含鎢層和含鎢氧化物的層的堆疊層結構時，首 先，M濺射法形成含鴇層，然后通過濺射法形成含氧化鎢的層。可選地，首 先，M濺射法形成含鉤層，然后通過氧化該鉤層的一部分形成氧化鴇層。0033
鎢的氧化物表示為WOx，其中x的范圍是2到3 (伏選2《x〈)。 x可以是 2 (W02)、 2.5 (W205)、 2.75 (W40 )、 3 (W03)等。在形成鴇氧化物時，上 述x的值不特別限定并且期望依賴于刻蝕速率來決定這個值。0034
然而，通過在氧氣氛圍中用濺射法形成的包含鉤氧化物(WOx， 0 <x<3) 的層具有最理想的刻t蟲速率。因此，為了縮短制造時間，優(yōu)選通過在氧氣氛圍 中用觀劃寸法形成的包含鉤氧化物的層作為剝離層。0035
雖然根據i^工藝剝離層11形成為與襯底10接觸，但是本發(fā)明不限于該 工藝。可以形成與襯底10接觸的基底絕緣層，并形成與該絕緣層接觸的剝離層 11。
ii0036
然后，形成覆蓋剝離層ll的基底絕緣層。通過己知手段(濺射法、等離子 體CVD法等)，形成含硅的氧化物或硅的氮化物層的單層或疊層，作為基底絕 緣層。該硅的氧化物材料是包含硅(Si)和氧(0)的材料，其對應于氧化硅、 氧氮化硅、氮氧化硅等。該硅的氮化物材料是含有硅和氮化物(N)的材料，其 對應氮化硅、氧氮化硅、氮氧化硅等。0037
當基底絕緣層具有例如兩層結構時，期望形成氮氧化硅層作為第一層和氧 氮化硅層作為第二層。當基底絕緣層具有三層結構時，形成氧化硅作為第一層 的絕緣層12、氮氧化硅層作為第二層的絕緣層13、和氧氮化硅層作為第三層的 絕緣層14?？蛇x地，期望形成氧氮化硅層作為絕緣層12、氮氧化硅層作為絕緣 層13、和氧氮化硅層作為絕緣層14。在圖2A中示出了基底絕緣層具有三層結 構的實施例的剖面結構?；捉^緣層用作阻擋膜，防止來自襯底10的雜質進入。0038
然后，非晶半導體層(例如，含有非晶硅的層)在基底絕緣層14上形成。 ilil己知手段( ]"法、LPCVD法、等離子體CVD法或類似方法)形成25nm 到200腦a雌地，30腦至lJ150nm)厚度的非晶半導體層。緊接著，采用已知 的結晶化方法(激光結晶法、RTA法、用退火爐的熱結晶化法、用金屬元素促 進結晶化的熱結晶方法，和結合用金屬元素促進結晶的熱結晶方法和激光結晶 法的熱結晶化法，或類似的方法)，非晶半導體層被結晶化形成結晶半導體層。 其后，所得到的結晶半導體層被圖形化為所需要的形狀以形成結晶半導體層15 和16。0039
下面是結晶半導體層15和16的制造工藝的具體實例。首先，采用等離子 體CVD法形成66nm厚的非晶半導體層。然后，將含促進結晶化的金屬元素鎳 的溶液保持在非晶半導體層上之后，對非晶半導體層執(zhí)行去氫處理(在50(TC持 續(xù)一小時)和熱結晶化處理(在55(TC持續(xù)4小時)，形成結晶半導體層。其后， ililia行激光照射形成結晶半導體層15和16，如果必要，采用光亥岐進行圖形 化處理。0040注意，通過激光結晶化法形成結晶半導體層的例子中，采用連續(xù)振蕩或脈 沖振蕩氣體激光器或固體激光器。以下的激光器可以被用作氣體激光器受激
準W激光器、YAG激光器、YV(V激光器、YLF激光器、YA1CM敫光器、玻 璃激光器、紅寶石激光器、Ti:藍寶石激光器等。另一方面，采用例如，賄Cr、 Nd、 Er、 Ho、 Ce、 Co、 Ti或Tm的YAG、 YV04、 YLF或YA103的晶體的激 光器，用作固體激光器。0041
此外，當采用^ia結晶化的金屬元素結晶化非晶半導體層時，其優(yōu)勢是除 了可能在短時間低溫下結晶化之外，晶體在相同方向生長。然而其劣勢是關斷
(OEF)電流增加，因為金屬元素留在結晶半導體層中并且因此特性不穩(wěn)定。 因此，理想的是在結晶半導體層上形成用作吸氣位(gettering ste)的非晶半導 體層。因為使用作吸氣位的非晶半導體層含有雜質元素磷或氬是必要的，優(yōu)選 地，期望使用能夠使非晶半導體層中含有高濃度氬的濺射法來形成非晶半導體 層。其后，3M進行熱處理(RTA法、用退火爐的熱退火法)將金屬元素擴散 非晶半導體層中，然后含有金屬元素的非晶半導體層被順序地去除。因此，在 結晶半導體層中金屬元素的含量可減少或者金屬元素可被去除。
0042
然后，形成覆蓋在結晶半導體層15和16上的柵極絕緣層17 (見圖2B)。 通過已知的手段(等離子體CVD或鵬寸法)，形成柵絕緣層17，其為包含硅的 氧化物或硅的氮化物的層的單層或堆疊層。特別地，柵絕緣層17形成為含氧化 硅的層、含氧氮化硅的層、或含氮氧化硅的層的單層或者堆疊層。0043
下一步，第一導電層和第二導電層堆疊在柵絕緣層17上。通過已知手段(等 離子體CVD或ill寸法)形成20nm到100nm厚的第一導電層。通過已知手段形 成100nm到400nm厚的第二導電層。0044
第一導電層和第二導電層由鉭(Ta)、鎢(W)、鈦(TO、鉬(Mo)、鋁(Al)、 銅(Cu)、鉻(Cr)、釹(Nd)等元素形成，或者由包含該元素作為主要成分的 合金材料或者化合物材料形成?？蛇x地，用半導體材料形成第一導電層和第二 導電層，典型的是摻雜例如磷等的雜質元素的多晶硅。下面是第一導電層和第二導電層的組合例。氮化鉭(TaN;鉭(Ta)和氮(N)的組分比例不限定)層 和鎢(W)層，氮化鎢(WN;鎢(W)和氮(N)的組分比例不限定)層和鎢 層，氮化鉬(MoN;鉬(Mo)和氮(N)的組分比例不限定)層和鉬層，等等。 因為鉤或鉭的氮化物具有高熱阻，旨在熱激活的熱處理可以在形成第一導電層 和第二導電層之后進行。此外，在不是兩層結構而是三層結構的例子中，理想 的是應用鉬層、鋁層、鉬層的結構。0045
然后，用光刻法形成抗蝕劑掩模，并進行用于形) 電極和柵極線的刻蝕 處理，以形成分另傭作柵電極的導電層(也稱作柵電極層)18到21。0046
下一步，去除用于形成導電層18到21的抗蝕劑掩模，并且用光刻法形成 新抗蝕劑掩模22。緊接著，通過離子摻雜法或離子注入法，在結晶半導體層15 中添加給予n-型導電性的雜質元素，形成n-型雜質區(qū)23和24，從而形成低濃 度區(qū)域。用屬于15族的元素作為給予n-型導電性的雜質元素就足夠了，例如， 采用磷(P)或石申(As)。0047
緊接著，去除抗蝕劑掩模22并且用光刻法新形成抗蝕劑掩模25(見圖4A)。 接著，在結晶半導體層16中添加給予p-型導電性的雜質元素形成p-型雜質區(qū) 26和27。例如，采用硼(B)作為給予p-型導電性的雜質元素。0048
然后，去除抗蝕劑掩模25，并且形成絕緣層28以覆蓋柵絕緣層17和導電 層18到21 (見圖4B)。通過已知手段(等離子體CVD或麥凝寸法)形成絕緣層 28，其為包含無機材料的層(也稱作無機層)或者包含有機材料的層(也稱作 有機層)的單層或疊層，所述無機材料例如為硅、硅的氧化物或硅的氮化物， 所述有機材料例如為有機樹脂層。 ,9
下一步，ffl31主要用于垂直方向的各向異性刻蝕，選擇性地刻蝕絕緣層28， 形成與導電層18到21的側面接觸的絕緣層(以下稱作側壁絕緣層)29和30 (見 圖5A)。該側壁絕緣層29和30隨后用作用于摻雜以形成LDD區(qū)的掩模。0050
14然后，通過光刻法形成掩模31。緊接著，以側壁絕緣層29為掩模，在結
晶半導體層15中添加給予n-型導電性的雜質元素形成第一 n-型雜質區(qū)(也稱 作LDD區(qū))34和35與第二n-型雜質區(qū)32和33 (見圖5B)。在第一 n-型雜質 區(qū)34和35中含有的雜質元素的濃度低于第二n-型雜質區(qū)32和33中含有的雜 質元素的濃度。0051
注意，為形成LDD區(qū)有兩種方法。在一種方法中，柵電極具有兩層或更多 層的堆疊層結構，其中對柵電極進行楔形亥鵬或各向異性刻蝕，形成柵電極的 較低一層的導電層用作掩模。另一種方法中，側壁絕緣層用作掩模。通過釆用 前一方法形成的薄膜晶體管也被稱作GOLD (Gate Overiaped Lightly Doped drain,柵交疊輕摻雜漏極)結構。然而，由于在GOLD結構中進行楔形亥卿或 各向異性刻蝕，控制LDD區(qū)的寬度是困難的，并且如果刻蝕工藝進行得不恰當 就不能形成LDD區(qū)。然而，由于在后一方法中本發(fā)明將側壁絕緣層用作掩模， 與前一方法相比，LDD區(qū)的寬度控制容易并且LDD區(qū)一定能形成。0052
MM上述工藝，完成了 n-型薄膜晶體管36和p-型薄膜晶體管37。 n-型薄 膜晶體管36具有包括第一 n-型雜質區(qū)34和35、第二 n-型雜質區(qū)32和33和 溝道形成區(qū)38的有源層；柵絕緣層17;和每一個都作為柵電極的導電層18和 19。這樣的薄膜晶體管36的結構也稱作LDD結構。0053
p-型薄膜晶體管37具有包括p-型雜質區(qū)26和27以及溝道形成區(qū)39的 有源層；柵絕緣層17;和每一個都用作柵電極的導電層20和21。薄膜晶體管 37的這種結構也稱作單漏極結構。0054
此外，通過以上工藝完成的薄膜晶體管36和薄膜晶體管37的每一溝道長 度是0.5 u m到5 u m，優(yōu)選1 u m到3 tx m。根據以上特征，響應速度可以提高。 注意溝道長度可以根據電路分別地設置。例如，理想的是在不需要高速操作的 電源電路中，薄膜晶體管的溝道長度是3um，而其它電路中的薄膜晶體管的溝 道長度為l"m。0055然后，去除抗蝕劑掩模31，并且形成單層或4M絕緣層以覆蓋薄膜晶體管 36和37 (見圖6A)。 ffl31已知手段(SOG法、小滴釋方夂(droplet discharging) 法等)，將覆蓋薄膜晶體管36和37的絕緣層形成為無機材料或有機材料的單層 或者疊層，所述無機材料為例如硅的氧化物或硅的氮化物，所述有機材料為例 如聚酰亞胺、聚S劃安、苯并環(huán)丁烯(benzocyclobutene)、丙烯酸或環(huán)氧樹脂。0056
此外，通過SOG法或小滴釋放法由硅氧院形成覆蓋薄膜晶體管36和37 的絕緣層。硅氧烷由硅(SO和氧(0)鍵形成的骨架結構組成。理想地，使用 至少含有氫的有機基團(例如烷基或芳香烴)、氟代基或者至少包含氫的和氟代 基的有機有機基團，作為取代基。0057
圖6是覆蓋在薄膜晶體管36和37上的絕緣膜具有三層結構的例子的剖面 圖。作為其結構，理想的是，例如，形成含有氧化硅的層作為第一絕緣層40， 形成含有氮化硅的層作為第二絕緣層41，和形成含有氧化硅的層族為第三絕緣 層42。0058
注意，理想的是在形成絕緣層40到42之前或在形成絕緣層40到42中的 一個或多個薄膜之后，進行旨在恢復半導體層的結晶度、激活添加到半導體層 中雜質元素、或者半導體層的氫化的熱處理。理想的是應用熱退火法、激光退 火法、RTA法、或類似的方法皿行該熱處理。0059
然后，用光刻法刻蝕絕緣層40到42，形成暴露p-型雜質區(qū)26和27和n-型雜質區(qū)32和33的接觸孔。緊接著，形成導電層以填充接觸孔，并且對該導 電層進行圖形化以形成導電層43到45，其中每一個都用作源極或漏極布線。0060
M31已知手段(等離子體CVD或鵬寸法)形成導電層43到45，其為鈦(Ti)、 鋁(Al)、釹(Nd)元素的單層或疊層，或者包含該元素為主要成分的合金材料 或化合物材料的單層或疊層。例如，包含鋁作為主要成分的合金材料對應于主 要成分是鋁的、含有鎳的合金，或主要成分是鋁的含有鎳以及碳和硅之一或兩 者的合金材料。作為導電層43至ij45，例如，理想的是使用阻擋層、鋁硅(A1-Si，硅(Si)加入到鋁(Al)中)層和阻擋層的疊層結構，或阻擋層、鋁硅(Al-SO 層、氮化鈦(TiN;鈦(Ti)和氮(N)的組分比例不限定)層、和阻擋層的疊 層。注意阻擋層對應于由鈦、鈦的氮化物、鉬或鉬的氮化物構成的薄膜。鋁或 鋁硅具有低的電阻值并且不昂貴，是用于形成導電層43到45的最佳材料。此 夕卜，當提供上方和下方阻擋層時，可阻止鋁和鋁硅小丘的產生。進一步，當提 供下方阻擋層時，可以得到鋁或鋁硅與結晶半導體層之間的良好接觸。更進一 步，不管在結晶半導體層上形成的自然氧化膜，由于鈦是具有高還原性的元素， 當形成鈦的阻擋層時，該自然氧化膜可以被還原并且可以獲得與結晶半導體層 良好的接觸。0061
接下來，形成絕緣層46以覆蓋導電層43到45 (見圖6B中的剖面圖和圖 7中的頂視圖)。fflil已知手段(SOG法、小滴釋放法等)形成絕緣層46，其為 無機材料或有機材料的單層或堆疊層。絕緣層46是形成用來減輕薄膜晶體管的 不平坦、從而具有平坦度的薄膜。因此，優(yōu)選由有機材料形成絕緣層46。0062
緊接著，釆用光刻法刻蝕絕緣層46形成暴露導電層43和45的接觸孔。接 著，形成導電層以填充接觸孔，并且對該導電層進1亍圖形化處理以形成分別用 作天線的導電層47和48。導電層47和48形成為鋁(Al)、鈦(Ti)、銀(Ag) 和銅(Cu)元素、或者包含上述元素作為主要成分的合金材料或化合物材料的 單層或堆疊層。例如，理想的是使用阻擋層和鋁層的疊層結構；阻擋層、鋁層 和阻擋層的疊層結構等。阻擋層對應于鈦、鈦的氮化物、鉬、鉬的氮化物等。0063
i!M上述工藝完成的包括薄膜晶體管36、 37等的元件組，以及每一個都用 作天線的導電層47和48,統(tǒng)一稱作薄膜集成電路52。雖然在該過程中沒有示 出，但是M己知手段可以形成保護層以覆蓋在薄膜集成電路52上。保護層對 應于包含碳(例如DLC (金剛石類的碳))的層、含有氮化硅的層、含有氮氧化 硅的層等。0064
然后，采用光刻法蝕亥蹄緣層12到14、 17、 40到42、以及46，形成開口 49和50以暴露剝離層11 (見圖8A)。
10065
下一步，通過已知手段(SOG法、小滴釋放法)形成絕緣層51以覆蓋薄 膜集成電路52 (見圖8B中的剖面圖和圖9中的頂視圖)。絕緣層51是由有機 材料形成的，iM地，由環(huán)氧樹脂形成。形成絕緣層51是為了薄膜集成電路52 不散落。換句話講，由于薄膜集成電路52小、薄和輕，在去除剝離層后，沒有 緊密接觸襯底的薄膜集成電路52容易散落。然而，Sil在薄膜集成電路52的 外圍形成絕緣層51，薄膜集成電路52增加了重量，并且因此能夠防止從襯底 IO散落。此外，雖然#^蟲的薄膜集成電路52薄并重量輕，但是通過形成絕緣層 51薄膜集成電路52不具有巻曲形纟犬，因而能保證一定的強度。雖然在圖8B所 示的結構中，絕緣層51形成在薄膜集成電路52的上表面和側面，但是本發(fā)明 并不限于這樣的結構，并且絕緣層51可以只形皿薄膜集成電路52的上表面。 根據上述描述，在刻蝕絕緣層12到14、 17、 40到42、 46形成開口49和50的 工藝之后，執(zhí)行形成絕緣層51的工藝。然而，本發(fā)明并不限于這樣的順序?？?以在絕緣層46上形成絕緣層51的工藝之后，執(zhí)行M蝕刻所述多個絕緣層形 成開口的工藝。在這樣順序的情況中，絕緣層51只形成在薄膜集成電路52的 上表面。0066
接著，通過向開口 49和50中引入蝕刻劑去除錄lj離層11 (見圖10A中的剖 面圖和圖11中的頂視圖)。含有氟化鹵或者鹵間化合物成分的氣體或液體被用 來作為蝕刻劑。例如，三氟化氯(C1F3)用作含有氟化鹵的氣體。相應地，薄膜 集成電路52從襯底10剝離。0067
此外，氟化氮(NF3)、氟化溴(BrF3)或者氟化氫(HF)可被用作另外的 蝕刻劑。在釆用氟化氫(HF)的情況下，含有硅的氧化物的層用作剝離層。0068
然后，薄膜集成電路52 —個表面貼附到第一基底材料53以從襯底10上完 全地剝離該薄膜集成電路52 (見圖10B)。0069
接著，薄膜集成電路52另一賴面貼附到第二基底材料54。其后，執(zhí)行 層壓工藝，以使薄膜集成電路52被第一基底材料53和第二基底材料54密封(見圖l)。相應地，完成了薄膜集成電路52被第一基底材料53和第二基底材料54
密封的無線芯片。
0070
第--基底材料53和第二基底材料54每一個對應于層壓薄膜(由聚丙烯、 聚酯、乙烯樹脂、聚氟乙烯、聚氯乙烯等)、纖維材料的紙、由基底薄膜(聚酯、 聚酰胺、無機氣相淀積薄膜、各種紙等)與粘接性合成樹脂膜(基于丙烯酸的 合成樹脂、基于環(huán)氧樹脂的合成樹脂等)層疊而成的膜等。0071
M熱壓接合，對該對象進行層壓處理形成了層壓膜。在進行層壓處理時， 通過熱處理熔化給層壓薄膜的最上表面提供的粘性層、或者為最外層提供的層 (不是粘性層)，以ffiil施加壓力進fi^占合。0072
第一基底材料53和第二基底材料54的表面可提供或不提供粘性層。粘性 層對應于包含粘合劑的層，所述粘合劑例如為熱固樹脂、紫外線固化樹脂、基 于環(huán)氧樹脂的粘合劑、或樹脂添加劑。
實施例0073
在這一實施例中，形成了分別用作剝離層的7個樣品(見表l)。當采用三 氟化氯(C1F3)氣體刻蝕這些樣品時，檢測了刻蝕速率對溫度的依賴性。實驗的 結果參照圖25來解釋。0074
表1
-一為形成金屬氧化 物薄膜的處理薄膜厚度 (腦)電阻率 COm)
樣品1氧化鴇層(WOx)—4004.20E-04
樣品2由鴇層(w，下層)和 氧化鴇層(WOx，上層) 構成的疊層結構550°C 10冊50 1002.20E-05
樣品3由鎢層(w，下層)和 氧化鴇層(WOx，上層) 構成的疊層結構450°C 4儒50 1001.50E-05
樣品4鴇層(w)-501.40E-05
樣品5硅層(so一50一
樣品6硅層(Si)一50一
樣品7氧化鉤層(wo3)650 。C 2射中70 100一
0075
制造樣品1至7的剝離層的方法如下詳細說明。在樣品1中，M鵬寸法 氣和氧氣的氣氛中形成了氧化鴇層(WOx)。在樣品2中，通過濺射法形成 了鎢層，接著在鉤層的表面上ffiM在55(TC進行10射中的LRTA形成了氧化鉤 層。在樣品3中，艦、鵬寸法形成了鉤層，接著在鴿層的表面上通過在45(TC進 行4^H中的GRTA形成了氧化鴇層。在樣品4中，通31領謝法形成了鎢層。在 樣品5中，通過鵬寸法形成了硅層。在樣品6中，通過CVD法形成了硅層。在 樣品7中，M31、濺射法形成了鴇層，接著通過GRTA幾乎全部將鉤層氧化形成
了氧化鉤層。0076
樣品1的剝離層具有由氧化鴿層形成的單層結構。樣品2和3的剝離層分 別具有鎢層和在鉤層之上的氧化鉤層構成的疊層結構。樣品4的剝離層具有鉤 層的單層結構。樣品5和6的剝離層各具有硅層的單層結構。樣品7的剝離層
20具有氧化鎢的單層結構。注意，在具有疊層結構的樣品的情況中刻蝕速率對應 于所述多個層的刻t爐率。
0077
注意，樣品2和7的LRTA (Lamp Rapid Thermal Anneal燈快速熱退火)意 ttM鹵素燈來快速熱退火。樣品3的GRTA (Gas Rapid Thermal Anneal氣
體快速熱退火)意味著用輻射熱和擴散爐加熱的氣體來快速熱退火。在樣品7 中，WOx中x的值被指定為3 ，這是通過ESCA (electron spectroscopy for chemical analysis化學分析電子能譜)檢測得到的結果。在樣品1至3中，WOx的x值滿 足(KxO，這里考慮不包括3。這是因為樣品1至3與樣品7之間在刻蝕速率上 有大的差異。因此，在樣品l至3中的WOx的x值排除了3，并且可以存在如 下情況，即，x值是2 (W02)， x值是2.5 (W205)， x值是2.75 (W40 )。此 外，樣品2和3表面的氧化意味著在表1中在鴇層的表面上形成了氧化鴇層。 進一步地，樣品7的幾乎完全的氧化意《 使鴇層成為幾乎完全的氧化鴇層。0078
雖然WOx的x值在樣品1至3中滿足0<x<3 ，其考慮不包括3 ，但是可以 考慮樣品1至3的W(X的x值中應用各種數字，在許多例子中可以考慮樣品1 至3中主要成分WOx的x值滿足(Xx〈3，優(yōu)選2《x〈。換句話講，也存在樣品 1至3包括W03，其中x值滿足3的情況。0079
此外，在圖25中，水平軸指示1000/T (絕對、M)，它的單位是[/K]。垂 直軸指示^樣品的刻tM率，其單位是[mm/h]。0080
根據圖25，在室溫25。C時的刻蝕速率按照樣品1>樣品5—樣品6>樣品4> 樣品2—樣品3>樣品7柳頃序依次降低。在5CTC時的刻t頓率按照樣品1>樣品 2—樣品3—樣品4—樣品5—樣品6>樣品7的順序依次降低。在IO(TC時的刻蝕 速率按照樣品1〉樣品2M羊品3—樣品4>樣品5—樣品6>樣品7的順序依次降 低。在15(TC時的刻蝕速率按照樣品1>樣品2—樣品3>樣品4>樣品5>樣品6> 樣品7的順序依次降低。0081
根據圖25，樣品l (WOx)的刻蝕速率具有溫度依賴性，并且當溫度降低
21時刻t鵬率也降低。此外，樣品1的刻TO率與其它樣品相比達到最高值。樣 品2至4的刻蝕速率均具有溫度依賴性，并且在這些樣品大多數中當溫度降低 時刻蝕速率也降低。因此，可以理解的是樣品1至4適合高溫處理。
0082
樣品5和樣品6的亥收爐率均具有相對較小的^鵬依賴性。樣品7 (W03) 的刻蝕速率幾乎沒有溫度^#、性，與其它樣品相比其為最小值。0083
一h^實驗結果證明了形成與樣品1同樣的層作為剝離層是最合適的。此外， 發(fā)現雌在盡量高的溫度下進行刻蝕。0084
在根據本發(fā)明的制造無線芯片的方法中，可以Mil與上述的樣品1至7相
同的方法來制造剝離層。0085
根據上述實施方式，為了從襯底10上錄l漓薄膜集成電路52，剝離層ll被 蝕刻劑完全去除(見圖ll)。然而，本發(fā)明并不限于這個實施方式，并且可以通 過在開口中引入蝕刻劑，選擇性地去除剝離層11，而不是完全去除(見圖18A)。 然后，在選擇性地去除剝離層ll之后，通過物理手段(物理的力)將薄膜集成 電路52從襯底10剝離(見圖l犯)。注意，i!31物理手段(物理的力)剝離薄 膜集成電路52意味著，通過外部施加的力，例如通過噴嘴吹的風壓或超聲波， 來將其剝離。當ilil物理手段(物理的力)剝離薄膜集成電路52時，剝離層ll 可留在襯底10上或者剝離層11和薄膜集成電路52都從襯底10剝離。0086
如上所述，fflil采用選擇性地去除錄U離層11的方法并共同采用物理手段 (物理的力)，而不是M蝕刻劑完^t也去除剝離層l1，能在短時間執(zhí)行完剝離
工藝；因此，生產率可以提高。 [實施例3]0087
這個實施例將說明形成微小柵電極的工藝。首先，在具有絕緣表面的襯底 10上形成剝離層11、絕緣層12至14、以及結晶半導體層15和16 (見圖19A)。接下來，在齡表面上形成導電層70和71 (見圖19A)。然后，采用光掩，雜 導電層71上形成抗蝕劑掩模72和73。接著，M已知的亥鵬處理(例如氧等 離子體處理)刻蝕抗蝕劑掩模72和73，從而形成新的抗蝕劑掩模74和75 (見 圖19B)。抗蝕齊U掩模74和75il31i:虹藝育^多形成得如此微小，以至于艦 可以艦光刻法形成抗蝕劑掩模的極限。當采用抗蝕齊賺模74和75進行刻蝕 處理時，可以形成微小的柵電極。0088
另外，首先，采用與上述方法不同的光刻法形成抗蝕劑掩模72和73 (見 圖20A)。然后，利用抗蝕劑掩模72和73進行刻蝕處理形成導電層76到79。 其后，在抗蝕劑掩模72和73與導電層76至79的疊層體中，只有導電層76到 79的側面被選擇性亥鵬，而不去除抗蝕劑掩模72和73。也在這個方法中，以 及在上面的方法中，用作柵電極的導電層85和86形成得如此微小，以至于超 過可以通過光刻法形成抗蝕劑lt模的極限(見圖20B)。0089
只要半導體層連同通過上述方法中的任一種形成的微小柵電極被小型 化，就可以形成微小的薄膜晶體管。只要微小化了薄膜晶體管，薄膜晶體管可
由于該小型化而高集成度；因此，實現高性能。此外，由于縮小了溝道形成區(qū)
的寬度，溝道可以M生成并且因此實現高速操作。0090
這個實施例解釋了在具有絕緣層襯底表面上不僅形成薄膜晶體管而且形成 包括浮柵電極的存儲晶體管的情況的剖面結構。0091
首先，在具有絕録面的襯底10上形成剝離層11、絕緣層12至14。然后， 在絕緣層14上形成薄膜晶體管36和37以及存儲晶體管80 (見圖21 )。該存儲 晶體管80具有夾在作為柵電極的導電層81和作為柵電極的導電層82之間的絕 緣層83。作為內部柵電極的導電層81是電隔離的，并且電子存儲在導電層81 中，并且fflil電子數量區(qū)分"O"或"l"。在i^存儲晶體管的情況下，優(yōu)點是 甚至當切斷電源時存儲內容不會丟失。注意，本發(fā)明并不限于上述采用導電層 作為柵電極的實施方式，并且，例如，可以采用^li矣(cluster)層作為柵電極。0092
注意，不僅分別包括，的存儲器晶體管80的EPROM (電可編程只讀存 儲器)、EEPROM (電可擦除只讀存儲器)、或快閃存儲器，而且例如DRAM (動 態(tài)隨機存取存儲器)、SRAM (靜態(tài)隨機存取存儲器)、FeRAM (鐵電隨機存取 存儲器)、掩模ROM、熔絲PROM (可編程只讀存儲器)、或反熔絲PROM的 存儲器也可用作存儲電路。0093
此外，如果用在無線芯片中的存儲電路的存儲內容是容易重新寫入的，那 么無線芯片能被偽造。因此，期望采用只能寫入一次的一次寫入式的存儲器， 在-一次寫入式的存儲器中，期望利用一種擊穿薄膜晶體管的方法以至于不能寫 入數據，或者利用一種采用激光寫入存儲內容的方法而不是電寫入數據。 [實施例5]0094
由于無線芯片的電源是由天線提供，t艮難穩(wěn)定電源并且有必要盡可能地控 制功耗。如果功耗上升，必須輸入強電磁波，這導致的不利是，例如，讀/寫器 的功耗上升，存在對其它器件或人體的不利影響，或使無線芯片和讀/寫器之間 的通信距離受到限制。因此，這一實施例說明了能夠控制功耗的無線芯片的結 構。
0095
根據在該實施例中示出的無線芯片的一個特征，采用具有雙柵結構的薄膜 晶體管。具有雙柵結構的薄膜晶體管是具有底部柵電極和頂部柵電極的薄膜晶 體管。圖17示出包括底部柵電極61和頂部柵電極62的n-型薄膜晶體管36，和 包括底部柵電極63和頂部柵電極64的p-型薄膜晶體管37。0096
為了控制功耗，對底部柵電極61和63施加偏置電壓的方法是有效的。特 別地，對n-型薄膜晶體管36的底部柵電極61施力晚偏置電壓，能使閾值電壓 上升和使漏電流減少。此外，施壓正偏置電壓能使閾值電壓減小和使電流容易 在溝道形成區(qū)內流動。因此，薄膜晶體管36以高速或在低電壓下工作。0097
對p-型薄膜晶體管37的底部柵電極63施加正偏置電壓，能使閾值電壓上升和使漏電流減小。此外，施壓負偏置電壓能使閾值電壓減小和使電流容易在 溝道形成中流動。因此，薄膜晶體管37以高速或在低電壓下工作。0098
如上所述，通鵬制施加在底部柵電t肚的偏置電壓，可以改變薄膜晶體 管36和37的閾值電壓和并降低其漏電流，并且作為結果，無線芯片本身的功 耗可以得到控制。因此，甚至當執(zhí)行復雜的處理(例如密碼處理)時，也實現 了電源的穩(wěn)定而且沒有電源的不穩(wěn)定。進一步，沒有必要輸入強電磁波；從而 改善了與讀/寫器之間的通信距離。注意，理想的是，ilil天線為電源提供特殊 控制電路來切換偏置電壓的施加。 [實施例6]0099
這個實施例將參考附圖解釋根據本發(fā)明的無線芯片的結構。這里解釋的無 線芯片的規(guī)格符合ISO標準15693，其是鄰近型并且其通信信號頻率是 13.56MHz。此外，接收僅對數據讀出指令作出響應，傳輸的數據傳輸率大約是 13kHz，并且數據編碼格式是用曼徹斯特碼。0100
無線芯片215大致包括天線部分22K電源部分222、和邏輯部分223。天 線部分221包括用于接收外部信號和刻寸信號的天線201 (見圖12)。0101
電源部分222包括利用通過天線201接受到的外部信號產生電能的整流電 路202，和用于存儲該生成的電能的存儲電容器203。0102
邏輯部分223包括解調接收到的信號的解調電路204;產生時鐘信號的
時鐘產^/補償電路205;用于識別和決定*代碼的電路206;存儲器控制器
207， Mil接受到的信號，產生用于從存儲器中讀出數據的信號；調制電路，其 包括將編碼過的信號調制成發(fā)射信號的調制電阻器208;編碼電路209，用于將 讀出 進行編碼；和保持數據的掩模ROM211 。0103
M用于識別和決定每個代碼的電路206，來識別和決定的代碼是結構幀 結束(EOF)、幀起始(SOF)、標志、命令碼、掩碼長度、掩碼值等。此外，用
25于識別和決定每個代碼的電路206也包括用于識別發(fā)射錯誤的循環(huán)冗余校驗
(CRC)功能。0104
下一步，參考圖13和圖14解釋具有，結構的無線芯片的布局的一個實 施例。首先，解釋了一個無線芯片的整體布局(見圖13)。在該無線芯片中，天 線201和包括電源部分222和邏輯部分223的元件組214形成在不同的層中， 并且特別的是，天線201形自元件組214上。形成元件組214的區(qū)域部分與 形成天線201的區(qū)域部分交疊。如圖13所示的結構中，設計形成天線201的布 線寬度是150um并且布線間寬度是10um，彎曲的數目是15。注意，如上所 述，本發(fā)明并不限于天線201與元件組214形成在不同層的方式。此外，如圖 13所示，天線201不限于彎曲的形狀。0105
天線201的形纟犬可以是帶子型(見圖24A和24B)、曲線型(見圖24C)或 線型(見圖24D)中的任一種幵鄉(xiāng)沃。0106
接著，解釋電源部分222和邏輯部分223的布局(見圖14)。包括在電源 部分222中的整流電路202和存儲電容器203提供在相同的區(qū)域中。包括在邏 輯部分223中的解調電路204與用于識別和決定每個代碼的電路206提供在分 開的兩個地方。掩模ROM 211和存儲器控制器207相鄰地提供。時鐘產#1/補償 電路205和用于識別和決定^代碼的電路206相鄰地提供。解調電路204提 供在時鐘產^/補償電路205和用于識別和決定^代碼的電路206之間。此外， 雖然在圖12的方塊圖中沒有示出，但是提供了用于邏輯部分的檢測電容器212 和用于電源部分的檢測電容器213。調制電路包括在檢測電容器212和213之間 提供的調制電阻208。0107
在制紅藝過程中，通過掩模ROM211在存儲器中生鵬儲內容。這里， 提供與高電位電源(也稱作VDD)連接的電源線和與低電位電源(也稱作VSS) 連接的電源線這兩條電源線，包括在每一個存儲單元中的晶體管是否連接到上 述電源線中的任一個，決定著通過存儲單元存儲的存儲內容。0108
26然后，解釋整流電路202的電路結構的一個例子(見圖22A)。整流電路 202具有晶體管91和92和電容器晶體管93。晶體管91的柵電極連接到天線201 。 電容器晶體管93的柵電極連接到高電位電源(VDD)。此外，電容器晶體管93 的源和漏電極連接到地電源(GND)。0109
接著，解糊科周電路204的電路結構的一個例子(見圖22B)。解調電路 204具有晶體管94和95、電阻元件96和99，以及電容器晶體管97和98。晶 體管94的柵電極連接到天線201 。電容器晶體管98的柵電極連接到邏輯電路。 此外，電容器晶體管98的源和漏電極連接到地電源(GND)。0110
然后，將解釋包括在上述整流電路202和解調電路204中的電容器晶體管 的剖面結構(見圖23A)。電容器晶體管IOI的源和漏電極彼 接，并且當電 容器晶體管101導通時，在柵電極和溝道形成區(qū)之間形成電容器。電容器晶體 管IOI的剖面結構與通常的薄膜晶體管的剖面結構類似。在圖23B中示出了等 效電路圖。采用如在上述結構中的柵絕緣膜的電容器中，由于晶體管閾值電壓 波動，電容受到影響；因此，與柵電極交疊區(qū)域102可添加雜質元素(見圖23C)。 因此，形成了電容器，而不管晶體管閾值電壓如何。在圖23D中示出了這個例 子的等效電路圖。0111
這個實施例可以隨心所欲地與上述的實施方式和實施例結合。 [實施例7]0112
根據本發(fā)明制造的無線芯片的應用范圍廣泛。無線芯片通過貼附到下述物
品來使用例如，票據、硬幣、債券、無記名債券、或證書(駕照、居住證等，
見圖15A)、包裝物(包裝紙、瓶子等，圖15B)、記錄介質(DVD軟件、錄像 帶等，見圖15C)、 ^X具(自行車等，見圖15D)、附屬物品(包、眼鏡、 等，見圖15E)、糧食、衣服、生活用品、電子裝置等。電子裝置是液晶顯示裝 置、EL顯示裝置、電視裝置(也稱作電視或電視接收器)、蜂窩電話等。0113
無線芯片210 Mil貼附于其表面或安裝至l謀上而固定至,品上。例如，無線芯片210安裝在書本封面的基紙上和由其形成的包裝的有機樹脂上。此外， 無線芯片210貼附或安裝到票據、硬幣、債券、無記名債券、或證書等的表面上。
0114
fflil為上述物品中的例如包裝物、記錄介質、個人物品、糧食、衣服、生 活用品、電子裝置等提供無線芯片，可以提升檢查系統(tǒng)、租賃商店等的效率。0115
此外，通過在用于控制物品的系統(tǒng)或流通系統(tǒng)中應用無線芯片，可以實現 完善的系統(tǒng)。例如，存在這樣的情況，在包括顯示部分294的便攜式終端的側 面上提供讀/寫器295和在商品297側面上提供無線芯片296 (見圖16A)。在這 種情況下，當無線芯片296保持在讀/寫器295上方時，系統(tǒng)在顯示部分294中 顯示商品207的原材料、產地、流ffiil程記錄割言息。作為另一個例子，存在 這樣的情況，在傳送帶側面提供讀/寫器295 (見圖16B)。這個例子中，可以容 易地檢查商品297。0116
這個實施例可以隨心所欲地與上述的實施方式和實施例結合。 [實施例8]0117
這個實施例參考圖26解釋了與上述不同的無線芯片的剖面結構。根據本發(fā) 明的無線芯片中，薄膜集成電路提供在第一基底材料53 (也可稱作基板、薄膜 或帶)和第二基底材料54之間。該薄膜集成電路具有絕緣層12至14，提供在 絕緣層12至14上的薄膜晶體管36和37，覆蓋在薄膜晶體管36和37上的絕緣 層40至42，與絕緣層40至42接觸并用作源或漏極布線的導電層43至45，覆 蓋在導電層43至45上的絕緣層46，與絕緣層46接觸并用作天線的導電層47 和48，以及覆蓋在導電層47和48上的絕緣層51 。第一基底材料53提供成與 絕緣層51接觸，以及第二基底材料54提供成與絕緣層12接觸。0118
薄膜晶體管36和37各具有半導體層、柵絕緣層和柵電極層。在如圖26所 示的結構中，柵絕緣層55和56分別提供成僅與柵電極層和側壁絕緣層交疊。 這樣結構可以這樣獲得，在形成絕緣層28 (見圖4B)的同時還刻蝕柵電極層17，并且然后 :主要用于垂直方向的各向異性刻蝕 擇性地刻蝕絕緣層28，
從而形成與柵電極層側面接觸的側壁絕緣層29和30 (見圖5A)。換言之，柵絕 緣層55和56是在形成側壁絕緣層29和30的過程中刻蝕柵絕緣層來形成的。0119
雖然在薄膜晶體管中有一個柵電極的單柵結構和具有兩個以上柵電極的多
柵結構，任一結構都可以用于在本發(fā)明中用到的薄膜晶體管中。在具有兩個柵 電極的晶體管的情況下，包括在薄膜晶體管中的半導體層具有兩個溝道形成區(qū) 域。包括在本發(fā)明的無線芯片中的薄膜晶體管的特征是溝道長度的范圍是hm 到3um。然而，在具有兩個溝道形成區(qū)的薄膜晶體管的情況下，溝道長度與兩 個溝道形成區(qū)的溝道長度之和一致。0120
該申請是基于2004年8月23在日本專利局提交的日本專利申請序列號no. 2004-242994，在此引入其全部內容作為參考。附田樹￡4^月
IO.襯底，11.剝離層，12.絕緣層，13.絕緣層，14.絕緣層，15.結晶 半*層，16.結晶半，層，17.柵絕緣層，18.導電層，19.導電層，20, 導電層，21.導電層，22.掩模，23.n-型雜質區(qū)，24.n-型雜質區(qū)，25.掩 模，26.p-型雜質區(qū)，27.p-型雜質區(qū)，28.絕緣層，29.側壁^^L^， 30.側 壁絕緣層，31.4^模，32. n-型雜質區(qū)，33. n-型雜質區(qū)，34. n-型雜質 區(qū)，35. n-型雜質區(qū)，36,薄膜晶體管，37.薄膜晶體管，38.溝道形成區(qū)， 39.溝道形成區(qū)，40.絕緣層，41. Ife^層，42.絕纟M, 43.導電層，44, 導電層，45.導電層，46.47.導電層，48.導電層，49.開口, 50. 開口， 51.絕絲，52.薄膜集成電路，53.第一基底材料，54,第二基底 材料，61,底部柵電極，62.頂部柵電極，63.底部柵電極，64.頂部柵電 極，70.導電層，71,導電層，72.腿劑掩模，73.抗蝕劑掩模，74.抗 蝕劑掩模，75.抗蝕劑掩模，76.導電層，77.導電層，78.導電層，79.導 電層，80.務賭晶體管，81.導電層，82.導電層，83. ^^層，85,導電層， 86.導電層，91.晶體管，92.晶體管，93.電容晶體管，94.晶體管，95.晶 體管，96.電阻元件，97.電容晶體管，98，電容晶體管，99.電阻元件，101. 電容晶體管，102.區(qū)域，201.天線，202整流電路，203.賴電絲，204. 解調電路，205.時鐘發(fā)生/4M嘗電路，206.用于識別和判定每個代碼的電 路，207.辦器控制器，208,包舍調制電阻器的調制電路，209.編碼電 路，210.無線芯片，211.掩模ROM， 212.檢測電容器，213.檢測電絲， 222.電源部分，223,邏輯部分，224.顯示部分，295.讀/寫器，296.無 線芯片，297.商品
權利要求
1、一種半導體器件，包括第一膜；所述第一膜上的第一絕緣膜；集成電路，所述集成電路包括所述第一絕緣膜上的天線和薄膜晶體管；覆蓋在所述集成電路上的第二絕緣膜；以及覆蓋在所述第二絕緣膜上的第二膜，其中第一膜與第二膜在所述集成電路外部的區(qū)域接觸。
2、 一種半導^機件，包括 第一膜；所述第一膜上的第一絕緣膜；集成電路，所述集成電路包括所述第一絕緣膜上的天線和薄膜晶體管； 覆蓋在所述集成電路上的第二絕緣膜；以及 覆蓋在所述第二絕緣膜上的第二膜，其中第一絕緣膜與第二絕緣膜在第一絕緣膜和第二絕緣膜的邊緣部分接 觸，以及其中第一膜與第二膜在所述集成電路外部的區(qū)域接觸。
3、 一種半導 件，包括 第一膜；所述第一膜上的集成電路，包括 第一絕緣膜；所述第一絕緣膜上的薄膜晶體管；所述薄膜晶體管上的第二絕緣膜；所述第二絕緣膜上的天線；以及所述天線上的第三絕緣膜；以及覆蓋在所述集成電路上的第二膜， 其中第一膜與第二膜在所述集成電路外部的區(qū)域接觸。
4、 一種半導1 件，包括 第一膜；所述第一膜上的集成電路，包括 第一絕緣膜；所述第一絕緣膜上的薄膜晶體管； 所述薄膜晶體管上的第二絕緣膜； 所述第二絕緣膜上的天線；以及 所述天線上的第三絕緣膜；以及 覆蓋在所述集成電路上的第二膜，其中第一絕緣膜與第二絕緣膜在第一絕緣膜和第二絕緣膜的邊緣部分接 觸，以及其中第一膜與第二膜在所述集成電路外部的區(qū)域接觸。
5、 如權利要求14任一項所述的半導體器件，其中第一膜和第二膜包括纖 維材料。
6、 如權利要求14任一項所述的半導 件，其中第一膜和第二膜包括樹脂。
7、 如權禾腰求14任一項所述的半導mi件，其中第一絕緣膜包括選擇由 氧化硅、氮化硅、氧氮化硅和氮氧化硅組成的組中的材料。
8、 如權利要求14任一項所述的半導皿件，其中第二絕緣膜包括有機材料。
9、 如權利要求14任一項所述的半導體器件，其中集成電路包括存儲晶體管。
10、 如權利要求9所述的半導#^件，其中存儲晶體管包括浮柵電極。
11、 如權利要求14任一項所述的半導皿件，其中集成電路包括一次寫入 式存儲器。
全文摘要
本發(fā)明的一個目的是降低無線芯片的成本，進一步，通過實現大量生產無線芯片而降低無線芯片的成本，并且更進一步，提供小型化和較輕的無線芯片。根據本發(fā)明提供一種無線芯片，其中從玻璃襯底或石英襯底上剝離下來的薄膜集成電路形成在第一基底材料和第二基底材料之間。與由硅襯底形成的無線芯片對比，根據本發(fā)明的無線芯片實現了小、薄和輕。根據本發(fā)明的無線芯片中包含的薄膜集成電路至少包含具有LDD(輕摻雜漏極)結構的n-型薄膜晶體管，具有單個漏極結構的p-型薄膜晶體管，以及作為天線的導電層。
文檔編號H01L27/115GK101499479SQ20091000382
公開日2009年8月5日 申請日期2005年8月10日 優(yōu)先權日2004年8月23日
發(fā)明者丸山純矢, 大力浩二, 杉山榮二, 田村友子, 道前芳隆 申請人:株式會社半導體能源研究所