專利名稱：像素電路的制作方法
技術領域：
本發(fā)明涉及一種有機電致發(fā)光(EL)顯示器等的像素電路。
背景技術：
由于有機EL顯示器屬于自發(fā)光類型，所以，其具有對比度高和響應快的特點，適 于移動圖像應用，例如顯示自然圖像的電視機。一般來說，使用例如晶體管的控制元件用 恒定電流來驅動有機EL元件，但是，由于在這種情況下晶體管處于飽和區(qū)，所以即使相同 的灰度電壓(電壓階躍)施加至這些像素，由于晶體管的Vth (閾值電壓)和遷移率特性的 變化，在各像素中產生不同的電流，并且不可能保持均勻的發(fā)光亮度，這是一個問題。為了 解決這個問題，W01998048403公開了一種具有設置在像素內部的用于補償Vth的電路的結 構。

發(fā)明內容
圖7示出了 W01998048403公開的像素電路。在圖7中，具有連接到數據線的源極 的P溝道開關晶體管P4的柵極連接到選通線，該晶體管P4的漏極通過電容Cc連接到P溝 道驅動晶體管Pl的柵極。該驅動晶體管Pl的源極連接到電源VDD，而漏極通過P溝道發(fā)光 控制晶體管P2和有機EL元件OLED連接到負電源。同樣，電容Cs設置于驅動晶體管Pl的 柵極和電源VDD之間，同時復位晶體管P3設置于驅動晶體管Pl的柵極和源極之間。以此結構，在通過發(fā)光控制線，發(fā)光控制晶體管P2已經截止的狀態(tài)下，電源電勢 VDD施加于數據線，通過選通線和復位線，開關晶體管P4和復位晶體管P3導通，Vth被寫入 電容Cc和Cs。接下來，復位晶體管P3截止，以通過電容Cc將數據線灰度信號電壓Vsig施 加至驅動晶體管Pl的柵極，從而柵電壓Vg = Cc/(Cc+Cs) XVsig+Vth被施加至驅動晶體管 Pl的柵極端子。由此，由于在驅動晶體管柵極端子該Vth總是作為偏移量與灰度信號電壓相加， 所以Vth被自動校正。然而，由于灰度信號電壓的動態(tài)范圍被減小到Ce/(Cc+Cs)，所以為了 避免這種情況，優(yōu)選的是使Cc相對于Cs足夠大。然而，如果Cc制作的較大，則像素部分中 被Cc占據的表面區(qū)域增大，使得開口部分的表面面積不利地增大。結果，在高電流強度下 驅動該有機EL元件，難以保證可靠性，例如壽命。也難以用專利文獻1公開的相關技術中的Vth校正電路來校正遷移率，并且，在像 素問存在遷移率變化時，難以在寬的灰度范圍內保證高的亮度均勻性。同樣，有機EL元件 伴隨著發(fā)光，通常發(fā)光亮度降低，而根據現有技術的像素電路，也不可能校正發(fā)光亮度的降 低。本發(fā)明涉及(一種像素電路)包括第一存儲電容器，其具有連接到數據線的第一 端子；開關晶體管，其具有連接到該第一存儲電容器的第一端子，并且所述開關晶體管通過 選擇線來導通和截止；驅動晶體管，其具有連接到所述開關晶體管的第二端子的控制端子， 以及具有連接到電源的第一端子；有機電致發(fā)光元件，其通過發(fā)光控制晶體管連接到所述驅動晶體管的第二端子；第二存儲電容器，其將所述驅動晶體管的所述控制端子與第一電 源側端子相連接；以及復位晶體管，其將所述驅動晶體管的在所述發(fā)光控制晶體管附近側 的第二端子與所述驅動晶體管的所述控制端子或所述第一存儲電容器的靠近所述驅動晶 體管的一側相連接，其中，所述第一存儲電容器與所述數據線交迭地形成。另外，所述第一存儲電容器還可以包括這樣的一部分，構成了所述開關晶體管或 所述復位晶體管的半導體薄膜在該部分延伸；絕緣膜，其由與所述開關晶體管或所述復位 晶體管的柵絕緣膜的處理相同的處理形成；金屬層，其由與所述開關晶體管或所述復位晶 體管的柵極的處理相同的處理形成，其中，所述金屬層和所述數據線通過接觸部相連接。還可以在與所述驅動晶體管的閾值電壓相對應的電壓已經寫入所述驅動晶體管 的柵極之后，使所述開關晶體管截止，同時使所述復位晶體管和所述發(fā)光控制晶體管導通， 也可以通過流入所述驅動晶體管的電流，將通過有機電致發(fā)光元件和所述驅動晶體管對電 源電壓的分壓所獲得的電壓寫入所述驅動晶體管的所述柵極。由此，根據本發(fā)明，可以形成與數據線交迭的存儲電容器。因此，容易獲得大容量 存儲電容器。由此，可以容易地對驅動晶體管執(zhí)行閾值補償。


圖1是示出了實施方式的像素電路的一個示例的結構的圖；圖2A是示出了第一存儲電容器的結構的平面圖；圖2B是示出了第一存儲電容器的結構的截面圖；圖2C是示出了第一存儲電容器的另一結構示例的截面圖；圖3是示出了實施方式的像素電路的另一示例的結構的圖；圖4是示出了各線的狀態(tài)的示例的時間圖；圖5是示出各線的狀態(tài)的另一示例的時間圖；圖6是示出各線的狀態(tài)的又一示例的時間圖；以及圖7是示出了相關技術的像素電路的結構的圖。
具體實施例方式下文將基于附圖描述本發(fā)明的實施方式。圖1示出了本實施方式的像素14的像 素電路。有機EL元件1的陰極連接到所有像素所共有的陰極電極13 (用于供給VSS)；有 機EL元件1的陽極連接到發(fā)光控制晶體管5的漏極端子，該發(fā)光控制晶體管5的柵極端子 連接到發(fā)光控制線12。發(fā)光控制晶體管5的源極端子連接到驅動晶體管2的漏極端子，該 驅動晶體管2的源極連接到所有像素所共有的電源線9 (用于供給VDD)。具有連接到復位線11的柵極端子的復位晶體管4的源極端子連接到發(fā)光控制晶 體管5和驅動晶體管2 二者的連接點，同時，復位晶體管4的漏極端子連接到第一存儲電容 器6的一端，該第一存儲電容器6的另一端連接到數據線8以及開關晶體管3的漏極端子， 開關晶體管3的柵極端子連接到選通線10。開關晶體管3的源極端子連接到驅動晶體管2 的柵極端子以及第二存儲電容器7的一端，第二存儲電容器7的另一端連接到電源線9，由 此構成像素14。第一存儲電容器6具有電容值Ce，第二存儲電容器7具有電容值Cs。前文已經描述了這樣的事實在防止施加于數據線8的灰度信號電壓Vsig的動態(tài)范圍降低時，優(yōu)選地 使得與第二存儲電容器的電容值Cs相比第一存儲電容器的電容值Cc更大。在本實施方式 中，像素14被構造為能夠保證電容Cc足夠大，因為可以通過與數據線8耦合來形成第一存 儲電容器6。圖2A和2B示出了沿數據線8形成的第一存儲電容器6的示例。第一存儲電容器 6的一端連接到數據線8，而另一端連接到開關晶體管3和復位晶體管4 二者的漏極端子。 因此，便于用摻雜有雜質的多晶硅薄膜形成電容器，其中，可以使用第一存儲電容器6的一 端作為數據線，使用另一端作為開關晶體管3和復位晶體管4 二者的漏極端子。此處，圖2A和圖2B所示的第一存儲電容器6是通過用柵元件和已摻雜有雜質的 多晶硅薄膜夾著柵絕緣膜而形成的，柵絕緣膜形成在已摻雜有雜質的多晶硅薄膜上，數據 線8的金屬通過柵金屬和另一個層間絕緣膜形成在上述柵絕緣膜上。由此，基于普通的多 晶硅工藝形成第一存儲電容器6。然后，如截面A-A’所示，數據線8和柵金屬通過接觸部來 相連接，第一存儲電容器的一端構成數據線8，另一端構成已摻雜有雜質的多晶硅薄膜，如 圖2A和圖2B所示的第一存儲電容器6起到如圖1中的存儲電容器6的作用。通過延伸開關晶體管3和復位晶體管4 二者的漏極端子來形成已摻雜有雜質的多 晶硅薄膜，第一存儲電容器6的柵金屬是通過與晶體管的柵極相同的處理而形成的，但是， 它們電絕緣。多晶硅薄膜的中央部分是基本上沒有摻雜雜質的溝道區(qū)域，在任意一側具有 摻雜有雜質的漏區(qū)和源區(qū)，以及通過將柵極經由柵絕緣膜置于溝道區(qū)上，形成晶體管。通過如此構造像素電路，可以使用與數據線8的耦合來形成第一存儲電容器6，這 表明通過沿數據線8形成第一存儲電容器6，可以使存儲電容器6的電容值Cc足夠大。除了借助于柵絕緣膜，也可以借助于層間絕緣膜來形成存儲電容器6，同時，除了 摻雜有雜質的多晶硅，起到存儲電容器的端子作用的金屬可以使用柵金屬等。更具體地而 言，通過不形成如圖2B所示的在數據線和柵金屬之間的接觸部，而將柵金屬連接到摻雜有 雜質的并用作開關晶體管3和復位晶體管4 二者的漏極的多晶硅薄膜，柵金屬和數據線8 通過層間絕緣膜彼此對置的區(qū)域起到存儲電容器6的作用。例如，在如圖2C的結構中，已摻雜有雜質的多晶硅薄膜連接到數據線8。開關晶 體管3和復位晶體管4 二者的漏極端子與該已摻雜有雜質的多晶硅薄膜彼此絕緣。另一方 面，柵金屬通過接觸部而連接到開關晶體管3和復位晶體管4 二者的漏極端子。由此，柵 金屬和數據線之間、以及柵金屬和摻雜有雜質的多晶硅薄膜之間，都起到第一存儲電容器6 的作用。圖3示出了本發(fā)明另一像素14的示例。與圖1的不同點在于復位晶體管4的漏 極端子連接到驅動晶體管2的柵極端子、第二存儲電容器7的未連接到電源線9的一端、以 及開關晶體管3的源極端子。在該像素14中，通過下文將要說明的控制方法，也可以校正 驅動晶體管2的Vth。圖4示出了利用圖1和圖3所示的像素14來校正驅動晶體管2的Vth的控制方 法。如圖4所示，水平周期被劃分為復位周期和數據寫入周期，像素14的操作在各周期不 同。在選擇了像素14的線的水平周期內，選通線10被選中，但是在初始的復位周期 內，首先將復位線11設置為低。由此，開關晶體管3和復位晶體管4導通，驅動晶體管2做二極管連接，使得電流流入有機EL元件1。此后，通過將發(fā)光控制線12設置為高，使得流 入有機EL元件1中的電流通過復位晶體管4流到第一存儲電容器6和第二存儲電容器7。 就在這發(fā)生的同時，與電源線9上同樣的電源電壓VDD施加至數據線8，所以，當經過某一時 間并電流不再流動時，Vth保持在第一存儲電容器6和第二存儲電容器7中。由于通過當 時將復位晶體管11設置為高而使復位晶體管4截止，所以保持在第一存儲電容器6和第二 存儲電容器7中的電勢被固定下來，復位周期完成。此后，如果灰度控制電壓Vsig施加至數據線8，則通過利用與第一耦合電容6耦 合，將與灰度信號電壓Vsig成比例的電勢與Vth相加，將驅動晶體管2的柵電壓Vg控制為 Vg = Cc/(Cc+Cs) XVsig+Vth，從而校正驅動晶體管2的Vth。然而，前文描述的復位周期 不是必需維持到基本上沒有電流流入驅動晶體管2內，復位周期可以為諸如幾μ s到幾十 μ s的合適時間。第一存儲電容器6的電容Cc比第二存儲電容器7的電容Cs充分大，這表明Ce/ (Cc+Cs)基本上等于1，從而保持灰度信號電壓Vsig的動態(tài)范圍。一旦水平周期完成，則發(fā)光控制線被設置為低，與寫入的灰度信號電壓Vsig相對 應的電流通過發(fā)光控制晶體管5流入有機EL元件1中，并且保持發(fā)光直到選擇了下一個像 素14的線。通過如上所述地控制像素14來校正Vth，但是如果驅動晶體管2的遷移率對于各 像素是不同的，則即使可以只校正Vth，但是流入有機EL元件1中的電流也將變化。由此， 像素間產生電壓差、亮度均勻性惡化。因而，如以下所描述的，通過控制圖1的像素14來校 正由于遷移率不同造成的亮度變化。圖5示出了用于除了 Vth校正之外還執(zhí)行遷移率校正的控制方法。不同于圖4，水 平周期分為4部分，即，復位周期、第一數據寫入周期、電流差提取周期、和第二數據寫入周 期。在復位周期中，與圖4相似，當像素14的選通線10被選中時，通過將復位線11設置為 低，將驅動晶體管2做二極管連接，電流臨時流入有機EL元件。接下來，通過將發(fā)光控制線 12設置為高，通往有機EL元件1的電流通路被切斷，電流繼續(xù)流入第一存儲電容器6和第 二存儲電容器7，寫入Vth (復位周期)。此后，如果復位線11被設置為高，寫入第一存儲電容器6和第二存儲電容器7的 Vth被固定下來，并且通過將灰度信號電壓Vsig施加至數據線8，在驅動晶體管2的柵電壓 下校正Vth，并產生了為倒置的灰度信號電壓Vsig的電勢Vg = Ce/ (Cc+Cs) +Vth。所以，通 過將發(fā)光控制線12設置為低，使得Vth校正后的電流流入有機EL元件1中(第一數據寫 入周期)。此處，一旦選通線10被設置為高，即使取消選中，Vth校正后的電流仍繼續(xù)流動。 此時，如果復位線11被設置為低，則存儲在第一存儲電容器6處的電勢隨著流入有機EL元 件1中的電流而變化。即，如果復位線11被設置為低，則電流通過復位晶體管4從第一存 儲電容器6流到有機EL元件1，但是，如果大電流流入有機EL元件1 (驅動晶體管2的遷移 率高)，則復位晶體管4的源極和漏極之間的電壓變小，這表明從第一存儲電容器6流出的 電流變小，而如果流入有機EL元件1的電流較小(驅動晶體管2的遷移率低)，則復位晶體 管4的源極和漏極之間的電壓變高，使得從第一存儲電容器6流出的電流變大。一旦經過了復位線11被設置成低的電流差提取周期并且復位線11被設置成高，在驅動晶體管2的遷移率較高的情況下，第一存儲晶體管6的在復位晶體管側的一端上的 電勢成為較高的電勢，或在驅動晶體管2的遷移率較低的情況下，成為較低的電勢，并且與 驅動晶體管2的遷移率相對應的電勢反映在第一存儲電容器6處(電流差提取周期)。如果進行了這種遷移率校正，選通線10被再一次選中，反映在第一存儲電容器6 處的電勢被寫入第二存儲電容器7(第二數據寫入周期)。由此，在驅動晶體管2的遷移率 高的情況下，較高的電勢被寫入第二存儲電容器7，以抑制驅動晶體管2的電流，而如果遷 移率低，則較低的電勢被寫入第二存儲電容器7，以增強驅動晶體管2的電流。因為除了在復位周期之外灰度信號電壓Vsig持續(xù)施加至數據線8，所以對于所有 的灰度都進行同樣的遷移率校正，但是，因為在電流差提取周期中，復位晶體管4的源漏電 壓變大，且在低灰度的情況下，所需的或更大的電流從第一存儲電容器6流出，所以優(yōu)選地 是電流差提取周期不要太長。另選地，可以使復位線11的低電平相對較高，使復位晶體管 4的導通電阻變大，或延長復位晶體管4的溝道長度，增加導通電阻以避免過電流流動。如果像上述那樣控制圖1的像素14，則可以不僅校正Vth，而且校正遷移率，但是 如果有機EL元件1惡化且電阻變高，則在電流差提取的時，復位晶體管4的源漏電壓更多 地受到有機EL元件1的電壓升高的影響，這表明上述遷移率校正不再恰當地起作用。所以， 優(yōu)選地進行下述有機EL元件1的均一化處理。圖6示出了利用圖1的像素14對有機EL元件1實施均一化處理的控制方法。均 一化處理的過程與圖5相同之處在于水平周期分為4個周期，即，復位周期、第一數據寫入 周期、電流差提取周期和第二數據寫入周期。如果與圖4和圖5相同的復位周期完成，并且 Vth被寫入第一存儲電容器6和第二存儲電容器7，陰極電勢VSS施加至數據線8 (也可以 為與VSS相對應的低電壓)，通過寫入第二存儲電容器7，第一數據寫入周期完成。由此，驅 動晶體管2的柵電壓變得足夠低，驅動晶體管2工作在線性區(qū)。如果在電流差提取周期，選 通線10變?yōu)楦咔椅幢贿x中，則第二存儲電容器7與第一存儲電容器6隔離，通過將復位線 11和發(fā)光控制線12設置為低，由有機EL元件1和驅動晶體管2的導通電阻分壓的電勢被 寫入第一存儲電容器6的復位晶體管側端子。如果有機EL元件1惡化且其電阻變高，則從電源線9流向有機EL元件1的電流 變小，且驅動晶體管2在導通工作期間的漏電勢由于壓降變小而升高。在存在低惡化的情 況下，從電源線9流向有機EL元件1的電流增大，所以，驅動晶體管2在導通工作期間的漏 電勢由于壓降大而降低。驅動晶體管2的漏電勢通過復位晶體管4被寫入第一存儲電容器 6，這表明有機EL元件1的惡化被反映到第一存儲電容器6。另選地，也可以通過在復位周 期完成后的第一數據寫入周期內，將VDD電勢(或高于VDD的電勢)施加至數據線8，并且 寫入第二存儲電容器7以可靠地關斷驅動晶體管2，來將有機EL元件1的惡化反映在第一 存儲電容器6處。即，如果在驅動晶體管2處于截止的狀態(tài)下，復位晶體管4和發(fā)光控制晶 體管5導通，則電流從保持在VDD的數據線8流出，通過第一存儲電容器6、復位晶體管4和 發(fā)光控制晶體管5，流入有機EL元件1，這表明有機EL元件1的陽極電勢被反映在第一存 儲電容器6的一端，以及通過在合適的時間使復位晶體管4截止，與惡化程度相對應的電勢 保持在第一存儲電容器6。在這種情況下，如果惡化顯著，則也難以使電流流動，這表明有 機EL元件1的陽極電勢變高，而如果惡化較輕，則電流容易流動，這表明陽極電勢變低，這 些不同反映在第一存儲電容器6處。
在第二數據寫入周期中，選通線10再次被置為低，有機EL元件1的已經被寫入第 一存儲電容器6的驅動電勢和施加至數據線8的灰度控制信號Vsig借助于第一存儲電容 器6的耦合，被寫入第二存儲電容器7，反映了第一有機EL元件1的惡化的電勢保持在驅 動晶體管2的柵極端子處。即，在顯著惡化的像素中，具有較高的柵電壓；而在輕微惡化的 像素中，具有較低的柵電壓。通過將發(fā)光控制線12設置為低，已經經過了根據惡化程度對 于各有機EL元件1不同的均一化后的電流，以較小的電流流入顯著惡化的像素中，而以較 大的電流流入輕微惡化的像素中，從而進行惡化的均勻性。在第二數據寫入周期中施加至 數據線8的灰度信號電壓Vsig在均一化處理時決定流入所有像素的電流，這一事實是武斷 的，優(yōu)選地是設置為使得流入特定電流，因為如果流入太大電流，則惡化會加速。該均一化處理以例如約60Hz進行，以實現正常顯示。在電流差提取周期內讀取有 機EL元件1在每個幀周期的的惡化狀態(tài)，并且該惡化狀態(tài)被反映在均一化后的電流中，這 表明均一化后的電流是自動調整的。具體而言，作為均一化處理的結果，加速惡化的像素具 有適度的均一化電流，最終相同的電流流入所有像素中。均一化處理優(yōu)選地在與正常圖像顯示周期分開的周期中進行，但是也可以將一個 幀劃分為多個子幀，在開始的子幀中進行正常顯示，之后在下一個子幀中執(zhí)行均一化處理。 在這種情況下，均一化處理優(yōu)選地將設置均一化電流至不影響顯示的程度。通常，有機EL元件的發(fā)光強度的惡化與上述的電阻增加密切相關，這表明利用均 一化處理不僅能夠均衡驅動電壓，還能夠預期使發(fā)光強度的惡化均一化，從而可以防止燒 機(burn-in)。部件列表1有機電致發(fā)光元件2驅動晶體管3開關晶體管4復位晶體管5發(fā)光控制晶體管6第一存儲電容器7第二存儲電容器8數據線9電源線10選通線11復位線12發(fā)光控制線13 陰極14 像素Pl驅動晶體管P2p溝道發(fā)光控制晶體管P3復位晶體管P4p溝道開關晶體管
權利要求
一種用于電致發(fā)光元件的像素電路，其包括數據線和電源；第一存儲電容器，其具有連接到所述數據線的第一端子；開關晶體管，其具有連接到所述第一存儲電容器的第一端子，并且所述開關晶體管通過連接到控制端子的選擇線來導通和截止；驅動晶體管，其具有連接到所述開關晶體管的第二端子的控制端子并且具有連接到所述電源的第一端子；在有機電致發(fā)光元件中的發(fā)光晶體管，該有機電致發(fā)光元件通過所述發(fā)光控制晶體管連接到所述驅動晶體管的第二端子；第二存儲電容器，其將所述驅動晶體管的所述控制端子與第一電源側端子相連接；以及復位晶體管，其將所述驅動晶體管的在靠近所述發(fā)光控制晶體管一側的第二端子與所述驅動晶體管的所述控制端子或所述第一存儲電容器的靠近所述驅動晶體管的一側相連接，其中，所述第一存儲電容器與所述數據線交迭地形成。
2.根據權利要求1所述的像素電路，其中，所述第一存儲電容器包括這樣的一部分，構成了所述開關晶體管或所述復位晶體管的半導體薄膜在該部分延伸；絕緣膜，其用與所述開關晶體管或所述復位晶體管的柵絕緣膜的處理相同的處理形 成；以及金屬層，其用與所述開關晶體管或所述復位晶體管的柵極的處理相同的處理形成；其 中，所述金屬層和所述數據線通過接觸部相連接。
3.根據權利要求1所述的像素電路，其中，在與所述驅動晶體管的閾值電壓相對應的電壓已經寫入所述驅動晶體管的柵極之后， 所述開關晶體管截止，同時所述復位晶體管和所述發(fā)光控制晶體管導通，并且與所述驅動 晶體管的有機電致發(fā)光元件側端子的電壓相對應的電壓，通過流入所述驅動晶體管的電 流，而被設置在所述驅動晶體管的所述柵極處。
全文摘要
為了有效執(zhí)行用于電致發(fā)光元件的驅動晶體管的閾值補償。第一存儲電容器具有連接到數據線的第一端子。開關晶體管的第一端子和復位晶體管的第一端子連接到第一存儲電容器的第二端子。該第一存儲電容器與數據線交迭地形成。
文檔編號H01L27/32GK101897025SQ200880120177
公開日2010年11月24日 申請日期2008年12月1日 優(yōu)先權日2007年12月10日
發(fā)明者川邊和佳 申請人:全球Oled科技有限責任公司