專利名稱：向半導體襯底的硅中蝕刻溝道的方法、在半導體襯底的硅中形成溝道隔離的方法及形成 ...的制作方法
技術(shù)領(lǐng)域：
本文中所揭示的實施例關(guān)于向半導體襯底的硅中蝕刻溝道的方法，關(guān)于在半導體 襯底的硅中形成溝道隔離的方法，且關(guān)于形成多個二極管的方法。
背景技術(shù)：
在集成電路的制造中，將眾多裝置封裝到半導體襯底的小區(qū)域中以產(chǎn)生集成電 路。所述個別裝置中的許多裝置彼此電隔離。因此，電隔離是半導體裝置設(shè)計的整體部分 以用于防止在鄰近組件及裝置之間產(chǎn)生不需要的電耦合。隨著集成電路的尺寸減小，組成電路的裝置被更緊密地放置在一起。隔離電路組 件的常規(guī)方法包括溝道隔離。此溝道隔離是通過向半導體襯底中蝕刻溝道且用絕緣材料填 充所述溝道而發(fā)生的。隨著半導體襯底上的組件的密度已增加，溝道的寬度也已減小。此 外，溝道的深度已趨于增加。其內(nèi)形成有隔離溝道的一種類型的半導體襯底材料為晶體硅， 且所述半導體襯底材料可包括其它材料，例如鍺及/或?qū)щ娦孕薷膿诫s劑。仍需要開發(fā)出 使得能夠例如在溝道隔離的制造中向硅中蝕刻溝道的經(jīng)改進的蝕刻化學物質(zhì)。
圖1為在根據(jù)本發(fā)明的實施例的工藝中的半導體襯底的一部分的圖解等距視圖。圖2為圖1的襯底的穿過圖1中的線2-2獲取的剖視圖。圖3為圖2的襯底的處于圖2所示的處理后的處理下的視圖。圖4為圖3的襯底的處于圖3所示的處理后的處理下的視圖。圖5為圖1的襯底的處于圖4所示的處理后的處理下的視圖。圖6為圖5的襯底的穿過圖5中的線5-5獲取的剖視圖。圖7為圖5的襯底的穿過圖5中的線7-7獲取的剖視圖。圖8為圖5的襯底的處于圖5所示的處理后的處理下的視圖。圖9為圖8的襯底的穿過圖8中的線9-9獲取的剖視圖。圖10為圖5的襯底的穿過圖8中的線10-10獲取的剖視圖。圖11為圖8的襯底的處于圖8所示的處理后的處理下的視圖。圖12為圖11的襯底的穿過圖11中的線12-12獲取的剖視圖。圖13為圖11的襯底的穿過圖11中的線13-13獲取的剖視圖。圖14為圖11的襯底的處于圖11所示的處理后的處理下的視圖。圖15為圖14的襯底的穿過圖14中的線15_15獲取的剖視圖。圖16為圖14的襯底的穿過圖14中的線16_16獲取的剖視圖。圖17為圖14的襯底的處于圖14所示的處理后的處理下的視圖。圖18為圖17的襯底的穿過圖17中的線18_18獲取的剖視圖。圖19為圖17的襯底的穿過圖17中的線19_19獲取的剖視圖。
圖20為圖19的襯底的處于圖19所示的處理后的處理下的視圖。圖21為圖17的襯底的處于圖20所示的處理后的處理下的視圖。圖22為圖21的襯底的穿過圖21中的線22_22獲取的剖視圖。圖23為圖21的襯底的穿過圖21中的線23_23獲取的剖視圖。圖24為圖21的襯底的處于圖21所示的處理后的處理下的視圖。圖25為圖25的襯底的穿過圖24中的線25_25獲取的剖視圖。圖26為圖25的襯底的穿過圖24中的線26_26獲取的剖視圖。
具體實施例方式本發(fā)明的實施例包括向半導體襯底的硅中蝕刻溝道的方法，且還包括在半導體襯 底的硅中形成溝道隔離的方法。此外，本發(fā)明的實施例還包括形成多個二極管的方法。最初參看圖1及圖2，半導體襯底大體上用參考標號10指示。在本文獻的上下文 中，術(shù)語“半導體襯底”或“半導電襯底”經(jīng)定義為意指包含半導電材料的任何構(gòu)造，其包括 (但不限于)例如半導電晶片等塊狀半導電材料(其是單獨的或在其上包含其它材料的組 合中)及半導電材料層(其是單獨的或在包含其它材料的組合中)。術(shù)語“襯底”指代任何 支撐結(jié)構(gòu)，其包括(但不限于)上文所述的半導電襯底。襯底10經(jīng)描繪為包含塊狀半導體 襯底，例如包含單晶硅12，但可使用其它含硅襯底(例如絕緣體上半導體)及其它襯底。材 料12可包括其它材料，例如鍺及/或?qū)щ娦孕薷膿诫s劑。在一個實施例中，塊狀硅材料12 包含經(jīng)摻雜到任何適合的P級摻雜的P型塊狀區(qū)14。其上方依序描繪經(jīng)η型摻雜的η+區(qū) 16、η型η-摻雜區(qū)18及ρ型ρ+摻雜區(qū)20。當然還預期替代的含硅襯底。一系列掩蔽層接納于硅材料20上方。這些層包括襯墊氧化物層22、氮化硅或多晶 硅層24、硬掩蔽層26、抗反射涂層28及經(jīng)圖案化的光致抗蝕劑層30。這些層中的任何層是 任選的，且可包含多種互不相同的材料及/或?qū)?。所述材料可為或可不為最終犧牲的。在 某些實施例中，硬掩模層26可為以下性質(zhì)中的任一者絕緣的、半導電的或?qū)щ姷?。用于?掩模層26的實例絕緣材料包括經(jīng)摻雜或未經(jīng)摻雜的二氧化硅，以及氮化硅。用于硬掩模層 26的實例導電材料包括難熔金屬氮化物(即TiN、WN等)、難熔金屬硅化物(WSix、TiSx等) 或呈元素形式的任何金屬(Ti、W等)中的任一者或其組合。光致抗蝕劑30經(jīng)描繪為已被 圖案化以形成到達抗反射涂層28的溝道32。參看圖3，光致抗蝕劑30 (未圖示)及抗反射涂層28 (未圖示)已用作用以蝕刻穿 過硬掩模層26的掩模，其中光致抗蝕劑層30及抗反射涂層28由所述蝕刻及/或隨后被至 少部分地移除。用于進行所述蝕刻的實例各向異性干式蝕刻化學物質(zhì)針對光致抗蝕劑包括 S02+02或02+HBr或02+N2，且針對抗反射涂層通常包括一種或一種以上碳氟化合物(例如， CF4) +HBr+He。參看圖4，經(jīng)圖案化的硬掩模層26已用作用于蝕刻穿過層24及22的掩模，進而 使溝道32最終延伸到硅12。用于蝕刻穿過氮化硅層24的實例蝕刻化學物質(zhì)包括一種或 一種以上碳氟化合物+SF6+NF3，而用于在所述蝕刻后清除襯墊氧化物22的實例蝕刻化學 物質(zhì)包括一種或一種以上碳氟化合物(例如，CF4、CHF3、CH2F2等)。圖4進而描繪(僅在一 個實例實施例中)在半導體襯底的硅上方形成掩模35，其中掩模35包含穿過所述掩模35 而形成的溝道32。所述掩?？砂ɑ蚩刹话ㄓ惭谀樱覂H在一個實例中可被視為第一掩模，所述第一掩模包含穿過所述第一掩模而形成的第一溝道32，所述第一溝道32在襯底 10上方在第一主要方向上延伸。在圖4的描繪中的所述實例第一主要方向?qū)⒋怪边M入及離 開圖4所在頁面的平面。當然，第一溝道32在此方向上可并不完全筆直且可(僅借助于實 例)相對于彼此蜿蜒，盡管如此，在一個實施例中，第一溝道32如剛才所描述在襯底上方在 第一主要方向上延伸。
參看圖5、圖6及圖7，已通過使用掩模35來向襯底10的硅12中等離子體蝕刻而 使溝道32相對于襯底10延伸。在一個實施例中，所述等離子體蝕刻包含使用包含3&、含 氧化合物及含氮化合物的前驅(qū)氣體來形成蝕刻等離子體。含氧化合物及含氮化合物可包含 不同化合物且/或可包含相同化合物。舉例來說，在一個實施例中，含氧化合物包含O2且 含氮化合物包含N2。相同化合物所包含的實例含氧化合物及含氮化合物包括NOx，其中“X” 在例如約1到3的范圍內(nèi)。此外，當然，前驅(qū)氣體可包含兩種含氧化合物，例如，其中含氧化合物中的一者不 含氮且含氧化合物中的另一者包含氮。舉例來說，僅在一個實施例中，前驅(qū)氣體可包含SF6、 N2、O2&nox?；蛘?，在所述實例中，使得發(fā)生等離子體蝕刻的前驅(qū)氣體可不包括N2。此外， 在一個實施例中，前驅(qū)氣體可包含SF6、O2及N2，基本上由SF6、O2及N2組成，或由SF6、O2及 N2組成。當然，還可使用額外的前驅(qū)氣體，例如HBr。在一個實施例中，在使用SF6、O2及N2 這三種氣體的情況下，使得進行等離子體蝕刻的前驅(qū)氣體可包含比SF6及O2中的每一者多 的N2。在一個實施例中，在蝕刻期間使用的掩模在向硅中等離子體蝕刻的至少較后部分期 間包含最外硬掩模層，且在一個實施例中，所述外部掩模層不含碳，因為所陳述的等離子體 蝕刻化學物質(zhì)可能會蝕刻包含碳的最外硬掩模層。已使用LAM喜世(LAM Kiyo)等離子體蝕刻腔室將本發(fā)明付諸實踐。無論如何且 僅借助于實例，在蝕刻期間的實例壓力可為約1毫托到約50毫托，且上面擱置襯底的基座 的實例溫度范圍為約0°C到約50°C。實例電源功率范圍為約100W到約1，000W，且實例偏 壓為約-20V到約-1，000V。在例如SF6、02、N2及HBr為前驅(qū)氣體的情況下，實例流動速率 包括對于 SF6,約 Isccm 到約 IOOsccm ；對于 02，約 IOsccm 到約 500sccm ；對于 HBr，Osccm 到約500sccm及對于N2，約Isccm到約500sccm。在LAM喜世(LAM Kiyo)等離子體蝕刻腔 室中的特定付諸實踐的實例包括5毫托、7°C、_500V偏壓、400W電源功率、350sCCm的SF6、 45sccm的02、60sCCm的N2及20sCCm的HBr。所使用的特定等離子體蝕刻器可能能夠操作 以使得偏壓或偏置功率可為設(shè)定點，同時允許另一者浮動。在一個實施例中，設(shè)定偏壓，且 允許偏置功率浮動。在另一實施例中，設(shè)定偏置功率，且允許偏壓浮動。已確定，使用SF6及O2而不使用任何含氮化合物的蝕刻可導致顯著的溝道側(cè)壁侵 蝕、不規(guī)則溝道側(cè)壁及/或V形溝道底部。然而，已發(fā)現(xiàn)，通過將含氮化合物添加到等離子 體蝕刻化學物質(zhì)，產(chǎn)生較平滑且/或較筆直的溝道側(cè)壁且具有較平坦的溝道底部，但除非 字面上如此主張，否則本發(fā)明不必要求實現(xiàn)所述結(jié)果中的任一者。此外且在不必受本發(fā)明 的任何理論限制的情況下，在等離子體中存在氮可產(chǎn)生NFx物質(zhì)，此物質(zhì)可有助于或可并不 有助于形成較筆直的側(cè)壁及較平坦的底部。無論如何，本發(fā)明的一個實施例包括使用掩模來向半導體襯底的硅中等離子體蝕 刻溝道，所述掩模具有穿過所述掩模而形成的溝道，其中所述等離子體蝕刻包含包括含硫 組分、含氧組分及NFxW蝕刻等離子體。在一個實施例中，含硫組分由包含SF6的前驅(qū)氣體形成。在一個實施例中，含氧組分的氧可由包含02的前驅(qū)氣體形成，且NFX的氮可由不含氧的 前驅(qū)氣體化合物形成。此外，在一個實施例中，含氧組分的氧及NFX的氮可由包含N0X的前 驅(qū)氣體形成。此外，實例前驅(qū)氣體包括上文所述的前驅(qū)氣體中的任一者，包括其任何組合。溝道32在硅12內(nèi)的實例蝕刻深度為約7，500埃到約20，000埃，其中9，000埃僅 為一個特定實例。參看圖8、圖9及圖10，掩蔽層40已形成于襯底10上方且因此形成于襯底的硅內(nèi) 的第一溝道32上方。在一個實施例中，掩蔽層40包含多層抗蝕劑，其中三個此類實例層被 依序展示為包含第一層42、在第一層42上方的層44及另一層45。在一個實例中，層42呈 液態(tài)樹脂的形式，所述液態(tài)樹脂沉積以完全填充第一溝道32并被接納于第一掩模35的硬 掩模層26上方且其后經(jīng)固化。實例層44為任何含硅硬掩模，其上方為包含感光材料(例 如光致抗蝕劑)的實例層45。參看圖11、圖12及圖13，感光層45已經(jīng)圖案化以形成第二溝道50，所述第二溝 道50在襯底10上方在與第一主要方向正交的第二主要方向上延伸。圖13中的實例第二 主要方向?qū)⒋怪边M入及離開圖13所在頁面的平面，且在圖11中的箭頭13所指的方向上。 此外，如上文所述的所述第一主要方向?qū)⒃趫D11中的箭頭12所指的方向上。當然，第二溝 道50在此第二主要方向上可并不完全筆直且可(僅借助于實例)相對于彼此而蜿蜒，盡管 如此，在一個實施例中，第二溝道50如剛才所描述在襯底上方在第二主要方向上延伸。參看圖14、圖15及圖16，經(jīng)圖案化的感光材料45 (未圖示)已用作用以蝕刻含硅 硬掩模層44、樹脂42及第一掩模35的硬掩模層26的掩模，以使第二溝道50穿過硬掩模層 26而延伸到氮化硅層24，其中感光材料45在所述蝕刻期間及/或隨后被移除。參看圖17、圖18及圖19，已進行蝕刻以使溝道50穿過氮化硅層24及襯墊氧化物 層22而延伸到硅材料12。因此，且僅在一個實施例中，第二溝道50延伸穿過第一掩模35 的硬掩模層26，且第二掩模55形成于第一溝道上方且包含第一掩模的硬掩模層26。參看圖20，已通過使用第二掩模55對硅12進行等離子體蝕刻而使第二溝道50延 伸到硅12中。材料42的一些材料(圖20中未展示或不可見)可保留而免受圖14、圖15 及圖16所描繪的處理(未圖示)，或?qū)⒘硪徊牧咸峁┯诘谝粶系?2的底部(圖20中未展 示或不可見)，以防止在蝕刻第二溝道50的同時將所述第一溝道的若干部分蝕刻得較深。 在一個實施例中，向硅中等離子體蝕刻第二溝道包含使用包含SF6、含氧化合物及含氮化合 物的前驅(qū)氣體來形成蝕刻等離子體?？墒褂蒙衔乃枋龅奶幚碇械娜我徽摺４送?，用以在 硅內(nèi)形成第二溝道的等離子體蝕刻可與用以在硅材料內(nèi)形成第一溝道的等離子體蝕刻相 同或不同。此外且無論如何，用以形成第二溝道的等離子體蝕刻可包含包括含硫組分、含氧 組分及NFX的蝕刻等離子體，例如也如上所述。無論如何且僅借助于實例，溝道50在硅材 料12內(nèi)的實例深度為約2，500埃到約3，500埃，其中約3，000埃為特定實例。所述材料22、24、26、42及44中的一些或全部材料最終可被或可不被從襯底移除。 僅借助于實例，圖21、圖22及圖23描繪所有所述材料已被移除，且無論如何，對第二溝道的 等離子體蝕刻導致形成間隔的含硅臺面65。本發(fā)明的實施例包括在半導體襯底的硅內(nèi)形成溝道隔離的方法，且可包含或可不 包含間隔的含硅臺面的形成。舉例來說且僅借助于實例，上文所述的在圖5到圖7之后的 處理或其它處理可包括將絕緣的溝道隔離材料沉積到所述溝道內(nèi)而不必形成上述實例第二溝道。此外且不管形成臺面，可將絕緣的溝道隔離材料沉積到形成于硅內(nèi)的第一及第二 溝道內(nèi)。無論如何，本發(fā)明的實施例還包含結(jié)合形成間隔的含硅臺面而形成多個二極管的 方法。舉例來說且僅借助于實例，圖24、圖25及圖26描繪后續(xù)處理，借此已沉積絕緣材料 66以使其接納于間隔的含硅臺面65周圍且將導電硅化物層68形成于臺面65上方。實例 絕緣材料66包括氮化硅及二氧化硅中的一者或其組合，且特定實例導電硅化物材料68包 括硅化鈷。當然，可使用替代及/或額外的材料。僅借助于實例，可通過以下方式來制造圖 24到26的構(gòu)造沉積材料66以過量填充溝道，將其平面化且圖案化以暴露含硅臺面，繼而 將臺面的暴露的硅材料予以后續(xù)硅化金屬沉積。無論如何，圖24到26描繪在間隔的含硅臺面65中的個別臺面上形成個別實例二 極管75。在一個實施例中，個別二極管包含p型含硅區(qū)(即，區(qū)20)及n型含硅區(qū)(即，區(qū) 16、18)。在一個實施例中，個別二極管包含含硅區(qū)(即，區(qū)20)及金屬區(qū)(S卩，區(qū)68)。僅借 助于實例，二極管可用于可編程導電隨機存取存儲器(PCRAM)應(yīng)用中。
權(quán)利要求
一種向半導體襯底的硅中蝕刻溝道的方法，其包含在半導體襯底的硅上方形成掩模，所述掩模包含穿過所述掩模而形成的溝道；及使用所述掩模來向所述半導體襯底的所述硅中等離子體蝕刻溝道，所述等離子體蝕刻包含使用包含SF6、含氧化合物及含氮化合物的前驅(qū)氣體來形成蝕刻等離子體。
2.根據(jù)權(quán)利要求1所述的方法，其中所述含氧化合物及所述含氮化合物包含不同化合物。
3.根據(jù)權(quán)利要求1所述的方法，其中所述含氧化合物及所述含氮化合物包含相同化合物。
4.根據(jù)權(quán)利要求3所述的方法，其中所述相同化合物包含N0X。
5.根據(jù)權(quán)利要求1所述的方法，其中所述前驅(qū)氣體包含HBr。
6.根據(jù)權(quán)利要求1所述的方法，其中所述掩模在所述向所述硅中等離子體蝕刻的至少 較后部分期間包含最外硬掩模層，所述最外硬掩模層不含碳。
7.根據(jù)權(quán)利要求1所述的方法，其中所述含氮化合物包含N2。
8.根據(jù)權(quán)利要求7所述的方法，其中所述前驅(qū)氣體包含HBr。
9.根據(jù)權(quán)利要求1所述的方法，其中所述前驅(qū)氣體包含兩種含氧化合物，所述含氧化 合物中的一者不含氮，所述含氧化合物中的另一者包含所述含氮化合物。
10.根據(jù)權(quán)利要求9所述的方法，其中所述一者包含02且所述另一者包含N0X。
11.一種向半導體襯底的硅中蝕刻溝道的方法，其包含在半導體襯底的硅上方形成掩模，所述掩模包含穿過所述掩模而形成的溝道；及使用 所述掩模來向所述半導體襯底的所述硅中等離子體蝕刻溝道，所述等離子體蝕刻包含包括 含硫組分、含氧組分及NFX的蝕刻等離子體。
12.根據(jù)權(quán)利要求11所述的方法，所述含硫組分的硫是由包含SF6的前驅(qū)氣體形成的。
13.根據(jù)權(quán)利要求11所述的方法，其中所述含氧組分的氧是由包含02的前驅(qū)氣體形成 的，且所述NFX的氮是由不含氧的前驅(qū)氣體化合物形成的。
14.根據(jù)權(quán)利要求11所述的方法，其中所述含氧組分的所述氧及所述NFX的所述氮是 由包含N0X的前驅(qū)氣體形成的。
15.一種在半導體襯底的硅中形成溝道隔離的方法，其包含在半導體襯底的硅上方形成掩模，所述掩模包含穿過所述掩模而形成的溝道； 使用所述掩模來向所述半導體襯底的所述硅中等離子體蝕刻溝道，所述等離子體蝕刻 包含使用包含SF6、02及N2的前驅(qū)氣體來形成蝕刻等離子體；及將絕緣的溝道隔離材料沉積 到所述溝道內(nèi)。
16.根據(jù)權(quán)利要求15所述的方法，其中所述前驅(qū)氣體包含HBr。
17.根據(jù)權(quán)利要求15所述的方法，其中所述前驅(qū)氣體包含比SF6及02中的每一者多的N2。
18.根據(jù)權(quán)利要求15所述的方法，其中通過使用基本上由3&、02及隊組成的前驅(qū)氣體 進行所述蝕刻等離子體的所述形成。
19.一種在半導體襯底的硅中形成溝道隔離的方法，其包含在半導體襯底的硅上方形成第一掩模，所述第一掩模包含穿過所述第一掩模而形成的 在所述襯底上方在第一主要方向上延伸的第一溝道，所述第一掩模包含硬掩模層；使用所述第一掩模來向所述半導體襯底的所述硅中等離子體蝕刻第一溝道，所述向所 述硅中等離子體蝕刻所述第一溝道包含使用包含SF6、含氧化合物及含氮化合物的前驅(qū)氣 體來形成蝕刻等離子體；在所述第一溝道上方形成第二掩模，所述第二掩模包含穿過所述第二掩模而形成的在 所述襯底上方在與所述第一主要方向正交的第二主要方向上延伸的第二溝道，所述第二掩 模包含所述第一掩模的所述硬掩模層；使用所述第二掩模來向所述半導體襯底的所述硅中等離子體蝕刻第二溝道，所述向所 述硅中等離子體蝕刻所述第二溝道包含使用包含SF6、含氧化合物及含氮化合物的前驅(qū)氣 體來形成蝕刻等離子體；及在等離子體蝕刻所述第二溝道之后，將絕緣的溝道隔離材料沉積到所述硅中的所述第 一及第二溝道內(nèi)。
20.根據(jù)權(quán)利要求19所述的方法，其中所述第二掩模是由接納于所述第一掩模的所述 硬掩模層上方的多層抗蝕劑形成的。
21.根據(jù)權(quán)利要求19所述的方法，其中所述第一掩模的所述硬掩模層為絕緣的。
22.根據(jù)權(quán)利要求19所述的方法，其中所述第一掩模的所述硬掩模層為導電的。
23.根據(jù)權(quán)利要求22所述的方法，其中所述第一掩模的所述導電硬掩模層包含難熔金 屬氮化物、難熔金屬硅化物或呈元素形式的金屬中的至少一者。
24.一種形成多個二極管的方法，其包含在半導體襯底的硅上方形成第一掩模，所述第一掩模包含穿過所述第一掩模而形成的 在所述襯底上方在第一主要方向上延伸的第一溝道，所述第一掩模包含硬掩模層；使用所述第一掩模來向所述半導體襯底的所述硅中等離子體蝕刻第一溝道，所述向所 述硅中等離子體蝕刻所述第一溝道包含使用包含SF6、含氧化合物及含氮化合物的前驅(qū)氣 體來形成蝕刻等離子體；在所述第一溝道上方形成第二掩模，所述第二掩模包含穿過所述第二掩模而形成的在 所述襯底上方在與所述第一主要方向正交的第二主要方向上延伸的第二溝道，所述第二掩 模包含所述第一掩模的所述硬掩模層，所述第二溝道延伸穿過所述第一掩模的所述硬掩模 層；使用所述第二掩模來向所述半導體襯底的所述硅中等離子體蝕刻第二溝道，所述向 所述硅中等離子體蝕刻所述第二溝道包含使用包含SF6、含氧化合物及含氮化合物的前驅(qū) 氣體來形成蝕刻等離子體，所述向所述硅中等離子體蝕刻所述第二溝道形成間隔的含硅臺 面；及在所述臺面中的個別臺面上提供個別二極管，且沉積絕緣材料以使其被接納于所述間 隔的含硅臺面周圍。
25.根據(jù)權(quán)利要求24所述的方法，其中所述個別二極管包含p型含硅區(qū)及n型含硅區(qū)。
全文摘要
本發(fā)明提供一種向半導體襯底的硅中蝕刻溝道的方法，其包括在半導體襯底的硅上方形成掩模，其中所述掩模包含穿過所述掩模而形成的溝道。使用所述掩模進行等離子體蝕刻以向所述半導體襯底的所述硅中形成溝道。在一個實施例中，所述等離子體蝕刻包括使用包括SF6、含氧化合物及含氮化合物的前驅(qū)氣體來形成蝕刻等離子體。在一個實施例中，所述等離子體蝕刻包括包含含硫組分、含氧組分及NFx的蝕刻等離子體。
文檔編號H01L29/861GK101878521SQ200880118234
公開日2010年11月3日 申請日期2008年11月7日 優(yōu)先權(quán)日2007年12月3日
發(fā)明者克魯帕卡爾·M·蘇布拉馬尼安 申請人:美光科技公司