專利名稱：背側(cè)層的磁檢測的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及按照權(quán)利要求1的集成電路、配置有這種集成電路的卡、初始化這種 集成電路的方法、以及檢驗(yàn)該集成電路的真實(shí)性的方法。
背景技術(shù)：
應(yīng)用于例如智能卡、RFID標(biāo)簽及付費(fèi)電視芯片的集成電路(IC' s)通常含有安全 密鑰并執(zhí)行保密功能。所述集成電路需要被保護(hù)以抵抗來自外界以從中獲取數(shù)據(jù)為目的的 攻擊。集成電路可能同時受前側(cè)以及背側(cè)的攻擊。在本說明書中，半導(dǎo)體器件的“前側(cè)”定 義為在該半導(dǎo)體器件上提供電路的側(cè)面。在本說明書中，這個側(cè)面也被稱為“襯底的第一 側(cè)”。同樣的，在本說明書中，半導(dǎo)體器件的“背側(cè)”定義為與前側(cè)相對的側(cè)面，并且該側(cè)面也 被稱為“襯底的第二側(cè)”。背側(cè)攻擊可以由各種分析技術(shù)組成，如光或光子發(fā)射檢測、熱紅外 檢測、液晶檢測、電壓或電場檢測以及電磁檢測方法。通常這些方法與入侵攻擊結(jié)合使用， 如晶片減薄、激光切割和加熱、聚焦離子束(FIB)技術(shù)。光或激光閃光方法也從背側(cè)使用以 強(qiáng)制信號翻轉(zhuǎn)(flip)。當(dāng)上述技術(shù)中任意一種與數(shù)學(xué)攻擊結(jié)合使用，這些攻擊是非常強(qiáng)大 的。由于許多先前提到的技術(shù)從集成電路的背側(cè)進(jìn)行，所以對這些集成電路的背側(cè)的良好 保護(hù)是必要的。來自集成電路背側(cè)的物理攻擊正成為對集成電路日益重要的威脅，尤其是 對銀行卡。在現(xiàn)有技術(shù)中公開了各種保護(hù)方案。由于金屬化(互聯(lián))層面的數(shù)量以及其密度隨著技術(shù)節(jié)點(diǎn)而增加，前側(cè)攻擊變得 越來越?jīng)]有吸引力。這給感興趣的電路投下陰影，此外，平鋪(tiling)(由于CMP原因的鑲 嵌金屬部分)更加支持這種效果。US2001/003302公開了一種集成電路器件，包括采用加密的電路、以及封裝的包 裝層，其中該電路響應(yīng)由封裝產(chǎn)生的磁場來進(jìn)行加密并/或通過閱讀來自該封裝的密鑰解 密，這樣篡改封裝以獲得允許進(jìn)入電路會引起加密和/或解密失效。集成電路器件包括在 器件襯底中的霍爾效應(yīng)傳感器的傳感器矩陣，還包括芯片上層的開口中的砷化銦薄膜。該 封裝從兩側(cè)圍繞裝置的襯底，并且包括環(huán)氧樹脂基體。在環(huán)氧樹脂基體中提供了各種尺寸、 形狀和/或磁導(dǎo)率的多個粒子360?？梢杂涉団掕F合金制造出這些粒子。一對板形永磁體 設(shè)置在封裝層的上方和下方，并且通過環(huán)氧樹脂粘合到封裝層上。這些磁體設(shè)置成其磁極 沿著相同的方向排列，這樣很方便地與板垂直。圍繞這些板和封裝的是軟磁芯材料的外殼。 外殼的作用是將磁場基本上限制在殼內(nèi)，并且使該磁場與外磁場隔開。外殼適當(dāng)?shù)鼐哂懈?磁導(dǎo)率(103至106被認(rèn)為是適當(dāng)?shù)?。粒子的作用是使磁力線變型。由于粒子的分布的不 一致性，磁力線呈不規(guī)則形狀。由傳感器測量的磁特征通常在每一個傳感器處都不相同，如 上所述。任何嘗試去除外部屏蔽將改變磁場自身的分布，并且因此使該電路不能閱讀密鑰。已知集成電路的優(yōu)點(diǎn)是這種集成電路為數(shù)據(jù)安全建立了相當(dāng)復(fù)雜的解決方案， 并且，這種集成電路尤其不適合用于銀行卡。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種特征是抵御外部攻擊的第一級安全的集成電路，它比已 知集成電路更簡單，并且尤其適合用于銀行卡。本發(fā)明由附屬的權(quán)利要求限定。從屬權(quán)利要求限定有利的實(shí)施例。在第一方面，本發(fā)明涉及一種集成電路包括-具有第一側(cè)和相對的第二側(cè)的襯底；-設(shè)置在襯底第一側(cè)的電路，其中該電路包括至少一個磁場傳感器，以及-采用沉積處理步驟在襯底的第二側(cè)設(shè)置的可磁化區(qū)，該可磁化區(qū)的磁矩配置為 用于產(chǎn)生在至少一個磁場傳感器的位置可檢測的磁場。根據(jù)本發(fā)明的集成電路的特征的作用是可以實(shí)現(xiàn)非常簡單的結(jié)構(gòu)。所需要的全部 東西是在襯底第二側(cè)上的可磁化區(qū)和在襯底第一側(cè)上的至少一個磁場傳感器。此外，采用 沉積處理技術(shù)在襯底上提供這些附加特征，這使得能夠?qū)崿F(xiàn)高度小型化解決方案，因?yàn)闇p 小了尺寸，該解決方案非常適合用于銀行卡。嘗試從其環(huán)境中(例如銀行卡或封裝)去除 根據(jù)本發(fā)明的集成電路會造成可磁化區(qū)損壞(部分去除)或者甚至完全去除。在可磁化區(qū) 已經(jīng)磁化(使得可磁化區(qū)具有在至少一個磁場傳感器的位置處產(chǎn)生可檢測的磁場的磁矩) 的情況下，這種損壞或去除可以通過設(shè)置有抵御外部攻擊的第一級安全的至少一個磁場傳 感器檢測到。已知的集成電路器件在另一方面需要相當(dāng)復(fù)雜的結(jié)構(gòu)。在已知的集成電路器件 中，襯底嵌入在兩個樹脂層之間，該樹脂層包括不同尺寸、形狀和/或磁導(dǎo)率的磁粒子。在 其頂部上，已知集成電路器件包括兩個嵌入在集成電路器件中的永磁體，并且，由磁體、樹 脂和襯底形成的疊層(stack)被具有軟磁芯材料的外殼完全密封，這將磁場基本上限制在 殼內(nèi)。也就是說，需要一些附加部件保護(hù)已知集成電路器件。在這些特征上方，外殼、磁體 以及具有粒子的樹脂不能采用光刻技術(shù)提供。代替地，可以在封裝階段提供這些特征。此 外，由于其尺寸，已知集成電路器件不能完全符合標(biāo)準(zhǔn)銀行卡。銀行卡如智能卡典型為950 微米厚，其中芯片及支撐典型的總厚度為300微米。這已經(jīng)表明只有很少空間給附加部件。 而且，US2001/003302的完全封裝結(jié)構(gòu)使得襯底上的接觸電路復(fù)雜化。在本說明書中，對于沉積處理步驟，指的是傳統(tǒng)的晶片級類型沉積處理步驟， 如濺射、化學(xué)氣相沉積(CVD)、低壓化學(xué)氣相沉積(LPCVD)、等離子體增強(qiáng)化學(xué)氣相沉積 (PECVD)、旋涂、噴涂或原子層沉積(ALD)。對于沉積處理步驟，明顯不是指僅在制造工藝的 封裝階段可能的步驟，如采用粘接層(例如粘合劑、樹脂或焊接材料)安裝。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，至少一個磁場傳感器包括多個磁場傳感 器，多個傳感器中的每一個磁場傳感器設(shè)置成在第一側(cè)局部地感測磁場。磁場傳感器一般 具有局部檢測范圍。在這個范圍之外損壞可磁化區(qū)便不會被檢測出。在襯底上設(shè)置多個傳 感器擴(kuò)大了總檢測范圍，并且因此提高了集成電路的安全級別(security level) 0在根據(jù)本發(fā)明的集成電路的另一實(shí)施例中，可磁化區(qū)設(shè)置成用于產(chǎn)生磁場，該磁 場在第一側(cè)的電子電路的位置是不均勻的。這個實(shí)施例的優(yōu)點(diǎn)是設(shè)計(jì)者可以將磁場傳感器 放置在他選擇的特定場中(在磁場方向和/或磁場強(qiáng)度方面)。在根據(jù)本發(fā)明的集成電路的又一實(shí)施例中，多個磁場傳感器位于第一側(cè)不同局部 磁場的位置。在這個實(shí)施例中，多個磁場傳感器配置為感測不同的磁場(在磁場方向和/或磁場強(qiáng)度方面)。替代地，可以選擇多個磁場傳感器中的選擇對象以獲取感測不同磁場的 子集。在任何情況下，此功能開啟了如下的可能性采用多個磁場傳感器的輸出端上的輸出 值(最終數(shù)字化)，為集成電路指定一個唯一的識別碼或特定的關(guān)鍵碼(keycode)。在最后提到的根據(jù)本發(fā)明的集成電路的實(shí)施例的第一個變型中，可磁化區(qū)包括具 有預(yù)定的磁化模式的多個磁疇，用于在第一側(cè)的傳感器位置產(chǎn)生預(yù)定的磁場?？梢栽谝r底 的第二側(cè)的可磁化區(qū)制造之后，通過在外部磁場中放置集成電路(例如通過永磁體或?qū)щ?線圈)設(shè)置預(yù)定的磁化模式。這樣，在可磁化區(qū)中設(shè)置某些磁化模式，在第一側(cè)傳感器的位 置產(chǎn)生預(yù)定(確定的)磁場。這些預(yù)定磁場可以用于在傳感器輸出端產(chǎn)生輸出信號，該信 號表示識別碼(芯片ID)或關(guān)鍵碼。在最后之前提到的集成電路的實(shí)施例的另一個變型中，可磁化區(qū)包括具有隨機(jī) 的磁化模式的多個磁疇，用于在第一側(cè)傳感器位置產(chǎn)生隨機(jī)的磁場。磁性材料的制作對 本領(lǐng)域熟練的技術(shù)人員是眾所周知的。并且，也已知如何制作材料使隨機(jī)磁化模式發(fā)生。 關(guān)于“隨機(jī)磁化模式”，當(dāng)考慮到例如在一個或更多批次中制造的多個集成電路時，這意 味著該磁化模式由具有隨機(jī)的位置、尺寸或方向的疇構(gòu)成。一旦可磁化區(qū)具有這種隨機(jī) 磁化模式，實(shí)際上就不可能重現(xiàn)這樣的可磁化區(qū)。換句話說，獲得了物理上不可復(fù)制函數(shù) (uncloneable function)，下文中被稱為PUF。PUF’ s用于很多實(shí)際應(yīng)用中，但是通常PUF 僅次于集成電路的指紋識別，使得能夠也產(chǎn)生用于加密協(xié)議的密鑰。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，可磁化區(qū)至少對于紅外光和可見光是不透 明的。優(yōu)選地，在最后提到的實(shí)施例中，可磁化區(qū)和電子電路彼此相對放置使得可磁化區(qū)擋 住第二側(cè)上的入射光。當(dāng)可磁化區(qū)至少對于紅外光和可見光是不透明的，并且當(dāng)可磁化區(qū) 和電子電路如上面所述的方法彼此相對放置，就獲得了更高的安全級別。從背側(cè)的光學(xué)檢 驗(yàn)方法在沒有去除磁性層時實(shí)際上不可能進(jìn)行。然而，這種去除必然會被至少一個磁場傳 感器感測到，這可以用于清除在電子電路中的保密內(nèi)容。替代地，這也可以用于關(guān)閉或重置 該電子電路。因此這里描述的實(shí)施例提供更高防篡改能力的集成電路。在實(shí)施例中，當(dāng)沿著垂直于襯底的方向看時可磁化區(qū)與電子電路重疊。在另一實(shí) 施例中，可磁化區(qū)完全覆蓋第二側(cè)。后一種實(shí)施例設(shè)置在最簡單的結(jié)構(gòu)。在提供可磁化區(qū) 后不需要圖案化步驟。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，襯底包括在其第二側(cè)，至少對紅外光和可 見光是不透明的保護(hù)層。該保護(hù)層被夾在可磁化區(qū)和襯底的余下部分之間。這個層的一個 優(yōu)點(diǎn)是實(shí)際上不可能在沒有同時去除可磁化區(qū)和保護(hù)層本身時從背側(cè)進(jìn)行光學(xué)檢驗(yàn)方法。 然而，去除可磁化區(qū)必然會被至少一個磁場傳感器感測到，這可以用于清除在電子電路中 的保密內(nèi)容。替代地，這也可以用于關(guān)閉或重置該電子電路。因此這里描述的實(shí)施例提供 更高防篡改能力的集成電路。這個實(shí)施例可以與包含至少對紅外光和可見光是不透明的可 磁化區(qū)的實(shí)施例相結(jié)合。在根據(jù)本發(fā)明的集成電路的第一組實(shí)施例中，可磁化區(qū)配置為用于在電子電路位 置產(chǎn)生具有平行于襯底第一側(cè)延伸的橫向磁場分量的磁場，其中至少一個磁場傳感器可以 感測到橫向磁場分量。在根據(jù)本發(fā)明的集成電路的第二組實(shí)施例中，可磁化區(qū)配置為用于在電子電路位 置產(chǎn)生具有垂直于襯底第一側(cè)延伸的縱向磁場分量的磁場，其中至少一個磁場傳感器可以感測到縱向磁場分量。第一組和第二組實(shí)施例可以結(jié)合。在這種情況下，在電子電路位置的磁場具有橫 向磁場分量以及縱向磁場分量。在這種情況下，可以采用感測橫向磁場分量的磁場傳感器 與感測縱向磁場分量的磁場傳感器的組合。在另一實(shí)施例中，此功能用來產(chǎn)生更多的磁場 傳感器的讀出的變化。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，至少一個磁場傳感器是由其第一電極分離 成第一區(qū)域和第二區(qū)域的晶體管形成，其中第一區(qū)域和第二區(qū)域的每一個在檢測的情況下 承載檢測電流，并且其中流經(jīng)第一區(qū)域和第二區(qū)域的檢測電流之間的差表示磁場。已經(jīng)發(fā) 現(xiàn)，采用這種更改的晶體管作為傳感器可以提供可靠的結(jié)果，并且可以將傳感器集成到集 成電路中。特別是，可以采用CMOS兼容技術(shù)制造傳感器。所述晶體管可以是M0S晶體管。在這種情況下，漏電極分離成第一和第二區(qū)域，每 一個區(qū)域承載檢測電流。優(yōu)選地，該晶體管可以是具有發(fā)射極、基極和集電極的雙極晶體管。在這種情況 下，集電極分離成第一和第二集電極區(qū)，每一個集電極區(qū)承載檢測電流。這里，第一和第二 集電極區(qū)、基極區(qū)和發(fā)射極區(qū)位置彼此相對設(shè)置在操作中，發(fā)射極電流穿過基極區(qū)的一部 分分布在第一和第二集電極區(qū)上，獲得第一和第二檢測電流。采用這種具有分離集電極結(jié) 構(gòu)的雙極晶體管作為磁場傳感器可以實(shí)現(xiàn)高線性及高靈敏度。更具體地，通過與電流面垂直的磁場分量(Bx，Bz)確定第一和第二檢測電流之間 的差，其中通過發(fā)射極區(qū)、基極區(qū)以及第一和第二集電極區(qū)限定該電流面，并且該電流面沿 著由發(fā)射極電流以及第一和第二檢測電流限定的方向延伸。在非常有利的實(shí)施情況下，半導(dǎo)體層包括沿著平行于襯底第一側(cè)的方向延伸的掩 埋N阱，并且發(fā)射極區(qū)位于第一側(cè)該掩埋N阱的上方。因?yàn)楝F(xiàn)在至少一個磁場傳感器構(gòu)成 了兼容三阱技術(shù)的磁性雙極晶體管結(jié)構(gòu)，所以這種實(shí)施方式是有利的。磁場傳感器與三阱 技術(shù)的兼容性也存在于發(fā)射極區(qū)下方的掩埋N阱中。在0. 18微米或超過0. 18微米的工藝 節(jié)點(diǎn)的CMOS技術(shù)中三阱本身是可獲得的工藝選項(xiàng)。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，電流面沿著垂直于襯底第一側(cè)的方向延 伸。這適合在掩埋N阱中形成集電極區(qū)，并且基極區(qū)是p型半導(dǎo)體，發(fā)射極區(qū)是n型半導(dǎo)體。 在這個實(shí)施例中磁場傳感器構(gòu)成了垂直雙極npn磁性晶體管結(jié)構(gòu)，其優(yōu)點(diǎn)是感測平行于襯 底第一側(cè)的磁場。這個實(shí)施例依靠對在三阱CMOS技術(shù)中的掩埋N阱的理解，可以用作雙極 晶體管集電極電流的電流路徑，該掩埋N阱通常用于隔離半導(dǎo)體器件中的P阱。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，掩埋N阱包括被襯底分隔區(qū)沿著平行于第 一側(cè)方向分離的兩個部分，這兩個部分形成了第一和第二集電極區(qū)。因?yàn)樵诘谝缓偷诙?電極區(qū)上方磁場傳感器特征是控制第一和第二集成極區(qū)上、穿過基極區(qū)的發(fā)射極電流分 布，所以這個實(shí)施例是有利的。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，當(dāng)沿著垂直于襯底的方向看，半導(dǎo)體襯底 的分隔區(qū)與發(fā)射極區(qū)中心對齊。在這個實(shí)施例中磁場傳感器特征是平均分布在第一和第二 集電極區(qū)上方、穿過基極區(qū)的發(fā)射極電流。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，當(dāng)沿著垂直于襯底的方向看，半導(dǎo)體襯底 的分隔區(qū)和發(fā)射極區(qū)中心偏移預(yù)定距離。偏移量決定了在集電極區(qū)上、穿過基極區(qū)的發(fā)射
7極電流的分布。位于第一集電極區(qū)側(cè)的分隔區(qū)越多，穿過基極區(qū)流向第二集電極區(qū)的發(fā)射 極電流就越大，反之亦然。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，至少一個磁場傳感器還包括在掩埋N阱中 從第一側(cè)延伸至集電極區(qū)的n型接觸區(qū)，該n型接觸區(qū)特征是從集電極區(qū)到電路的電連接n 型接觸區(qū)可以放置在任何適當(dāng)?shù)奈恢?，只要其相對于發(fā)射極區(qū)和基極區(qū)的位置使其不影響 電流分布。這基本上表明不應(yīng)太靠近發(fā)射極區(qū)。此外，優(yōu)選地，接觸區(qū)同樣應(yīng)該放置在離發(fā) 射極區(qū)相等的距離以便保證更加相等的電流分布。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，至少一個磁場傳感器還包括第二導(dǎo)電類型 的第三集電極區(qū)和第四集電極區(qū)，該第三集電極區(qū)和第四集電極區(qū)形成雙極晶體管的集電 極的一部分，其中第三集和第四集電極區(qū)、基極區(qū)和發(fā)射極區(qū)位置彼此相對設(shè)置成在操作 中，發(fā)射極電流穿過基極區(qū)的一部分也分布在第三和第四集電極區(qū)上，獲得第三和第四集 電極電流，其中由垂直于另一電流面的另一磁場分量確定第三和第四集電極電流之間的 差，該另一電流面沿著垂直于襯底第一側(cè)的方向延伸，其中通過發(fā)射極區(qū)、基極區(qū)、以及第 三和第四集電極區(qū)限定另一電流面，該另一電流面沿著發(fā)射極電流、第三和第四集電極電 流的流動方向限定的方向延伸。在這個實(shí)施例中的磁場傳感器實(shí)際上是有利地特征是2維磁場方向測量的2合1 磁場傳感器，這使得磁場傳感器的更多可能的計(jì)數(shù)給出可磁化區(qū)的某種磁化模式。第一和 第二集電極區(qū)測量垂直于電流面的第一磁場分量，并且第三和第四集電極區(qū)測量垂直于另 一電流面方向的第二磁場分量。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，電流面與另一電流面彼此互相垂直。在這 種結(jié)構(gòu)中，實(shí)際磁場方向可以由集電極區(qū)測量的兩個磁場矢量分量確定。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，集電極區(qū)、基極區(qū)和發(fā)射極區(qū)位于第一側(cè) 掩埋N阱上方，沿著平行于第一側(cè)的方向位置彼此相對設(shè)置。在這個實(shí)施例中磁場傳感器 構(gòu)成了橫向雙極磁性晶體管結(jié)構(gòu)，這個結(jié)構(gòu)的優(yōu)點(diǎn)是感測垂直于襯底第一側(cè)的磁場。當(dāng)與 垂直雙極磁性晶體管結(jié)構(gòu)或2合1的2維磁場傳感器組合使用時，這個磁場傳感器是非常 有利的，分別特征是2D磁場測量(在垂直于襯底第一側(cè)的平面上)和3D磁場測量。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，在第一導(dǎo)電類型的基極區(qū)中形成第二導(dǎo)電 類型的集電極區(qū)和發(fā)射極區(qū)。這個實(shí)施例特征是基極區(qū)中附加漂移場或霍爾場的應(yīng)用。在最后提到的實(shí)施例的第一個變型中，基極區(qū)包括兩個具有更高摻雜濃度的第一 導(dǎo)電類型的基極接觸區(qū)，兩個基極接觸區(qū)中的第一個設(shè)置在與面對集電極區(qū)的一側(cè)相對的 發(fā)射極區(qū)的一側(cè)，兩個基極接觸區(qū)中的第二個設(shè)置在與面對發(fā)射極區(qū)的一側(cè)相對的集電極 區(qū)的一側(cè)。因此在襯底第一側(cè)獲得的結(jié)構(gòu)構(gòu)成了在三阱CMOS技術(shù)中的橫向漂移輔助雙極 磁性晶體管，用于感測垂直磁場分量。在第二個變型中，基極區(qū)包括兩個具有更高摻雜濃度的第一導(dǎo)電類型的基極接觸 區(qū)，兩個基極接觸區(qū)中的第一個設(shè)置在面對集電極區(qū)的發(fā)射極區(qū)的一側(cè)，兩個基極接觸區(qū) 中的第二個設(shè)置在發(fā)射極區(qū)相對的一側(cè)。因此在襯底第一側(cè)獲得的結(jié)構(gòu)組成了三阱CMOS 技術(shù)中具有注入調(diào)制的橫向雙極磁性晶體管(lateral bipolar magnetotransistor)，用 于感測垂直磁場分量。優(yōu)選地，在更早提到的具有雙極磁性晶體管的實(shí)施例中，電子電路至少包括CMOS電路。CMOS電路與三阱技術(shù)完全兼容，并且因此這個實(shí)施例特征是易于集成磁性晶體管 (與三阱技術(shù)兼容)和電子電路。特別是這可以集成具有A/D轉(zhuǎn)換器的傳感器。以這種方 式，可以盡量縮短在集成電路中傳輸模擬信號的距離。這與為了感測出在檢測電流中的微 小差別是有關(guān)系的。作為替代，采用晶體管作為磁場傳感器，其可以采用正交霍爾傳感器。這樣霍爾傳 感器包括源、漏以及在其之間的溝道區(qū)，還包括沿著其溝道區(qū)兩旁的一對霍爾電壓接觸，其 中在操作期間，霍爾電壓接觸之間的電壓差表示磁場傳感器感測到的磁場。在根據(jù)本發(fā)明的集成電路的實(shí)施例中，電子電路包括存儲數(shù)字?jǐn)?shù)據(jù)的存儲器。需 要存儲到存儲器中的數(shù)據(jù)可以是下列所述的任何子集被保護(hù)抵御黑客攻擊的數(shù)據(jù)、安全 密鑰、指紋等等。存儲器優(yōu)選是一次可編程的，如EPROMs。然而，也可以是另一種常規(guī)存儲 元件，包括 EEPROM、DRAM、SRAM 和 MRAM。在第二方面，本發(fā)明涉及一種設(shè)置有按照本發(fā)明的集成電路的卡。這種卡在集成 電路的可磁化區(qū)(部分)去除/損壞后無法使用。當(dāng)從卡上去除集成電路時，這種(部分) 去除/損壞可能已經(jīng)發(fā)生。在任何卡操作之前先檢驗(yàn)該集成電路的真實(shí)性，在討論根據(jù)本 發(fā)明檢驗(yàn)真實(shí)性的方法時還將詳細(xì)說明。由于至少一個磁場傳感器的磁場的實(shí)際值可以與 存儲的第一參考值相比較，所以在沒有磁場傳感器檢測該事件時，實(shí)際上不可能去除或損 壞可磁化區(qū)。因此，在(部分)去除可磁化區(qū)后，可以檢測到包含本發(fā)明的集成電路的卡不 再是真實(shí)的。本發(fā)明的卡優(yōu)選地是包含任何金融或私人數(shù)據(jù)，或提供對任何建筑或信息訪問權(quán) 的智能卡。對這種智能卡，安全需求表現(xiàn)出持續(xù)增加，這涉及到提高這些智能卡的置信度和 使用。替代地，該卡可以是應(yīng)答器型的卡，能夠無接觸地讀出。該卡也可以是鈔票。在這種 情況下，集成電路必須非常薄。另一種類型卡是用于移動電話的SIM卡。在無接觸地讀出 時，卡將包含與接入設(shè)備通信的天線。然后，集成電路中的電子電路與所述的天線連接。由按照本發(fā)明的集成電路中的至少一個磁場傳感器測量的磁場是不可預(yù)測的。因 此，需要一個初始化集成電路的方法。在第三方面，本發(fā)明涉及一種初始化按照本發(fā)明的集成電路的方法。該方法包括 以下步驟-確定在至少一個磁場傳感器之一的位置的磁場的實(shí)際值，以及_將該實(shí)際值存儲作為第一參考值。重要的是磁場的實(shí)際值存儲作為第一參考值，使得之后能夠檢測出磁場的任何變 化。這個方法并不限于具有鈍化結(jié)構(gòu)、其阻抗實(shí)在無法預(yù)測的半導(dǎo)體器件。在某些應(yīng)用中， 在某些情況下集成電路需要重新初始化，例如在重新利用的應(yīng)用中這是優(yōu)選的，然而，這可 能的代價(jià)是較低安全級別。例如在根據(jù)本發(fā)明的集成電路的用途的上下文中，重新利用對 提供對建筑的訪問權(quán)是非常有利的?？梢哉J(rèn)識到將實(shí)際值存儲為第一參考值之前，可以根 據(jù)算法修改實(shí)際值。例如，該實(shí)際值可以乘以一個整數(shù)值以便產(chǎn)生一個范圍在0至1000之 間的值。同樣地，該實(shí)際值可以修改以便產(chǎn)生一個整數(shù)，或者被數(shù)字化。初始化集成電路的方法的另一實(shí)施例包括，在確定實(shí)際值的步驟之前，另一步驟是-配置用于產(chǎn)生在至少一個磁場傳感器中的另一個的位置可檢測的磁場的可磁化 區(qū)。當(dāng)可磁化區(qū)在制造后被磁化時，這個方法在該申請中是尤為需要的。
在第四方面，本發(fā)明涉及一種檢驗(yàn)按照本發(fā)明的集成電路的真實(shí)性的方法，該集 成電路已經(jīng)通過根據(jù)本發(fā)明的初始化的方法完成初始化。這個方法包括以下步驟-測量在至少一個傳感器之一位置的磁場的第一實(shí)際值；-接收第一參考值；-將第一參考值與第一實(shí)際值相比較，以及-僅在第一實(shí)際值與第一參考值之間的差小于預(yù)定閾值時，識別該集成電路的真 實(shí)性。一旦集成電路的真實(shí)性被確定核實(shí)，就可以進(jìn)行任何進(jìn)一步的操作。在集成電路 的真實(shí)性被確定為假，則該集成電路可能重置或任何具體內(nèi)容都將被刪除，這防止黑客獲 得對集成電路的保密內(nèi)容的訪問權(quán)。可以認(rèn)識到將實(shí)際值與第一參考值相比較之前，可以根據(jù)算法修改。例如，該實(shí)際 值可以乘以一個整數(shù)值以便產(chǎn)生一個范圍在0至1000之間的值。同樣地，該實(shí)際值可以修 改以便產(chǎn)生一個整數(shù)，或者被數(shù)字化。如果有一個修改算法，將會在半導(dǎo)體器件中實(shí)施，這 樣就不能改寫。在這種情況下，就保證了實(shí)際值和第一參考值以同樣的方式修改。參考下面所述的實(shí)施例，本發(fā)明的這些和其它方面將顯而易見，并結(jié)合這些實(shí)施 例，來闡述本發(fā)明的這些和其它方面。


在附圖中圖1示出了按照本發(fā)明第一實(shí)施例的集成電路的示意性俯視圖和截面圖；圖2示出了按照本發(fā)明第二實(shí)施例的集成電路的示意性俯視圖和截面圖；圖3闡明了對于第一示例性實(shí)施例，確定在襯底第一側(cè)由磁場傳感器檢測到的磁 場的參數(shù)；圖4闡明了對于第二示例性實(shí)施例，確定在襯底第一側(cè)由磁場傳感器檢測到的磁 場的參數(shù)；圖5示出了包括按照本發(fā)明的集成電路的卡的示意性截面圖；圖6示出了可以用于本發(fā)明集成電路中的磁場傳感器的第一實(shí)施例的示意性截 面圖；圖7示出了可以用于本發(fā)明集成電路中的磁場傳感器的第二實(shí)施例的示意性截 面圖；圖8示出了圖6的磁場傳感器的示意性俯視圖和更詳細(xì)的示意性截面圖；圖9示出了圖7的磁場傳感器的示意性俯視圖和更詳細(xì)的示意性截面圖；圖10示出了可以用于本發(fā)明集成電路中的磁場傳感器的第三實(shí)施例的示意性俯 視圖；圖11示出了可以用于本發(fā)明集成電路中的磁場傳感器的第四實(shí)施例的示意性俯 視圖，以及圖12示出了可以用于本發(fā)明集成電路中的磁場傳感器的第五實(shí)施例的示意性俯 視圖。
10
具體實(shí)施例方式應(yīng)該注意的是上述實(shí)施例闡明而非限制本發(fā)明，本領(lǐng)域熟練的技術(shù)人員在不背離 所附加權(quán)利要求的范圍的情況下，將能夠設(shè)計(jì)許多替代實(shí)施例。在權(quán)利要求中，任何放置在 括號內(nèi)的參考符號不解釋為限制本權(quán)利要求。采用動詞“包括”及其詞形變化并不排除除 在權(quán)利要求中以外的元件或步驟的存在。在元件前的冠詞“一”或“一個”不排除多個這樣 的元件的存在。本發(fā)明可以通過包括幾個不同的元件的硬件，以及通過適當(dāng)編程的計(jì)算機(jī) 來實(shí)現(xiàn)。在器件權(quán)利要求中列舉了多個手段，這些手段中的多個可以通過一個相同的硬件 來實(shí)施。重要的是，在相互不同的附屬的權(quán)利要求中列舉的某些措施不表示不能組合這些 措施以獲得好處。在所有附圖中，類似或相同的特征用相同的參考符號或標(biāo)識表示。正如在本說明書中前面描述的那樣，對保護(hù)IC以抵御其目的是從中獲取數(shù)據(jù)的 物理攻擊有著越來越多的需求。來自IC背側(cè)的物理攻擊成為IC日益重要的威脅，尤其對 銀行卡。雖然以前提出了集成電路背側(cè)保護(hù)的各種方案，這些方案是復(fù)雜并且昂貴的解決 方法。此外，已知的方案由于其復(fù)雜性無法與傳統(tǒng)的光刻技術(shù)兼容，并且必須在制造過程的 后期進(jìn)行。在本說明書中，半導(dǎo)體器件的“前側(cè)”定義為該半導(dǎo)體器件上提供電路的側(cè)面。在 本說明書中這個側(cè)面也被稱為“襯底的第一側(cè)”。同樣的，半導(dǎo)體器件的“背側(cè)”定義為與前 側(cè)相對的側(cè)面，并且在本說明書中這個側(cè)面也被稱為“襯底的第二側(cè)”。凡在本申請中提到磁場是“可檢測的”，這意味著磁場應(yīng)當(dāng)局部至少超過任何背景 磁場(例如地球磁場)的值，并且優(yōu)選地最好超過該背景磁場達(dá)十倍因子。很難指出什么 是真正的下限。首先，如果背景磁場是地球磁場，其強(qiáng)度和方向主要取決于地理位置、海拔 高度等。其次，取決于采用的磁場傳感器的靈敏度，并且取決于最后圍繞磁場傳感器的外圍 電路，外圍電路設(shè)置為補(bǔ)償?shù)托旁氡?。認(rèn)為設(shè)想對于特定背景磁場起作用的磁場傳感器是 熟練的技術(shù)人員的常規(guī)手段和常規(guī)工作和實(shí)驗(yàn)?zāi)芰χ畠?nèi)。在本申請中，凡提到詞“襯底”，就是指襯底以及一切依靠晶片級類型沉積處理 步驟集成在其上面的任何東西，該晶片級類型沉積處理步驟包括如下步驟化學(xué)氣相沉積 (CVD)、低壓化學(xué)氣相沉積(LPCVD)、物理氣相沉積(濺射)、旋涂、噴涂、原子層沉積(ALD) 或等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)。不視為襯底的一部分的是襯底載體(例如封裝的 引線框架)、用于將襯底安裝在另一部分如封裝或襯底載體上的粘接層(樹脂、粘合劑、焊 接材料)。圖1示出了按照本發(fā)明第一實(shí)施例的集成電路的示意性俯視圖和截面圖。在圖中 右手邊的截面圖是在圖中左手邊的俯視圖中沿線AA’截取的。集成電路IC包括具有第一 側(cè)S1(前側(cè))和第二側(cè)S2(背側(cè))的襯底SUB。在第一側(cè)SI提供了一個電子電路(未示 出)。該電子電路包括磁場傳感器Snsr。在襯底SUB的第二側(cè)S2通過晶片級類型沉積處 理步驟提供可磁化區(qū)MR?？纱呕牧先玮S鐵硼(NdFeB)或鈷-鉬(CoPt)，可以通過濺射步驟沉積在襯底 SUB的第二側(cè)S2。這可以通過在DC或RF類型濺射系統(tǒng)中在壓力典型為1_20毫托的氬氣 (Ar)中，從這些材料的均勻靶來實(shí)現(xiàn)。磁化發(fā)生在濺射系統(tǒng)外部，或者在均勻磁場(以獲得 一個單個均勻磁疇)中來進(jìn)行，或者通過在初沉積膜上方移動更小磁化器件(磁軛)限定 較小的亞芯片級區(qū)域來進(jìn)行。通過使這種移動實(shí)際上是隨機(jī)的，可以獲得磁疇的隨機(jī)分布。
設(shè)置可磁化區(qū)MR以便其具有足夠的矯頑力，并且剩磁可以保持一些磁“信息”在 其中。然后，任何磁信息可以產(chǎn)生一個雜散磁場，可以被集成電路IC前側(cè)Sl的磁場傳感器 Snsr檢測到。在圖1中，可磁化區(qū)MR設(shè)置有一個具有磁矩M的的磁疇MD。采用不同的表 述，磁疇定義為在一個主要方向上具有磁化的疇。在這個示例中，磁矩M方向?yàn)槠叫杏谝r底 SUB第一側(cè)Sl的方向。磁疇MD可以覆蓋襯底SUB的全部背側(cè)S2。選擇磁疇MD的磁矩M 以便可以檢測到磁場傳感器Snsr位置的磁場H。在圖1的截面圖中，示出的一對磁力線FL 僅用作示例說明的目的。實(shí)際上，磁力線FL可以沿著與此處所示不同的路徑。然而必要的 是磁場傳感器Snsr位置的局部磁場H超過某一最小值便可以檢測到。這個最小值也取決 于存在的任何背景磁場。顯然，應(yīng)當(dāng)采取措施屏蔽集成電路IC不受外部磁場影響。這可以 通過集成電路IC的封裝實(shí)現(xiàn)，但是增加了集成電路IC的成本。所獲得的較低的背景磁場 意味著可以檢測到的最低下限可以移動到更低的磁場強(qiáng)度。然而，在這種情況下磁場傳感 器Snsr的靈敏度會成為限制因素。
在圖1中磁場傳感器Snsr放置在集成電路IC的中部僅用作示例說明的目的。替 代地，磁場傳感器Snsr可以放置在任何其他存在可檢測磁場H的位置。另外，磁場傳感器 Snsr設(shè)置在鄰接第一側(cè)Sl的表面。然而，該磁場傳感器也可以設(shè)置距離襯底SUB第二側(cè) S2的表面一段距離。這例如是集成電路IC包括互連層(未示出)和在元件頂部包括電介 質(zhì)(包括鈍化層)時的情形，這些元件例如是晶體管、電容、電阻及形成電子電路一部分的 電感。在本說明書中，詞語“在第一側(cè)”絕不希望限于“在表面”。在圖1中，可磁化區(qū)MR設(shè)置為在電子電路位置主要產(chǎn)生具有平行于襯底SUB第一 側(cè)Sl延伸的橫向磁場分量H的磁場。按照這一點(diǎn)，磁場傳感器Snsr應(yīng)當(dāng)可以感測橫向磁 場分量。在替代的實(shí)施例中，可磁化區(qū)MR設(shè)置為在電子電路位置產(chǎn)生具有垂直于襯底SUB 第一側(cè)Sl延伸的縱向磁場分量的磁場。類似地，磁場傳感器Snsr應(yīng)當(dāng)可以感測縱向磁場 分量。在另一實(shí)施例中這兩個方面被混合。嘗試從其環(huán)境(例如銀行卡或封裝)去除圖1的集成電路IC會造成可磁化區(qū)MR 損壞(部分去除)或者甚至完全去除。這種損壞或去除造成所產(chǎn)生的磁場改變并且可以被 磁場傳感器Snsr檢測到。在檢測到之后，可以啟動任何適當(dāng)?shù)膭幼?重置、刪除內(nèi)容、通過 燒斷熔絲自毀等)，這提供抵御外部攻擊的第一級安全。磁場傳感器可以包括用于產(chǎn)生數(shù)字 輸出比特的模數(shù)轉(zhuǎn)換裝置(AD轉(zhuǎn)換器)。圖2示出了按照本發(fā)明第二實(shí)施例的集成電路的示意性俯視圖和截面圖。在圖中 右手邊的截面圖是在圖中左手邊的俯視圖中沿線AA’截取的。在集成電路IC的實(shí)施例中， 可磁化區(qū)MR設(shè)置有四個磁疇MDl、MD2、MD3、MD4，其中每一個磁疇具有不同的磁矩M。磁疇 的第一個MDl具有第一方向的第一磁矩Mdi，磁疇的第二個MD2具有與第一方向相反的第二 方向的第二磁矩MD2。在第一磁疇MDl和第二磁疇MD2之間有一個具有變化方向的磁化的 界面MDI。這個界面也稱作疇壁。在這個示例中，界面MDI沿著與襯底SUB的邊緣呈α角 度的直線延伸。在其他實(shí)施例中，該界面可以沿著其他曲線延伸和/或界面與襯底SUB的 邊緣呈不同的角度。在襯底的第一側(cè)Sl提供了四個磁場傳感器Snsrl、Snsr2、Snsr3、Snsr4的矩陣。 正如圖1的實(shí)施例，磁場傳感器包括用于產(chǎn)生數(shù)字輸出比特的模數(shù)轉(zhuǎn)換裝置(AD轉(zhuǎn)換器)。 在圖2的截面圖中，示出了由第一磁疇MDl產(chǎn)生的一對磁力線FLl和由第二磁疇MD2產(chǎn)生的一對磁力線FL2。示出這些磁力線FL1、FL2僅用作示例說明的目的。實(shí)際上，磁力線FL1、FL2可以沿著與所示不同的路徑。然而必要的是磁場傳感器Snsrl、Snsr2、Snsr3、Snsr4 位置的局部磁場H1、H2超過某一最小值便可以檢測到。第一和第二磁場傳感器Snrl、Snsr2 放置在由第一磁疇MDl產(chǎn)生的磁場中。第三和第四磁場傳感器Snr3、Snsr4放置在由第二 磁疇MD2產(chǎn)生的磁場中。磁場傳感器Snsrl、Snsr2、Snsr3、Snsr4的方向使得可以感測沿 圖2中截線AA’方向延伸并且平行于襯底SUB第一側(cè)Sl的磁場分量。除了其他參數(shù)(如 傳感器在不均勻磁場中的位置)，通過磁矩MDly、MD2y沿著圖2中截線AA'的方向并且平行 于襯底SUB第一側(cè)Sl的分量，確定磁場傳感器Snsrl、Snsr2、Snsr3、Snsr4檢測的局部磁 場 H1、H2。同圖1中說明的實(shí)施例類似，嘗試從其環(huán)境(例如銀行卡或封裝)去除圖2的集 成電路IC會造成可磁化區(qū)MR損壞(部分去除)或者甚至完全去除。這種損壞或去除造成 所產(chǎn)生的磁場改變并且可以被磁場傳感器Snsrl、Snsr2、Snsr3、Snsr4之一檢測到。在檢 測到之后，可以啟動任何適當(dāng)?shù)膭幼?重置、刪除內(nèi)容、通過燒斷熔絲自毀等)，這提供抵御 外部攻擊的第一級安全。磁場傳感器通常具有局部檢測范圍。在這個范圍之外的可磁化區(qū) 的損壞不能被檢測到。在圖2中在襯底上提供更多磁場傳感器擴(kuò)大了總檢測范圍，并且因 此提高了集成電路IC的安全級別。在圖2中，為示例說明的目的，附加傳感器被加在拐角 位置LCA。同樣，為了示例說明設(shè)計(jì)者的設(shè)計(jì)自由度，在集成電路另一拐角位置LCB處設(shè)置 另外的附加傳感器，感測垂直于磁場分量MDly、MD2y的另一磁場分量MDlx、Md2x0當(dāng)磁場傳感器Snsrl、Snsr2、Snsr3、Snsr4放置在不同的磁場Hl、H2中，這可能造 成磁場傳感器Snsrl、Snsr2、Snsr3、Snsr4中每一個都有不同的讀數(shù)。這個特征可以用于 產(chǎn)生設(shè)備的特定識別碼(芯片ID)，可以通過正確配置可磁化區(qū)MR(磁疇的數(shù)量、磁疇的磁 矩、磁疇的尺寸等)和/或通過配置磁場傳感器陣列Snsrl、Snsr2、Snsr3、Snsr4(磁場傳 感器的數(shù)量、磁場傳感器的位置、磁場傳感器的類型/靈敏度、磁場傳感器的方向等)來實(shí) 現(xiàn)。采用這些不同參數(shù)，可以獲得磁場傳感器任何順序的所需輸出值。獲得一個唯一的芯片ID的最簡單的方法是配置具有預(yù)定磁化模式的可磁化區(qū)MR 并且包含分布在集成電路IC第一側(cè)上方的足夠密集的感測元件的陣列。感測距離大約為 100-750微米(襯底的典型厚度)。其結(jié)果是，為了實(shí)現(xiàn)最佳檢測可能性，磁化模式不可以 有太細(xì)的間距(磁疇不應(yīng)當(dāng)太小)。如果可磁化區(qū)MR的磁化模式是隨機(jī)性質(zhì)，以這種方式就無法正確復(fù)制，可以 獲得集成電路的非常有吸引力的實(shí)施例。磁性材料的制作對本領(lǐng)域熟練的技術(shù)人員是 眾所周知的。并且，本領(lǐng)域的熟練的技術(shù)人員也已知如何制作材料使隨機(jī)磁化模式發(fā) 生(例如參見Robert C. 0' Handley(MIT), "Modern Magnetic Materials. Principles andApplications.，，，John Wiley&Sons, Inc, New York)。一種方法可以采用可改變的特殊形狀的磁軛以獲得“隨機(jī)”磁化模式。上述參考 文獻(xiàn)說明了其內(nèi)在地具有隨機(jī)磁化模式分布的材料。這例如在具有垂直各向異性的薄膜單 晶磁性石榴石(釔鐵石榴石(YIG))中是顯而易見的。疇可見為意大利面條式的有序化，也 稱為條紋式疇。欲了解更多有關(guān)這方面的信息也可參見“http://psroc.phys.ntu.edu.tw/cjp/download.php ？ d = l&pid = 1685，，以 及"http://depts. Washington. edu/kkgroup/publications/PDF/2004_Chun_Fe_domain_coup, pdf，，。關(guān)于“隨機(jī)磁化模式”，當(dāng)考慮到例如在一個或更多批次中制造的多個集成電路 時，這意味著該磁化模式由具有隨機(jī)的位置、尺寸或方向的疇構(gòu)成。一旦可磁化區(qū)具有這種 隨機(jī)磁化模式，實(shí)際上就不可能重現(xiàn)這樣的可磁化區(qū)。那么，這獲得了物理上不可復(fù)制函數(shù) (uncloneablefunction)，下文中被稱為 PUF0最近，Pappu的“Physical One-ffay Functions”MIT，2001 年 3 月介紹了所謂的物 理不可復(fù)制函數(shù)(PUFs)，作為產(chǎn)生用于加密目的的安全密鑰的成本效益方法。PUF被描述 為用作哈希函數(shù)和用于驗(yàn)證目的。因?yàn)橥ㄟ^PUFs，數(shù)據(jù)實(shí)質(zhì)上存儲在材料中而不是電路中， 該技術(shù)也用作需要驗(yàn)證的器件的一部分，例如安全傳感器。許多進(jìn)一步發(fā)展集中于發(fā)展不 同類型的PUFs?；赑UF的非常實(shí)用的屬性，即響應(yīng)的唯一性和PUF的不可復(fù)制性，PUFs的 應(yīng)用集中于采用PUFs作為智能卡和信用卡的唯一標(biāo)識，或者作為在兩個部分之間密鑰產(chǎn) 生的“便宜”來源(普通的隨機(jī)性)，參見P. Tuyls等，“Information-Theoretic Security Analysis of PhysicalUncloneable Functions，，。如果PUF用于數(shù)字?jǐn)?shù)據(jù)安全存儲的系統(tǒng)，這種統(tǒng)可包括-數(shù)據(jù)存儲裝置(例如嵌入式存儲器或獨(dú)立存儲器)；-物理不可復(fù)制函數(shù)，下文簡稱為PUF，包括用于接收異議(challenge)的輸入和 用于產(chǎn)生對異議響應(yīng)的輸出；-確定與數(shù)據(jù)存儲裝置相關(guān)聯(lián)的標(biāo)識的裝置；-用于向PUF提供標(biāo)識的表征作為異議以及用于從PUF接收相應(yīng)的響應(yīng)的裝置；-用于執(zhí)行加密操作的加密單元，對數(shù)據(jù)存儲裝置中存儲的數(shù)字內(nèi)容項(xiàng)目進(jìn)行保 密或驗(yàn)證，在加密單元中，在從所接收的響應(yīng)獲得的密碼關(guān)鍵字的控制下，執(zhí)行加密操作。在這個系統(tǒng)中，PUF用于產(chǎn)生密碼關(guān)鍵字。PUF的輸入與數(shù)據(jù)存儲裝置相關(guān)聯(lián)。因 此，PUF將密碼關(guān)鍵字綁定到數(shù)據(jù)存儲裝置。由于PUF不可復(fù)制，存儲在數(shù)據(jù)存儲裝置的內(nèi) 容的復(fù)制變得毫無意義。在沒有初始的PUF時，復(fù)制的內(nèi)容項(xiàng)目的加密操作不會產(chǎn)生期望 的結(jié)果。該加密操作可以是任何加密操作，優(yōu)選驗(yàn)證或加密/解密。根據(jù)本發(fā)明的集成電路IC也可通過使可磁化區(qū)MR至少對紅外光和可見光是不透 明而實(shí)現(xiàn)防篡改。當(dāng)可磁化區(qū)MR至少對紅外光和可見光是不透明的，并且當(dāng)可磁化區(qū)MR和電子電 路如上述方式彼此相對放置，就獲得了更高的安全級別。從背側(cè)S2的光學(xué)檢驗(yàn)方法在沒有 去除可磁化區(qū)MR時實(shí)際上不可能進(jìn)行。然而，這種去除必然會被磁場傳感器Snsrl、Snsr2、 Snsr3、Snsr4檢測到，這可以用于清除在電子電路中的保密內(nèi)容。替代地，這也可以用于關(guān) 閉或重置該電子電路。幾乎每一種磁性材料都是不透明的，例如鐵氧體、磁性金屬合金、納米晶材料。某 些類型的石榴石是例外，例如釔鐵石榴石(YIG)是透明的。圖3闡明了對于第一示例性實(shí)施例，確定在襯底第一側(cè)Sl由磁場傳感器Snsrh檢 測到的磁場的參數(shù)。圖4闡明了對于第二示例性實(shí)施例，確定在襯底第一側(cè)Sl由磁場傳感 器Snsrh、Snsri, Snsr j\ Snsrk檢測到的磁場的參數(shù)。圖3和圖4為了澄清背側(cè)層的磁感 測的原理說明了兩種不同的情況。圖3說明了按照本發(fā)明的一個實(shí)施例的集成電路的示意 性截面圖，特征是抵御來自其第二側(cè)S2(背側(cè))的外部攻擊的第一級安全。該集成電路包括具有第一側(cè)Sl和第二側(cè)S2的襯底SUB。在襯底SUB的第一側(cè)Sl設(shè)置一個電子電路EC。該電子電路EC包括按照本發(fā)明的磁場傳感器的實(shí)施例的磁場傳感器Snsrh，該磁場傳感器 Snsrh可以感測平行于襯底SUB第一側(cè)Sl延伸的磁場分量Hf。在襯底SUB的第二側(cè)S2， 通過采用沉積處理步驟(在這個示例中以層形式覆蓋第二側(cè)S2，但是也可以只覆蓋第二側(cè) S2的部分)設(shè)置了可磁化區(qū)MR。關(guān)于沉積處理步驟，這是指傳統(tǒng)的晶片級類型沉積處理步 驟，如濺射、化學(xué)氣相沉積(CVD)、低壓化學(xué)氣相沉積(LPCVD)、等離子體增強(qiáng)化學(xué)氣相沉 積(PECVD)、旋涂、噴涂或原子層沉積(ALD)。對于沉積處理步驟，明顯不是指僅在制造工藝 的封裝階段可能的步驟，如采用粘接層(例如粘合劑、樹脂或焊接材料)安裝?？纱呕瘏^(qū)MR設(shè)置有磁矩M，該磁矩M選擇一個值以便可以檢測到在第一側(cè)Sl的磁 場Hf。嘗試從其環(huán)境中(例如銀行卡)去除圖3的集成電路會造成可磁化區(qū)MR損壞(部 分去除)或者甚至完全去除。這種損壞或去除可以通過磁場傳感器Snsrh檢測到，這提供 了抵御外部攻擊的第一級安全。圖4說明了根據(jù)本發(fā)明的另一個實(shí)施例，集成電路的示意性截面圖，特征是抵御 來自其第二側(cè)S2(背側(cè))的外部攻擊的更高安全級別。在這個實(shí)施例中，電子電路EC包括 多個磁場傳感器Snsrh、Snsri、Snsrj、Snsrk0在這個實(shí)施例中，傳感器可以感測平行于襯 底SUB的第一側(cè)Sl延伸的磁場分量Hf?？纱呕瘏^(qū)MR(再次通過采用沉積處理步驟)設(shè)置 有多個磁疇MD，每一個磁疇具有特定的幅度和方向的磁化矢量M。這里，幅度稱為剩磁，即 在沒有外部磁場強(qiáng)度時磁化矢量M的幅度。由于許多磁性材料的M-H曲線的滯后行為，磁化 矢量M將取決于材料的磁歷史。多個傳感器Snsrh、Snsri、Snsr j、Snsrk放置在第一側(cè)Sl 以便這些傳感器感測不同磁疇MD的磁場(在這個示例中，每個疇一個傳感器)。每一個磁 疇MD的剩磁被選擇一個值以便可以檢測到第一側(cè)Sl的磁場Hf。嘗試從其環(huán)境中(例如銀 行卡)去除圖4的集成電路會造成可磁化區(qū)MR損壞(部分去除)或者甚至完全去除。這 種損壞或去除可以通過多個磁場傳感器Snsrh、Snsri, Snsrj\ Snsrk檢測到。磁場傳感器 一般具有局部檢測范圍。在這個范圍(例如在圖3中第一位置LCl)之外損壞可磁化區(qū)MR 便不會被檢測到。設(shè)置更多磁場傳感器擴(kuò)大了總檢測范圍，并且因此提高了集成電路的安 全級別。因?yàn)榭纱呕瘏^(qū)MR包括多個磁疇MD，每一個具有不同方向的磁化矢量M的事實(shí)，分 布在第一側(cè)Sl上方的傳感器可以感測不同的磁場Hf。在本發(fā)明的的實(shí)施例中，這可以用于 為集成電路產(chǎn)生唯一識別碼(通過選擇適當(dāng)?shù)拇女燤D和/或通過選擇適當(dāng)?shù)膫鞲衅鞯奈?置)。為了確定可檢測到的磁場強(qiáng)度，已經(jīng)進(jìn)行了一些計(jì)算。該計(jì)算的意義在于提供了 對于為了獲得在第一側(cè)Sl可測量的磁場分量Hf，在襯底SUB的第二側(cè)S2上的磁性層ML的 所需磁化M的認(rèn)識。在圖3的情況下，為了計(jì)算方便，假定附加于硅(Si)襯底的背側(cè)S2上的可磁化區(qū) MR是無限寬的，并且具有磁矩M。磁場傳感器設(shè)置在硅襯底的前側(cè)Sl上的位置上，距離為 D (其中D是襯底的厚度)。當(dāng)可磁化區(qū)MRH^S)是無限寬時，可磁化區(qū)MR的表面磁場強(qiáng) 度H’ s為零。在可磁化區(qū)界面的另一側(cè)上，襯底表面磁場強(qiáng)度Hs等于可磁化區(qū)MR的表面 磁場強(qiáng)度H’ s，也為零。因此，預(yù)計(jì)在傳感器Snsrh的位置不會檢測到磁場。對此的解決方 案是采用一個具有更小(有限的)尺寸的磁疇或多個磁疇的磁化模式。這在圖4中說明。在圖4的情況下，為了計(jì)算方便，假定附加于硅(Si)襯底的背側(cè)S2的可磁化區(qū)MR的厚度為S，并設(shè)置有磁化模式，其中存在多個磁疇MD，每一個磁疇具有不同于其鄰近磁疇的磁化M。假定磁化模式遵循一個波長為λ的方波函數(shù)，以便磁疇MD表現(xiàn)交替方向的磁 化Μ。內(nèi)表面磁場強(qiáng)度H’ 3將是剩磁的值的-α/2倍。如果磁性層MR的厚度在無限大和 入/2之間，則系數(shù)α為1。對于δ < λ/2，我們得到α/2 = δ/λ。在硅-磁體接口的 另一側(cè)，襯底表面磁場強(qiáng)度Hs等于H’s。由于距離損耗，在磁記錄的技術(shù)領(lǐng)域中被稱為空間 損耗，磁場衰減將成因子為exp(-kD)的指數(shù)，其中1 = 2π/λ。因此，在襯底SUB的第一側(cè) Sl的磁場強(qiáng)度，在磁場傳感器所在的位置，將為Hf = Hsexp (-2 π D/ λ )。為了獲得不易被地球磁場Hemth干擾的磁場強(qiáng)度Hf，其值優(yōu)選大于地球磁場H_th 且至少為其10倍。這暗示磁場強(qiáng)度Hf的值至少為400A/m( = 50e)。根據(jù)在C. S. Roumenin, Handbook of Sensors andActuators, 第 2 卷，“Solid state magnetic sensors，，， Elsevier, 1994, ISBN 0444 89401 2中的表格6. 1，硅磁性晶體管的平均等效噪聲磁通密 度大約為2 X ICT5T (5Hz帶寬)。因?yàn)镠f = 400A/m (或Bf = 5 X I(T4T)，這暗示S/N比為 5X10_Y2X10_5 = 25，似乎足夠。對于兩個不同的示例，已經(jīng)計(jì)算了所需的剩余磁通密度Mr 在第一個示例中，假定禮=400A/m，對于給定D和λ計(jì)算Hs。這里假定D = 100 μ m(這是智能卡IC的現(xiàn)實(shí)值)，并且λ =D0現(xiàn)在Hs計(jì)算如下HS = Hfexp (2 π D/ λ ) =400X535 = 214kA/m( = 26770e)。如果磁性層厚度 δ 等于 25 μ m，或 0. 25 λ，則 α /2 =0.25。由于 H，s 等于 Hs = - ( α /2) · Mr，這需要 Mr = 856kA/m ( = 108000e)。那么，剩余磁通密度B, = μ 0Mr必須至少為IT。這對于諸如釹鐵硼(NdFeB)合金 的非晶磁性材料是可獲得的值，但是比本發(fā)明時本發(fā)明人已知的“最佳”鐵氧體的值大且為 其2倍。需要注意的是更小的波長λ、更小的磁性層厚度δ或更大襯底厚度D則需要剩磁 Mr的值更高。在第二示例中，通過增大波長λ顯著降低高剩磁軋的需求。對于D = ΙΟΟμπι并 且 λ = 2D = 200 μ m，發(fā)現(xiàn) Hs = Hfexp (2 π D/ λ ) = 400X24 = 9600A/m ( = 1200e)。如果 磁性層厚度 δ 等于 10 μ m，或 0.05 λ，則 α/2 = 0.05。由于 |H，S| = 9600A/m = 0. 05Mr, 這需要 Mr = 192kA/m( = 24000e)。那么，剩余磁通密度B, = μ 0Mr必須至少為0. 25T，這對于鐵氧體磁體是可獲得的。圖5示出了包括按照本發(fā)明的集成電路的卡的示意性截面圖?？?00包括設(shè)置集 成電路的凹處。集成電路包括襯底5。在襯底5的前側(cè)設(shè)置了多個磁場傳感器45，并在襯 底5的背側(cè)設(shè)置了可磁化層50a?？纱呕瘜?0a設(shè)置有磁矩，使得在多個磁場傳感器45的 位置可檢測到由其產(chǎn)生的磁場。襯底5安裝在導(dǎo)電襯底載體50b (例如采用粘接層)上。襯 底載體50b圖案化成單獨(dú)的導(dǎo)體。在圖5中的集成電路還在其前側(cè)設(shè)置有鍵合焊盤70，通 過鍵合線80與襯底載體50b相連。襯底載體用于將襯底5經(jīng)由導(dǎo)電襯底載體50b的單獨(dú) 導(dǎo)體連接到外界。此外，在半導(dǎo)體器件上方設(shè)置鈍化層60，該鈍化層60在連接至襯底載體 50b的鍵合焊盤70的位置具有孔。以示例應(yīng)用的方式，這個組件已經(jīng)安裝在例如是智能卡 應(yīng)用的塑料卡100中。在嘗試從其環(huán)境中去除集成電路時，去除了襯底載體50b。在去除襯 底載體時，可磁化區(qū)50a可以被部分去除(損壞)或完全去除。這種去除將影響由磁場傳 感器檢測到的磁場。一旦檢測到磁場改變(從而真實(shí)性的改變)，集成電路就采取措施防止黑客獲取存儲在其中的信息，例如通過刪除其內(nèi)容或通過自身重置。因此獲得更安全的卡。在替代的實(shí)施例中，襯底載體50b也設(shè)置有磁矩。于是，由磁場傳感器45檢測到 的磁場是由可磁化層50a和襯底載體50b產(chǎn)生的磁場總和。在這個實(shí)施例中，即使可磁化 區(qū)50a完整地保留(如果黑客非常小心操作這有可能的情形)，也已經(jīng)檢測到從卡100去除 集成電路。圖6示出了用于本發(fā)明集成電路中的磁場傳感器的第一實(shí)施例的示意性截面圖。該磁場傳感器包括具有第一側(cè)Sl (前側(cè))和第二側(cè)S2 (背側(cè))的襯底P-SUB的P型硅。替 代地，可以使用具有ρ型硅的任何類型的襯底(例如任何層上的硅技術(shù))，包括在襯底頂部 上設(shè)置的層。雙極(npn)垂直磁性晶體管(VMT)通過下列方式實(shí)現(xiàn)。在襯底P-SUB的第一 側(cè)Sl形成P阱PW，其中部分形成基極區(qū)并且充當(dāng)雙極晶體管的基極。襯底經(jīng)由與雙極晶 體管的襯底端子SUB連接的襯底接觸區(qū)PS+接觸。在P阱PW中形成與基極端子BS相連的 重?fù)诫s的P型接觸區(qū)PB+。在P阱PW中形成充當(dāng)發(fā)射極的重?fù)诫s的η型區(qū)NE+。該發(fā)射極 與發(fā)射極端子EM相連。在P阱PW下方形成設(shè)置成充當(dāng)雙極晶體管的集電極的掩埋N阱 DNW。掩埋N阱DNW通過形成接觸區(qū)的N阱區(qū)NWl、NW2與發(fā)射極區(qū)NE+的兩個相對側(cè)面接 觸。接觸區(qū)NW1、NW2經(jīng)由高摻雜η型接觸區(qū)NC+與集電極端子CL1、CL2相連。這個幾何 結(jié)構(gòu)(geometry)保證在雙極晶體管操作期間，穿過基極區(qū)的發(fā)射極電流IEM分為兩個集電 極電流ICLl、ICL2。實(shí)際上，這意味著掩埋N阱DNW包括兩個集電極區(qū)CLR1、CLR2，穿過基 極區(qū)的發(fā)射極電流IEM分布在該兩個集電極區(qū)上。該幾何結(jié)構(gòu)可以設(shè)計(jì)(在對稱性、尺寸、 摻雜分布等方面)成，在零磁場情況下，集電極電流ICL1、ICL2同樣大。在雙極晶體管操作 期間，垂直于電流面的面內(nèi)磁場分量Bx(磁通密度)將引起差分集電極電流(或集電極電 流ICLl、ICL2的差)與面內(nèi)磁通密度分量Bx成正比。電流面定義為通過發(fā)射極區(qū)NE+、基 極區(qū)PW以及集電極區(qū)CLR1、CLR2的平面，并且該電流面沿著由發(fā)射極電流IEM(垂直于襯 底P-SUB第一側(cè)Si)以及集電極電流ICL1、ICL2流動的方向限定的方向延伸。在上述示例 中，電流面與在圖6中附圖的平面一致。在圖6中的磁場傳感器與三阱CMOS技術(shù)兼容，最有可能用于所有65nm及超過 65nm的技術(shù)節(jié)點(diǎn)(欲了解更多有關(guān)三阱的信息可參見“http://WWW. thresholdsystems. com/news_sr. htm”，在 Point 2a 下面)?？梢酝ㄟ^掩埋 N 阱 DNW、P 阱 PW 以及 N 阱 NW1、NW2， 很大程度上實(shí)現(xiàn)該兼容性。然而必須強(qiáng)調(diào)的是，在現(xiàn)有技術(shù)中，掩埋N阱的作用是電分離位 于其中的P阱。這是通過適當(dāng)偏置阱為正確的電壓，使得Pn結(jié)反向偏置來完成。這種偏置 技術(shù)對本領(lǐng)域的熟練技術(shù)人員是眾所周知的。這個特定的實(shí)施例，其中三阱CMOS技術(shù)中的 掩埋N阱用作電流分配器或電流分流器，不是本領(lǐng)域熟練的技術(shù)人員考慮到的，而將其認(rèn) 為是本發(fā)明人的認(rèn)識。在圖6中的磁場傳感器(后面討論的也是)是晶體管。其特征是作為單獨(dú)實(shí)體/ 模塊集成在電子電路中，或者可以與另一電路例如模數(shù)轉(zhuǎn)換器相結(jié)合。為了采用本發(fā)明的磁場傳感器，需要測量電流差的電路，以獲得垂直于電流面的 磁場分量的值。測量磁場傳感器響應(yīng)的一種方法是采用恒定發(fā)射極電流源(未示出)偏置 該磁場傳感器，將集電極與電流鏡相連，并將集電極之一與電流電壓轉(zhuǎn)換器相連。對本領(lǐng)域 的熟練技術(shù)人員建造這樣的測量電路或提供替代方式是眾所周知的。在上述提到的設(shè)置的 情形下，輸出將是
Δ Ic = K · Bx · Ie · μ Jfa,其中Bx是在X方向的磁場分量的值，Ie是發(fā)射極電流，μ Ηη是η型霍爾遷移率并 且K是取決于幾何結(jié)構(gòu)和處理參數(shù)的常數(shù)。在本說明書中，雙極晶體管的物理結(jié)構(gòu)和操作對本領(lǐng)域的熟練技術(shù)人員是眾所周 知的，因此只在本說明書中簡單討論。在上述闡述的示例中所有的導(dǎo)電類型都可以反轉(zhuǎn)(ρ型到η型，和η型到ρ型)。 在那種情況下，獲得具有代替掩埋N阱的掩埋P阱的技術(shù)。雖然，這是較不常規(guī)的技術(shù)，但是 必須強(qiáng)調(diào)這個技術(shù)依然可行。在上述示例中高摻雜接觸區(qū)不是必要的，而是可選的。然而， 采用這個接觸區(qū)是很推薦的，例如用來減小接觸電阻或用來避免在與雙極晶體管接觸處形 成肖特基二極管(未示出)。圖7示出了用于本發(fā)明集成電路中的磁場傳感器的第二實(shí)施例的示意性截面圖。 這個實(shí)施例不同于圖6中的實(shí)施例在于集電極區(qū)CLR1、CLR2現(xiàn)在形成為兩個單獨(dú)的掩埋N 阱DNW1、DNW2，掩埋N阱DNW1、DNW2沿著平行于襯底第一側(cè)Sl的方向被分隔區(qū)SR分離。分 隔區(qū)SR可以是任何類型的非導(dǎo)電材料，或者正如這個實(shí)施例的情形，可以是襯底P-SUB的 與掩埋N阱DNW1、DNW2相反的導(dǎo)電類型的部分。在這個實(shí)施例中，相對于基極端子BS和襯 底端子SUB(通常接地)的電位，發(fā)射極端子EM的電位優(yōu)選保持在負(fù)電位。基極端子BS優(yōu) 選與襯底端子SUB連接。該措施可確保基極-發(fā)射極界面的pn結(jié)正向偏置。然后基極-襯 底界面沒有電位差，以防止產(chǎn)生減小傳感器的效率的大量襯底電流ISUB。從發(fā)射極注入的 電子穿越基極區(qū)，其中該電子是少數(shù)載流子。它們優(yōu)選流向比襯底電位更高電位的集電極 區(qū)。除了其他參數(shù)，雙極晶體管的基極輸運(yùn)因子取決于基極長度。一個相當(dāng)長的基極長度 將造成具有很低基極輸運(yùn)因子或高復(fù)合的雙極晶體管。這會增大基極電流并減小集電極電 流。所以，為了降低在基極中少數(shù)載流子(電子)與多數(shù)載流子(空穴)的復(fù)合，優(yōu)選小的 基極長度。由于這個意圖對稱結(jié)構(gòu)的兩個部分的對準(zhǔn)錯誤或錯配，很有可能在圖7的磁場傳 感器的輸出信號中出現(xiàn)偏移。關(guān)于偏移，這意味著當(dāng)沒有垂直于電流面的磁場分量Bx時， 存在集電極電流ICLl、ICL2之間的差。錯配可能是阱NWl、NW2、DNWl、DNW2、Pff的摻雜水平 不均勻的結(jié)果。在一些實(shí)施例中，只要偏移的值是已知的并且是常數(shù)，這并不是大問題。于 是偏移的符號和幅度甚至可以幫助隨機(jī)化在傳感器陣列中的各個傳感器的輸出。這樣的傳 感器陣列可以用于指紋或密碼關(guān)鍵字產(chǎn)生的應(yīng)用中。圖8示出了圖6的磁場傳感器的示意性俯視圖和更詳細(xì)的示意性截面圖。在這個 圖中示出了隔離區(qū)ISO。隔離區(qū)ISO定義了沒有擴(kuò)散區(qū)可以形成的區(qū)域。這個隔離區(qū)優(yōu)選 包括淺溝槽隔離形式的氧化硅，也被稱作STI，或者局部硅氧化物，也被稱作L0C0S。然而， 其他電絕緣材料(如氮化硅)也是可行的，例如參見"http://www. threshoIdsystems, com/news—sr. htm，，。圖9示出了圖7的磁場傳感器的示意性俯視圖和更詳細(xì)的示意性截面圖。在這個 圖中以類似圖8的方式示出了隔離區(qū)ISO。圖10示出了用于本發(fā)明集成電路中的磁場傳感器的第三實(shí)施例的示意性俯視 圖。通過增加另一對集電極區(qū)使得能夠測量沿著平行于襯底第一側(cè)方向的另一磁場分量 By，在圖6和7中說明的實(shí)施例可以向2維場測量能力擴(kuò)展。實(shí)際上，實(shí)現(xiàn)了具有4個集電極端子(CL1、CL2、CL3、CL4)的雙極晶體管，以代替2個。優(yōu)選地，該結(jié)構(gòu)如圖10中所說明 的那樣對稱設(shè)計(jì)，這意味著電流面和另一電流面彼此相互垂直。在如圖10中說明的實(shí)施例，在磁場傳感器操作期間，集電極區(qū)Cl、C3測量第一磁 場分量By，其中可以得到下面的公式Δ Ici3 = K' · By · Ie · μ Jfa.
其中Δ Ici3是集電極區(qū)C1、C3之間的集電極電流的差，其中By是沿y方向磁場分 量的值，Ie是發(fā)射極電流，Plfa是η型霍爾遷移率，并且K’是取決于幾何結(jié)構(gòu)和處理的常 數(shù)。對集電極區(qū)C2、C4，測量磁場分量Βχ，可以得到類似的公式Δ Ic24 = K，· Bx · Ie · μ Jfa.其中Δ Ic24是集電極區(qū)C2、C4之間的集電極電流的差，其中Bx是沿χ方向磁場分 量的值，Ie是發(fā)射極電流，Plfa是η型霍爾遷移率，并且K’是取決于幾何結(jié)構(gòu)和處理的常 數(shù)。圖11和12示出了用于本發(fā)明集成電路中的磁場傳感器的第四和第五實(shí)施例的示 意性俯視圖。該實(shí)施例構(gòu)成了與三阱CMOS技術(shù)兼容的橫向磁性晶體管(LMT)。LMT可以 感測垂直于晶片表面的磁場分量(Bz)。在圖11和12的磁場傳感器的實(shí)施例中，集電極區(qū) NCl+, NC2+、PCl+, PC2+、基極區(qū)(由N阱NW或P阱PW形成)以及發(fā)射極區(qū)NE+、PE+位于 掩埋N阱DNW的上方，并且沿著平行于襯底P-SUB的第一側(cè)的方向彼此相對放置。圖11示出了所謂的pnp(左邊)型和npn(右邊)型漂移輔助LMT。為了在基極 區(qū)中施加電場(通過在接觸區(qū)上施加不同電壓)，幫助來自發(fā)射極PE+、NE+的注入的少數(shù) 電荷載流子到達(dá)兩個集電極PCI+、PC2+、NCl+, NC2+，在N阱(對于pnp型)和P阱(對于 npn型)的兩側(cè)設(shè)置兩個基極接觸區(qū)NB1+、NB2+、PB1+、PB2+。在兩個基極端子之間流過的 電流是多數(shù)載流子電流(對于pnp型是電子，對于npn型是空穴)，其結(jié)果是將會建立橫向 霍爾場，這影響注入基極區(qū)的少數(shù)載流子的流動(在pnp型中是空穴，在npn型中是電子)。 于是，作用在這些少子上的洛倫茲力具有附加效果，因?yàn)楦郊拥幕魻柦嵌?，它增加了差分?電極電流。可以獲得下列公式ΔΙε = Κ"ΒζΙΕ(μΗη+μΗρ)其中Δ Ie是集電極區(qū)PC1+、PC2+之間的集電極電流的差，其中Bz是沿ζ方向磁場 分量的值，Ie是發(fā)射極電流，μ Hp是Ρ型霍爾遷移率，μ Hn是η型霍爾遷移率，并且K”是取決 于幾何結(jié)構(gòu)和處理的常數(shù)。漂移輔助LMT背后的物理及其操作對本領(lǐng)域的熟練技術(shù)人員是 眾所周知的，例如在 S. Middelhoek 禾P S. A. Audet 的“Silicon sensors，，，Academic Press, 1989，ISBN 0-12-495051-5 中。圖12示出了注入調(diào)制(injection modulation) LMT，其中在基極-發(fā)射極結(jié)上的 霍爾電壓引起差分集電極電流。示出了 pnp(左邊)型和npn(右邊)型。在發(fā)射極區(qū)PE+、 NE+的兩側(cè)設(shè)置了兩個基極接觸區(qū)NB1+、NB2+。通過在接觸區(qū)施加不同的電壓，將建立霍爾 電壓，引起向基極區(qū)(由阱區(qū)NW、PW形成的)中的注入是不均勻的(例如發(fā)射極左手側(cè)將 比右手側(cè)注入更多)。注入調(diào)制LMT背后的物理及其操作對本領(lǐng)域的熟練技術(shù)人員是眾所 周知的，例如在 S. Middelhoek和 S. A. Audet 的“Silicon sensors，，，Academic Press, 1989， ISBN 0-12-495051-5 中。
在圖6至12中討論的磁場傳感器有利地集成到如圖5所說明的卡100中的集成電路中，因?yàn)槠渑c三阱CMOS技術(shù)兼容，三阱CMOS技術(shù)很有可能是從65nm技術(shù)節(jié)點(diǎn)開始的
主流加工工藝。在第一方面，本發(fā)明提供了包括具有第一側(cè)和相對的第二側(cè)的襯底的集成電路。 在襯底第一側(cè)設(shè)置了電子電路，其中該電子電路包括至少一個磁場傳感器。集成電路還包 括采用沉積處理步驟在襯底第二側(cè)提供的可磁化區(qū)?？纱呕瘏^(qū)的磁矩可配置成用于產(chǎn)生在 至少一個磁場傳感器的位置可檢測的磁場。集成電路構(gòu)成了一個非常簡單的結(jié)構(gòu)。所需要 的全部東西是在襯底第二側(cè)上的可磁化區(qū)和在襯底第一側(cè)上的至少一個磁場傳感器。此 夕卜，采用沉積處理技術(shù)在襯底上提供這些附加特征，這使得能夠?qū)崿F(xiàn)高度小型化解決方案， 因?yàn)闇p小了尺寸，該解決方案非常適合用于銀行卡。嘗試從其環(huán)境中(例如銀行卡或封裝) 去除根據(jù)本發(fā)明的集成電路會造成可磁化區(qū)損壞(部分去除)或者甚至完全去除。在可磁 化區(qū)已經(jīng)磁化(使得可磁化區(qū)具有在至少一個磁場傳感器的位置處產(chǎn)生可檢測的磁場的 磁矩)的情況下，這種損壞或去除可以通過提供抵御外部攻擊的第一級安全的至少一個磁 場傳感器檢測到。按照本發(fā)明的磁場傳感器有利地與集成電路集成，因?yàn)槠渑c三阱CMOS技 術(shù)兼容，三阱CMOS技術(shù)很有可能是從65nm技術(shù)節(jié)點(diǎn)開始的主流加工工藝。在第二方面，本發(fā)明提供了設(shè)置有這種集成電路的卡。在嘗試從卡去除集成電路 時，可磁化區(qū)可能被去除(損壞)或者完全去除。這種去除將影響由磁場傳感器檢測到的 磁場。一旦磁場改變，則可檢測到違背真實(shí)性，集成電路采取措施以防止黑客獲取存儲在其 中的信息，例如通過刪除內(nèi)容或自身重置。按照本發(fā)明的卡是更安全的。在第三方面，本發(fā)明提供了初始化這種集成電路的方法，因?yàn)樵谝恍?shí)施例中集 成電路的初始化在制作之外時進(jìn)行，而在其他實(shí)施例中集成電路可能需要重新初始化。初 始化的方法包括以下步驟-確定在至少一個磁場傳感器的位置的磁場的實(shí)際值，以及-將實(shí)際值存儲為第一參考值?？蛇x地，在確定實(shí)際值的步驟之前，該方法還包括另一步驟-配置可磁化區(qū)，用于產(chǎn)生在至少一個磁場傳感器的另一個的位置可檢測的磁場。在第四方面，本發(fā)明提供了檢驗(yàn)這種集成電路真實(shí)性的方法。檢驗(yàn)真實(shí)性的方法 包括以下步驟-測量在至少一個傳感器位置的磁場的第一實(shí)際值；-接收第一參考值；_將第一參考值與第一實(shí)際值比較，以及-僅在第一實(shí)際值與第一參考值之間的差小于預(yù)定閾值時，識別集成電路的真實(shí) 性。集成電路的驗(yàn)證是實(shí)現(xiàn)集成電路的良好的安全級別的重要方式。一旦集成電路已經(jīng)識 別為非可信適當(dāng)行為，則開始啟動如刪除、重置、自毀等動作，這防止黑客獲得對存儲在集 成電路中的數(shù)據(jù)的訪問權(quán)。本發(fā)明可以應(yīng)用到數(shù)據(jù)安全非常重要的應(yīng)用區(qū)域，如銀行卡的應(yīng)用(信用卡、智 能卡等)、付費(fèi)電視芯片、移動電話的SIM卡。按照本發(fā)明的集成電路、卡和方法的各種變型都是可能的，并且不背離本發(fā)明權(quán) 利要求的范圍。
權(quán)利要求
一種集成電路，包括-具有第一側(cè)(S1)和相對的第二側(cè)(S2)的襯底(SUB)；-在襯底的第一側(cè)(S1)上設(shè)置的電路(EC)，其中所述電路包括至少一個磁場傳感器(Snsr1，Snsr2，Snsr3，Snsr4)，以及-通過采用晶片級類型沉積處理步驟，在所述襯底(SUB)的第二側(cè)(S2)上設(shè)置的可磁化區(qū)(MR)，所述可磁化區(qū)(MR)的磁矩(MD1)配置成用于產(chǎn)生在所述至少一個磁場傳感器(Snsr，Snsr1，Snsr2，Snsr3，Snsr4)的位置可檢測的磁場(H1，H2)。
2.根據(jù)權(quán)利要求1所述的集成電路，其中所述至少一個磁場傳感器(Snsr，Snsrl, Snsr2, Snsr3, Snsr4)包括多個磁場傳感器(Snsrl, Snsr2, Snsr3, Snsr4)，所述多個磁場傳 感器中的至少一些設(shè)置成在第一側(cè)(Si)局部地檢測磁場(H1，H2)。
3.根據(jù)權(quán)利要求1或2所述的集成電路，其中所述可磁化區(qū)(MR)包括具有預(yù)定的磁化 模式的多個磁疇(MD，MD1，MD2，MD3，MD4)，用于在第一側(cè)(Si)傳感器(Snsrl，Snsr2，Snsr3， Snsr4)的位置產(chǎn)生預(yù)定的磁場(H1，H2)。
4.根據(jù)權(quán)利要求1或2所述的集成電路，其中所述可磁化區(qū)(MR)包括具有隨機(jī)磁化模 式的多個磁疇(MD, MDl, MD2，MD3，MD4)，用于在第一側(cè)(Si)傳感器(Snsrl, Snsr2，Snsr3, Snsr4)的位置產(chǎn)生隨機(jī)的磁場(H1，H2)。
5.根據(jù)前述權(quán)利要求任一項(xiàng)所述的集成電路，其中所述可磁化區(qū)(MR)至少對于紅外 光和可見光是不透明的。
6.根據(jù)前述權(quán)利要求任一項(xiàng)所述的集成電路，其中所述至少一個磁場傳感器由其第一 電極分離成第一區(qū)域和第二區(qū)域的晶體管形成，第一區(qū)域和第二區(qū)域中的每一個在檢測的 情況下承載檢測電流，并且其中流經(jīng)第一區(qū)域和第二區(qū)域的檢測電流之間的差表示磁場。
7.根據(jù)權(quán)利要求6所述的集成電路，其中所述晶體管是雙極晶體管，該雙極晶體管具 有在第一導(dǎo)電類型的半導(dǎo)體層中限定的發(fā)射極、基極和集電極，所述半導(dǎo)體層設(shè)置有構(gòu)成 發(fā)射極的第二導(dǎo)電類型的發(fā)射極區(qū)、構(gòu)成基極的第一導(dǎo)電類型的基極區(qū)、以及構(gòu)成集電極 的第二導(dǎo)電類型的第一和第二集電極區(qū)，其中所述第一和第二集電極區(qū)(CLR1，CLR2)、所述基極區(qū)(PB+，NB+)、以及所述發(fā)射 極區(qū)(PE+，NE+)位置彼此相對設(shè)置成在操作中，發(fā)射極電流(IEM)穿過基極區(qū)(PB+，NB+) 的一部分在第一和第二集電極區(qū)(CLR1，CLR2)上分布，獲得第一和第二檢測電流(ICL1， ICL2)。
8.根據(jù)權(quán)利要求7所述的集成電路，其中所述半導(dǎo)體層包括沿著與襯底的第一側(cè)(Si)平行的方向延伸的掩埋N阱(DNW)，以及-所述發(fā)射極區(qū)(PE+，NE+)位于第一側(cè)(Si)掩埋N阱(DNW)上方。
9.根據(jù)權(quán)利要求7或8所述的集成電路，其中-由與電流面垂直的磁場分量(Bx，Bz)，確定所述第一和第二檢測電流(ICL1，ICL2)之 間的差，其中通過發(fā)射極區(qū)(PE+，NE+)、基極區(qū)(PB+，NB+)以及第一和第二集電極區(qū)(CLR1， CLR2)限定所述電流面，并且所述電流面沿著由發(fā)射極電流(IEM)以及第一和第二檢測電 流(ICL1，ICL2)限定的方向延伸，以及-所述電流面沿著與襯底的第一側(cè)(Si)垂直的方向延伸。
10.根據(jù)權(quán)利要求9所述的集成電路，其中所述掩埋N阱(DNW)包括通過襯底(P-SUB)的分隔區(qū)(SR)沿著與第一側(cè)(Si)平行的方向分隔的兩個部分(DNW1，DNW2)，所述兩個部 分(DNW1，DNW2)形成第一和第二集電極區(qū)(CLR1，CLR2)。
11.根據(jù)權(quán)利要求7至10中任一項(xiàng)所述的集成電路，其中所述至少一個磁場傳感器 還包括第二導(dǎo)電類型的第三集電極區(qū)和第四集電極區(qū)，第三集電極區(qū)和第四集電極區(qū)形成 雙極晶體管的集電極(CL1，CL2，CL3，CL4)的一部分，其中第三集電極區(qū)和第四集電極區(qū)、 基極區(qū)(PB+)、以及發(fā)射極區(qū)(NE+)位置彼此相對設(shè)置成在操作中，發(fā)射極電流(IEM)穿過 基極區(qū)(PB+)的一部分在第三集電極區(qū)和第四集電極區(qū)上分布，獲得第三和第四集電極電 流，其中由與另一電流面垂直的另一磁場分量(By)，確定所述第三和第四集電極電流之間 的差，所述另一電流面沿著與襯底(P-SUB)的第一側(cè)(Si)垂直的方向延伸，其中通過發(fā)射 極區(qū)(NE+)、基極區(qū)(PB+)、以及第三集電極區(qū)和第四集電極區(qū)限定所述另一電流面，并且 所述另一電流面沿著由發(fā)射極電流(IEM)以及第三和第四集電極電流的流動方向限定的 方向延伸。
12.根據(jù)權(quán)利要求7所述的集成電路，其中所述集電極區(qū)(NC1+，NC2+，PC1+，PC2+)、所 述基極區(qū)(NW，PW)、以及所述發(fā)射極區(qū)(PE+，NE+)位于第一側(cè)(Si)掩埋N阱(DNW)上方， 并且沿著與第一側(cè)(Si)平行的方向設(shè)置彼此相對位置。
13.—種卡，設(shè)置有如前述權(quán)利要求中任一項(xiàng)所述的集成電路。
14.一種對根據(jù)權(quán)利要求1所述的集成電路初始化的方法，包括以下步驟-確定在所述至少一個磁場傳感器之一(Snsrl)的位置處的磁場(Hl)的實(shí)際值，以及-將實(shí)際值存儲為第一參考值。
15.一種檢驗(yàn)根據(jù)權(quán)利要求1所述的集成電路的真實(shí)性的方法，所述集成電路已經(jīng)通 過權(quán)利要求14的方法初始化以存儲第一參考值，所述方法包括以下步驟-測量在所述至少一個磁場傳感器之一(Snsrl)的位置處的磁場(Hl)的第一實(shí)際值；-接收第一參考值；-將第一參考值與第一實(shí)際值相比較，以及-僅在第一實(shí)際值與第一參考值之間的差小于預(yù)定閾值時，識別集成電路的真實(shí)性。
全文摘要
本發(fā)明涉及一種包括具有第一側(cè)和相對的第二側(cè)的襯底的集成電路。在襯底的第一側(cè)(S1)上設(shè)置電路(EC)，其中該電路(EC)包括至少一個磁場傳感器(Snsr1，Snsr2，Snsr3，Snsr4)。該集成電路還包括通過采用晶片級類型沉積處理步驟，在襯底(SUB)的第二側(cè)(S2)上設(shè)置的可磁化區(qū)(MR)?？纱呕瘏^(qū)(MR)的磁矩配置成用于產(chǎn)生在至少一個磁場傳感器(Snsr，Snsr1，Snsr2，Snsr3，Snsr4)的位置可檢測的磁場(H1，H2)。本集成電路構(gòu)成了一個非常簡單的結(jié)構(gòu)，并且實(shí)現(xiàn)了高度小型化的解決方案，由于縮小了尺寸很適合用于銀行卡。嘗試從其環(huán)境(例如銀行卡)去除根據(jù)本發(fā)明的集成電路會造成可磁化區(qū)(MR)損壞(部分去除)或者甚至完全去除。本發(fā)明提供了抵御外來攻擊的第一級安全。本發(fā)明的實(shí)施例提供了更高的安全級別。闡述了可以有利地集成在該集成電路中的各種磁場傳感器。本發(fā)明也涉及設(shè)置有這種集成電路的卡。按照本發(fā)明的設(shè)計(jì)的卡更加安全。本發(fā)明還涉及初始化這種集成電路的方法以及檢驗(yàn)這種集成電路真實(shí)性的方法。
文檔編號H01L23/58GK101828261SQ200880111860
公開日2010年9月8日 申請日期2008年10月16日 優(yōu)先權(quán)日2007年10月18日
發(fā)明者維克托·澤爾恩, 羅伯圖斯·A·M·沃爾特斯 申請人:Nxp股份有限公司