專(zhuān)利名稱(chēng)：用于在包含密間隔線(xiàn)的結(jié)構(gòu)上形成具增加可靠度的層間介電材料的技術(shù)的制作方法
技術(shù)領(lǐng)域：
大體而言，本發(fā)明揭示關(guān)于集成電路的形成，且詳言之，是關(guān)于包含密間隔線(xiàn)(如 柵極電極、多晶硅互聯(lián)機(jī)(polysilicon interconnect line)及類(lèi)似者)的電路元件間及 電路元件上的介電中間層的形成。
背景技術(shù)：
于集成電路的制造期間，根據(jù)特定的電路布局，大量的電路元件形成于給定的芯 片區(qū)域上。 一般而言，有多個(gè)工藝技術(shù)正被實(shí)施，其中，對(duì)于復(fù)雜的電路系統(tǒng)(如微處理器、 儲(chǔ)存芯片與類(lèi)似者)，由于考慮到操作速度、電源消耗及/或成本效益，故以硅為基礎(chǔ)的MOS 技術(shù)是目前最有前途的方法。于使用MOS技術(shù)之復(fù)雜的集成電路制造期間，百萬(wàn)個(gè)晶體管 (即N溝道晶體管及/或P溝道晶體管)系形成于包含結(jié)晶半導(dǎo)體層(如硅基層)的襯底 上。M0S晶體管(不論是考慮N溝道晶體管或P溝道晶體管)包括所謂PN結(jié)，其由高摻雜 漏極與源極區(qū)域與配置于漏極區(qū)域與源極區(qū)域之間的輕摻雜溝道區(qū)域的接口所形成。溝道 區(qū)域的導(dǎo)電率(即導(dǎo)電溝道的驅(qū)動(dòng)電流能力)由柵極電極所控制，該柵極電極包括線(xiàn)狀部 分，并形成于溝道區(qū)域上，并通過(guò)薄絕緣層與該溝道區(qū)域分離。 通常，電路元件(如MOS晶體管、電容、電阻與類(lèi)似者)形成于共通層(common layer)(將于以下說(shuō)明作為器件層)，鑒于「配線(xiàn)(wiring)」(即根據(jù)電路設(shè)計(jì)的電路元件的 電性連接)僅能通過(guò)于該器件層中的多晶硅線(xiàn)及類(lèi)似者完成于某種程度，而可能需要一個(gè) 或多個(gè)形成于器件層上的額外的「配線(xiàn)」層。這些配線(xiàn)層包含嵌入于適當(dāng)介電材料(如二氧 化硅、氮化硅及類(lèi)似者)的金屬線(xiàn)，或于進(jìn)階的器件中，使用具有介電常數(shù)(permittivity) 為3或更少的低k(low-k)材料。金屬線(xiàn)與周?chē)慕殡姴牧嫌谙挛膶⒎Q(chēng)為金屬化層。于 兩個(gè)經(jīng)堆棧的相鄰金屬化層間以及于器件層與第一金屬化層間，形成個(gè)別的介電中間層 (dielectric interlayer)，且金屬填充開(kāi)口 (metal-filled opening)貫通該等介電中間 層而形成，以建立于金屬線(xiàn)間或電路元件與金屬線(xiàn)間的電性連接。于一般應(yīng)用中，將第一 金屬化層與器件層分離的介電中間層實(shí)質(zhì)上是由透過(guò)已為大家接受的等離子體加強(qiáng)化學(xué) 氣相沉積(PECVD)技術(shù)沉積于介電蝕刻停止層上的二氧化硅所形成，該等離子體加強(qiáng)化學(xué) 氣相沉積能以適度地高的沉積率形成具有足夠的保形性(conformality)之平滑與緊密之 二氧化硅膜。由于持續(xù)的器件尺度縮小(scaling)，使得MOS晶體管的柵極長(zhǎng)度為50納米 (nm)或更小的等級(jí)，于相鄰電路元件間的距離(如多晶硅線(xiàn)、柵極電極與類(lèi)似者)也減短 且目前在最新的CPU中已到達(dá)接近200納米及更小，導(dǎo)致于緊密配置的多晶硅線(xiàn)間的間隔 (space)寬度接近100納米或更小。然而，用于沉積氮化硅(常被用以作為蝕刻停止層的材 料)以及二氧化硅(常被使用作為層間介電質(zhì))之已為大家接受的高速率PECVD技術(shù)的填 充能力，不再足以可靠地形成介電中間層，因此需要能提供強(qiáng)化填充能力之填充技術(shù)，其將 通過(guò)參考圖la及圖lb而更詳細(xì)的說(shuō)明。 于圖la中，半導(dǎo)體器件100包括襯底101 (可為塊體硅(bulk silicon)襯底或絕緣層上覆硅(SOI)襯底)，該襯底101系具有器件層102形成于其上，而該器件層102例如 包含硅基層(silicon-based layer) 110，結(jié)構(gòu)103則形成于該硅基層110中或其上，且可包 括密間隔多晶硅線(xiàn)104。器件層102可代表具有電路元件(如場(chǎng)效晶體管、電容與類(lèi)似者) 形成于其中或其上之實(shí)質(zhì)性結(jié)晶硅區(qū)域。結(jié)構(gòu)103可代表具有多個(gè)緊密多晶硅線(xiàn)之區(qū)域， 或線(xiàn)104可代表晶體管元件的柵極電極之部分。線(xiàn)104可具有形成于其側(cè)壁上的相對(duì)應(yīng)間 隔件結(jié)構(gòu)105，此通常使用于形成柵極電極結(jié)構(gòu)。間隔件結(jié)構(gòu)105可包含多個(gè)間隔件(如偏 移間隔件105A以及一個(gè)或多個(gè)"外部"間隔件105C)，以及于用以形成個(gè)別間隔件105C的 蝕刻工藝可作為蝕刻停止層的內(nèi)襯105B。結(jié)構(gòu)103還包括蝕刻停止層109(通常包括氮化 硅)，其系形成于器件層102上以覆蓋層110與線(xiàn)結(jié)構(gòu)103。 二氧化硅層107形成于蝕刻停 止層109上以便完全地圍住(enclose)線(xiàn)結(jié)構(gòu)103。 —種用以形成顯示于圖la的器件100之一般習(xí)知工藝流程可包含以下工藝。于包 含已為大家接受的微影、沉積、蝕刻、植入與其它技術(shù)的用以形成電路元件(如晶體管、電 容以及線(xiàn)結(jié)構(gòu)103)的制造工藝后，蝕刻停止層109通常由PECVD所形成，這是由于氮化硅 的PECVD可完成于少于約攝氏600度的適度低溫，而與先前的制造工藝與材料(例如金屬 硅化物與類(lèi)似者)兼容之故。于很多習(xí)知技術(shù)中，可將蝕刻停止層109設(shè)置成具有高本征應(yīng) 力(intrinsic stress)等級(jí)以便作為應(yīng)變引發(fā)源，用以于位在線(xiàn)104下方之區(qū)域108中產(chǎn) 生應(yīng)變(strain)。當(dāng)線(xiàn)104代表柵極電極時(shí)，可將區(qū)域108想成是晶體管的溝道區(qū)域，其中， 被引發(fā)的應(yīng)變可導(dǎo)致經(jīng)修正的電荷載體遷移率(modified charge carriermobility)。舉 例而言，對(duì)于半導(dǎo)體層IIO之標(biāo)準(zhǔn)晶體方向而言，即當(dāng)層110代表具有溝道長(zhǎng)度沿著〈110〉 方向之表面方向(100)之硅基材料時(shí)，于區(qū)域108中的壓縮應(yīng)變可導(dǎo)致電洞遷移率的改善， 而拉伸應(yīng)變可導(dǎo)致電子遷移率的改善。經(jīng)加強(qiáng)的電荷載體遷移率會(huì)因此直接地轉(zhuǎn)變?yōu)殛P(guān)于 電流驅(qū)動(dòng)能力及操作速度之經(jīng)加強(qiáng)的晶體管性能。為了選擇性的加強(qiáng)晶體管的性能，系將 蝕刻停止層109以適當(dāng)?shù)剡x擇工藝參數(shù)進(jìn)行沉積以便獲得所需的等級(jí)與本征應(yīng)力的型態(tài)。 舉例而言，可根據(jù)沉積參數(shù)而通過(guò)PECVD以高拉伸或壓縮應(yīng)力之方式沉積氧化硅。此外，為 了加強(qiáng)N型態(tài)晶體管與P型態(tài)晶體管的性能，可使用已為大家接受的工藝次序以選擇性地 于不同晶體管上形成具有不同本征應(yīng)力的型態(tài)之蝕刻停止層109的部分。
如同之前的討論，特征尺寸的持續(xù)減少也意謂相鄰電路元件間的距離(如密間隔 線(xiàn)104間的距離111)會(huì)減少且可能低至約有100納米，或距離111甚至可能低至30納米， 且用于90納米技術(shù)節(jié)點(diǎn)的CPU時(shí)甚至?xí)?。因此，任何用于形成介電層以埋置具有開(kāi)放 空間于其間的線(xiàn)結(jié)構(gòu)103的沉積技術(shù)必須滿(mǎn)足適當(dāng)填充能力的需要，以便可靠地并完全地 于緊密間隔線(xiàn)104間填滿(mǎn)空的間隔。通過(guò)用于氮化硅之PECVD工藝配方(recipe)，層109 可在具有將近10至100納米之范圍的厚度下，以或多或少保形之方式進(jìn)行沉積，其中，可 于該結(jié)構(gòu)的個(gè)別部分上方提供本征應(yīng)力的可能不同型態(tài)，因此需要精密的沉積與圖案化策 略，尤其是當(dāng)空隙106a的產(chǎn)生欲被抑制時(shí)尤然。 接著，沉積二氧化硅層107，于較不嚴(yán)苛的應(yīng)用通常通過(guò)基于前導(dǎo)物 TEOS(tetra-ethyl-ortho-silicate)與氧氣之PECVD來(lái)執(zhí)行，由于相反于熱TEOS化學(xué)氣相 沉積(CVD) ， PECVD系容許以適度的保形方式沉積二氧化硅(雖然相較于熱CVD具有顯然地 較小的間隙填充品質(zhì))，且于溫度低于攝式600度的高沉積率下具有相對(duì)高的機(jī)械穩(wěn)定度， 故其可提供高生產(chǎn)率。
然而，隨著距離111接近約30納米且甚至更小，用于沉積具有優(yōu)良材料特性之二 氧化硅之基于TEOS與氧氣的已為大家所接受的PECVD技術(shù)之填充能力可能不足以完全地 于線(xiàn)104間填滿(mǎn)空的空間，因此可能產(chǎn)生空隙106b，其可能于半導(dǎo)體器件IOO之進(jìn)一步工藝 期間(亦即，在用以在結(jié)構(gòu)103的個(gè)別元件間提供電性連接至待形成之金屬化層級(jí)的接點(diǎn) 的制造期間)致使嚴(yán)重的可靠度事件發(fā)生。此外，應(yīng)該注意二氧化硅層107具有由器件層 102的下方結(jié)構(gòu)(例如由線(xiàn)結(jié)構(gòu)103)所導(dǎo)致之特定表面形貌(topography)，如此可能危及 后來(lái)的制造工藝，例如用于將接觸開(kāi)口形成至位于層110中或線(xiàn)104上的電路元件的下方 部分之微影步驟。結(jié)果，標(biāo)準(zhǔn)工藝流程乃需要平面化二氧化硅層107，其通常通過(guò)化學(xué)機(jī)械 研磨(chemical mechanical polishing, CMP)進(jìn)行，其中二氧化硅層107的過(guò)量材料系通 過(guò)利用研磨漿(slurry)與拋光墊的化學(xué)及機(jī)械性互動(dòng)而去除，以便最終獲得二氧化硅層 107的實(shí)質(zhì)上平面化表面。CMP工藝本身為高度復(fù)雜的工藝且需要精密的工藝配方，其相當(dāng) 大程度地依二氧化硅層107的特性而定，如密度、機(jī)械應(yīng)力、含水量及類(lèi)似之特性。因此，需 要大量的努力以發(fā)展用在針對(duì)PECVDTE0S 二氧化硅的可靠與重現(xiàn)性佳之CMP工藝之適當(dāng)?shù)?工藝配方，這是因?yàn)檫@種材料系頻繁地用于硅基半導(dǎo)體器件中、甚至于從其它半導(dǎo)體所形 成的器件中之介電中間層之故。 基于此理由，形成于氮化硅層109之介電層107可通過(guò)具有顯著地加強(qiáng)間隙填 充能力之不同沉積技術(shù)進(jìn)行沉積，以避免空隙106b產(chǎn)生。因此，二氧化硅層107可通過(guò) 基于TEOS與臭氧之熱CVD工藝而形成，其系產(chǎn)生顯示有極佳間隙填充能力之二氧化硅薄 膜，亦即，這種沉積技術(shù)提供甚至類(lèi)「流動(dòng)」的行為，因此可靠地填充于線(xiàn)104間的空隙。 鑒于薄膜與沉積特性，相較于等離子體加強(qiáng)沉積技術(shù)，熱CVD工藝通常執(zhí)行于顯著地較高 之壓力，舉例而言，于200-760托(Torr)的范圍，且因此被操示為次大氣化學(xué)氣相沉積 (sub-atmospheric chemical vapord印osition)。然而，SACVD氧化物的材料與工藝特性 可能顯著地不同于PECVD氧化物，例如相較于PECVD氧化物，通過(guò)SACVD形成之層107可能 傾向于更快地吸收濕氣且也顯示增快的排氣(out-gassing)速率。此外，沉積率較低，導(dǎo)致 生產(chǎn)量下降。基于這些理由，系將層107設(shè)置為用以作為間隙填充材料的中間材料，并且可 接著進(jìn)一步通過(guò)PECVD沉積二氧化硅層107A，以提供所需的沉積率以及加強(qiáng)之材料特性， 以用于至少層間介電材料的上層部分。因此，于進(jìn)一步的工藝期間，例如層間介電材料107A 的平面化期間，可使用已為大家接受的工藝技術(shù)，然而，SACVD氧化物的次級(jí)材料特性可能 對(duì)于最終層間介電材料的整體可靠度會(huì)有相反影響，且因而對(duì)結(jié)構(gòu)103會(huì)有相反的影響。
圖lb系示意性地說(shuō)明根據(jù)另一例示性范例之半導(dǎo)體器件IOO，其中顯示，具有所 需的高間隙填充能力之沉積工藝可能于器件100的進(jìn)一步工藝期間導(dǎo)致高程度的非一致 性。如圖標(biāo)，器件100可包括以第一部分109A的形式存在之蝕刻停止層，該第1部分109A 具有高本征應(yīng)力等級(jí)(如高壓縮應(yīng)力)，而第二部分10卵可具有相對(duì)特性的高本征應(yīng)力等 級(jí)(如高拉伸應(yīng)力)。如先前的解釋?zhuān)Y(jié)構(gòu)103的線(xiàn)104可代表晶體管的柵極電極結(jié)構(gòu)，其 中，于個(gè)別溝道區(qū)域108中所適當(dāng)?shù)剡x擇的應(yīng)變型態(tài)系可提供加強(qiáng)的晶體管性能，如先前 所述。當(dāng)形成部分109A、109B時(shí)，為了獲得所需高本征應(yīng)力等級(jí)，可調(diào)整個(gè)別沉積參數(shù)(如 沉積壓力、溫度、前驅(qū)物流動(dòng)率、離子撞擊與類(lèi)似之參數(shù))。舉例而言，根據(jù)已為大家接受的 工藝配方，能以高度保形之方式沉積經(jīng)施加應(yīng)力的介電材料，且可接著去除其一部分以獲 得(例如)部分109A。接著，能以相反于部分109A之本征應(yīng)力的本征壓力等級(jí)沉積介電材料，并將其不需要的部分由部分109A上去除，因此獲得如圖lb所示之組構(gòu)。
于這些制造工藝期間，為了實(shí)質(zhì)上避免于緊密地隔開(kāi)的線(xiàn)104間產(chǎn)生任何空隙， 也可選擇個(gè)別沉積參數(shù)以便獲得高保形沉積特性。接著，為了確保能可靠地填充線(xiàn)104間 之的空間，可基于次大氣沉積工藝沉積層間介電材料107或其一部分，如先前所述。然而， 結(jié)果，于此沉積工藝期間的成長(zhǎng)速率對(duì)于具有高壓縮應(yīng)力的材料及拉伸應(yīng)力介電材料可能 不相同，因此導(dǎo)致部分109A、109B上的層間介電材料107的不同層厚度。結(jié)果，于進(jìn)一步 工藝期間，例如，當(dāng)設(shè)置進(jìn)一步的層間介電材料(如材料107A)、平面化所產(chǎn)生之表面形貌 及類(lèi)似者時(shí)，可能會(huì)遭遇增加的非一致性工藝的程度，其也可能導(dǎo)致個(gè)別器件的非一致性 (例如，由減少的平面度及類(lèi)似者而言)。 因此，雖然用于二氧化硅之次大氣沉積技術(shù)的加強(qiáng)間隙填充能力可對(duì)于避免結(jié)構(gòu) 不規(guī)則性非常有益，尤其是在緊密配置之線(xiàn)結(jié)構(gòu)與柵極電極尤然，但是次級(jí)材料特性(其 可能結(jié)合沉積之特定非一致性)可能導(dǎo)致可靠度減少及增加的器件不規(guī)則性，尤其是高度 地尺度縮小(hishlyscaled)的半導(dǎo)體器件尤然。 本文所揭示的各種技術(shù)與器件即可避免或至少減少定義于上述的一個(gè)或多個(gè)問(wèn) 題之影響。

發(fā)明內(nèi)容
為了提供本發(fā)明某些態(tài)樣的基本了解，以下提出本發(fā)明之簡(jiǎn)要內(nèi)容。此內(nèi)容并非 本發(fā)明徹底的全貌。其并非去定義本發(fā)明之關(guān)鍵或重要元件或去描述本發(fā)明的范圍。其唯 一的目的系以簡(jiǎn)單的形式作為序幕呈現(xiàn)一些概念，而更詳細(xì)的說(shuō)明將會(huì)描述于后。
通常，本文所揭露的發(fā)明標(biāo)的即針對(duì)于形成層間介電材料期間可維持加強(qiáng)的間隙 填充能力的工藝技術(shù)以及半導(dǎo)體器件，例如基于次大氣沉積技術(shù)者，然而，另一方面，負(fù)面 影響(如以增加的濕氣吸收度而言的次級(jí)材料特性、排氣的增強(qiáng)程度、減少的機(jī)械穩(wěn)定度 及類(lèi)似者)以及沉積特定性特性(d印osition-specific characteristics (如低沉積率、 依據(jù)下方材料的沉積率差異及類(lèi)似者)可顯著地減少。針對(duì)此目的，通過(guò)加強(qiáng)間隙填充能 力之沉積技術(shù)的沉積的層間介電材料的量可于設(shè)置具有所需材料特性之層間介電材料的 工藝之前予以減少，及/或可通過(guò)設(shè)置適當(dāng)?shù)谋Ｐ尉彌_層而使在具有所需的高間隙填充能 力之該工藝期間的沉積特性更為一致。 揭露于本文的一種說(shuō)明方法包括于半導(dǎo)體器件之電路元件上形成蝕刻停止材料， 其中該電路元件包括緊密地包裝之線(xiàn)特征。該方法還包括通過(guò)設(shè)計(jì)用以實(shí)質(zhì)上填充形成于 緊密地包裝之線(xiàn)特征間的空隙之第一沉積工藝于電路元件上形成第一層間介電材料以及 該蝕刻停止材料。此外，去除第一層間介電材料的部分以維持該空隙至少部分地填充第一 層間介電材料且接著第二層間介電材料形成于第一層間介電材料上。 揭露于本文的另一說(shuō)明方法包括于第一晶體管上形成第一蝕刻停止層，其中該第 一蝕刻停止層具有本征壓縮應(yīng)力。此方法進(jìn)一步包括于第二晶體管上形成第二蝕刻停止 層，其中該第二蝕刻停止層具有本征拉伸應(yīng)力。此外，通過(guò)于相鄰該第一與第二晶體管之晶 體管間提供空隙實(shí)質(zhì)上保形沉積作用之第一沉積技術(shù)，于第一與第二蝕刻停止層上形成緩 沖層。最后，此方法包括通過(guò)相較于第一沉積技術(shù)之具有增加間隙填充能力之第二沉積技 術(shù)，于緩沖層上形成層間介電材料的至少一部分。
揭露于本文的另一說(shuō)明半導(dǎo)體器件包括第一器件區(qū)域，包括多個(gè)具有界定于相鄰 柵極電極結(jié)構(gòu)之兩個(gè)柵極電極結(jié)構(gòu)間的空隙之緊密地包裝之柵極電極結(jié)構(gòu)，其中該多個(gè)柵 極電極結(jié)構(gòu)形成于半導(dǎo)體區(qū)域上。該半導(dǎo)體器件還包括形成于多個(gè)柵極電極結(jié)構(gòu)上之蝕刻 停止材料以及包括二氧化硅之第一層間介電材料，其中，設(shè)置該第一層間介電材料于具高 水平的空隙中且該高水平小于由多個(gè)柵極電極結(jié)構(gòu)與蝕刻停止材料界定之高水平。此外， 該半導(dǎo)體器件包括包含二氧化硅之第二層間介電材料，其中該第二層間介電材料形成于第 一層間介電材料上且相較于該第一層間介電材料，具有降低之濕氣吸收能力。


本發(fā)明可通過(guò)參考以下的描述并搭配附加圖式而了解，其中，相同的參考數(shù)字代 表相同的元件，且其中 圖la至lb系示意性地說(shuō)明包含緊密配置之線(xiàn)結(jié)構(gòu)(如柵極電極)之半導(dǎo)體器件 的截面圖，其系在根據(jù)習(xí)知的策略以具有高間隙填充能力之沉積技術(shù)形成層間介電材料的 各種制造階段。 圖2a至2c系示意性地說(shuō)明于各種制造階段之半導(dǎo)體器件的截面圖，該等工藝階 段系根據(jù)本文揭示的說(shuō)明實(shí)施例使用高間隙填充能力之沉積工藝以形成層間介電材料，同 時(shí)將因此所沉積之材料的整體量維持于低程度； 圖2d系示意性地說(shuō)明如圖2a至2c所示之半導(dǎo)體器件的截面圖，其中，系根據(jù)進(jìn) 一步說(shuō)明的實(shí)施額外地于材料去除工藝期間獲得加強(qiáng)控制用以減少非所需之層間介電材 料的量； 圖3a至3b系示意性地說(shuō)明，根據(jù)于本文揭露之進(jìn)一步說(shuō)明之實(shí)施例，于基于具有 高間隙填充能力之沉積工藝而用以形成層間介電材料部分之順序期間的半導(dǎo)體器件的截 面圖，其中，于不同本征應(yīng)力程度之介電材料上的個(gè)別生長(zhǎng)率之增加的一致性可基于緩沖 層而完成；以及 圖3c至3d系示意性地說(shuō)明如圖3a至3b之半導(dǎo)體器件的截面圖，其中，根據(jù)于本 文揭露之進(jìn)一步說(shuō)明實(shí)施例，可實(shí)施額外的工藝步驟以減少通過(guò)具有高間隙填充能力的沉 積技術(shù)所沉積之層間介電材料的量。 雖然揭示于本文之發(fā)明標(biāo)的可容易做各種修正與具有替代性的型態(tài)，但于此系于 圖中以例示之方式顯示特定的實(shí)施例將于本文中詳細(xì)描述。然而，應(yīng)了解特定實(shí)施例于本 文中的說(shuō)明并無(wú)意圖將本發(fā)明限定于所揭露的特定型態(tài)，相對(duì)的，本發(fā)明意圖涵蓋所有落 入由附加權(quán)利要求書(shū)所界定之本發(fā)明之精神與范疇內(nèi)的各種修正、等效者及替代者。
具體實(shí)施例方式
本發(fā)明之各種說(shuō)明實(shí)施例描述于下。基于清楚的目的，并非所有實(shí)際上所實(shí)施者 的特征均描述于說(shuō)明書(shū)中。當(dāng)然應(yīng)了解者為，于任何此種實(shí)際的實(shí)施例的開(kāi)發(fā)中，需要作成 數(shù)個(gè)特定于所實(shí)施者的決定以達(dá)到開(kāi)發(fā)者的特定目標(biāo)(如符合于相關(guān)系統(tǒng)與相關(guān)商業(yè)的 限制)，而該等決定將依據(jù)所實(shí)施者而變化。此外，應(yīng)了解雖然此種開(kāi)發(fā)的努力可能復(fù)雜且 耗時(shí)，但仍然僅是對(duì)于受到本文揭露的助益之本技術(shù)領(lǐng)域中具有通常知識(shí)者之例行工作。
以下將參考附圖而描述本發(fā)明標(biāo)的。各種結(jié)構(gòu)、系統(tǒng) 器件僅以說(shuō)明的目的示意性地于圖中描述且不以對(duì)本技術(shù)領(lǐng)域中通常知識(shí)者為習(xí)知的細(xì)節(jié)來(lái)混淆本揭露內(nèi)容。然 而，附圖系用來(lái)描述與解釋本揭示內(nèi)容之說(shuō)明范例。使用于本文之單字與詞組應(yīng)被了解與 理解成具有與相關(guān)技術(shù)領(lǐng)域中具有通常知識(shí)者對(duì)于這些單字及詞組的了解一致的意思。沒(méi) 有特別定義的詞或詞組(即不同于本技術(shù)領(lǐng)域中具有通常知識(shí)者所了解之通常及習(xí)慣上 的含義之定義)于此系意圖以一致的詞或詞組的用法來(lái)使用。對(duì)于詞或詞組意圖具有特別 涵義的范圍(亦即非為可被本技術(shù)領(lǐng)域之人了解的意思)，此種特別之定義將以定義的方 式明確地提出于說(shuō)明書(shū)中，該定義的方法系對(duì)于詞與詞組直接地以及明確地提供特別的定 義。 揭示于本文的發(fā)明標(biāo)的系針對(duì)減少之層間介電質(zhì)可靠度的問(wèn)題，該問(wèn)題可因次級(jí) 材料特性及/或沉積特定性非一致性而引起，其中可使用具有加強(qiáng)間隙填充能力之沉積 技術(shù)以至少于緊密地封裝之電路元件的間隔中形成層間介電材料，同時(shí)，相較于其它已驗(yàn) 證(well-proved)的介電材料(如前述基于以TE0S為基礎(chǔ)的PECVD技術(shù)的形成之二氧化 硅)，可減少任何可能與沉積特定性特性及/或次級(jí)材料特性有關(guān)的不良影響。于其它態(tài) 樣，為了有效地減少形成于密間隔線(xiàn)結(jié)構(gòu)(如柵極電極與類(lèi)似者)間之空間的個(gè)別深寬比
(aspect ratio)，可通過(guò)使用加強(qiáng)間隙填充能力的沉積技術(shù)而獲得層間介電材料的加強(qiáng)特 性，同時(shí)實(shí)質(zhì)上并未于其它器件區(qū)域提供任何過(guò)量的材料，因此減少具有較不需要之材料 特性的層間介電材料的整體量。結(jié)果，可將層間介電材料的重要部分設(shè)置成具有通過(guò)個(gè)別 沉積技術(shù)(如PECVD)而達(dá)到之已為大家接受的材料特性，其中，前述之深寬比的降低可因 此于個(gè)別沉積工藝期間避免或至少實(shí)質(zhì)上減少空隙形成的可能性。 于某些說(shuō)明實(shí)施例中，次級(jí)特性的層間介電材料的任何過(guò)量材料的去除可由蝕 刻工藝來(lái)完成，其中，可有助益地使用相對(duì)于其它工藝材料(如底部蝕刻停止層或類(lèi)似 者)的選擇性以通過(guò)控制個(gè)別蝕刻時(shí)間而調(diào)整空間中的"調(diào)平(leveling)"量。于其它 說(shuō)明實(shí)施例中，以蝕刻工藝所完成之任何過(guò)量材料的去除可通過(guò)提供適當(dāng)?shù)奈g刻指示材 料或蝕刻停止材料來(lái)控制，其中，該等材料系例如形成于下之材料層上及/或于層間介電 材料內(nèi)(其系于隨后的蝕刻工藝被去除)，藉此，由于減少相關(guān)之蝕刻工藝的襯底至襯底 (substrate-to-substrate)差異，因此能夠加強(qiáng)工藝的一致性。 于本文揭示的發(fā)明標(biāo)的之另一說(shuō)明態(tài)樣系通過(guò)提供適當(dāng)?shù)木彌_層來(lái)解決可靠度 的問(wèn)題，其中，此問(wèn)題系因于不同本征應(yīng)力等級(jí)的底部介電材料上的不同沉積率所產(chǎn)生，本 態(tài)樣可于后續(xù)之通過(guò)具有高間隙填充能力的沉積工藝進(jìn)行之層間介電材料的沉積顯著地 減少不同應(yīng)力等級(jí)的影響。在此情況中，可用具有相較于后來(lái)的層間介電材料為經(jīng)降低之 厚度之任何適當(dāng)材料的型態(tài)來(lái)設(shè)置緩沖層，同時(shí)仍然于具有形成不同應(yīng)力等級(jí)的材料于其 內(nèi)之各種的器件區(qū)域上有效率地平衡沉積率。于某些說(shuō)明實(shí)施例中，如上述，沉積于緩沖層 上的層間介電材料可接著被去除至其一定程度，以便于層間介電材料中將次級(jí)材料特性的 材料的量限定于所需的低程度，因而緩沖層可于層間介電材料的沉積期間與隨后之去除層 間介電材料的一部分的期間提供加強(qiáng)之工藝一致性。于某些說(shuō)明實(shí)施例中，可以任何適當(dāng) 材料的型態(tài)設(shè)置緩沖層以在下方材料的本征應(yīng)力等級(jí)與個(gè)別生產(chǎn)率之間獲得所需的"解耦 合(decoupling)"效果及/或該緩沖層于進(jìn)一步工藝期間可提供加強(qiáng)之器件穩(wěn)定性(例如， 鑒于鈍化(passivating)待沉積于其上的層間介電材料)，因此也加強(qiáng)其整體的可靠度。
應(yīng)了解具有高間隙填充能力的沉積工藝可被理解為基于下述之CVD的工藝，其中系將沉積環(huán)境建立作為基于適當(dāng)前導(dǎo)材料(如TE0S)之熱活化環(huán)境，其中，沉積環(huán)境中相對(duì) 應(yīng)的用力可為250Torr且更高，其亦可被稱(chēng)為次大氣沉積工藝(SACVD)。于其它情況中，具 有高間隙填充能力的沉積工藝可被理解為基于下述之CVD的工藝，此工藝的沉積環(huán)境可基 于具有適度高壓(如高于約20Torr)的等離子體環(huán)境而建立，其亦可被稱(chēng)為高密度PECVD 工藝。 圖2a示意地說(shuō)明半導(dǎo)體200的截面圖，該半導(dǎo)體可包括襯底201 ，其可表示用于形 成如進(jìn)階半導(dǎo)體器件中所需求的電路元件于其上之任何適當(dāng)載體材料。例如，襯底201可 代表半導(dǎo)體襯底，該襯底的上層部分可定義為器件層210，其可包括結(jié)晶半導(dǎo)體區(qū)域，并可 能結(jié)合個(gè)別的隔離結(jié)構(gòu)(如淺溝槽隔離(shallow trench isolation)與類(lèi)似者)。于其它 情況中，襯底201可代表具有形成于其上的絕緣層(未顯示)之載體材料，于該絕緣材料上 可設(shè)置器件層210 (例如以結(jié)晶半導(dǎo)體材料的型態(tài))。于此情況中，結(jié)合器件層210的襯底 201可被認(rèn)定為SOI組構(gòu)。應(yīng)了解襯底201以及器件層210的結(jié)合可代表于某些器件區(qū)域 中的塊體組構(gòu)且依器件需求可代表于其它區(qū)域的SOI組構(gòu)。于說(shuō)明實(shí)施例中顯示，半導(dǎo)體 器件200可包括第一器件區(qū)域220以及第二器件區(qū)域230，其差異可至少為設(shè)置于第一與 第二器件區(qū)域220、230之相鄰結(jié)構(gòu)特征間的最小間隔。于一說(shuō)明實(shí)施例中，第一器件區(qū)域 220可包括線(xiàn)結(jié)構(gòu)203，線(xiàn)結(jié)構(gòu)203可包含多個(gè)線(xiàn)特征204 (如多晶硅線(xiàn)、柵極電極結(jié)構(gòu)與類(lèi) 似者)。舉例而言，線(xiàn)結(jié)構(gòu)203可具有如前述關(guān)于顯示于圖la至lb的線(xiàn)結(jié)構(gòu)103之實(shí)質(zhì)上 相同組構(gòu)。因此，線(xiàn)204可代表為柵極電極，其可形成于用以分隔個(gè)別溝道區(qū)域208與電極 204之對(duì)應(yīng)的柵極絕緣層208A上。此外，依據(jù)工藝策略，于所顯示之制造階段中，能以相鄰 于線(xiàn)204之方式形成個(gè)別的間隔件結(jié)構(gòu)205。 應(yīng)了解適當(dāng)?shù)膿诫s分布(dopant profile)已形成于器件層210內(nèi)以便適當(dāng)?shù)?圖 案化"其中的導(dǎo)電性。例如，個(gè)別的漏極與源極區(qū)域(無(wú)顯示)可通過(guò)適當(dāng)?shù)剡x擇為本技 術(shù)領(lǐng)域中所習(xí)知的摻雜分布來(lái)定義。另一方面，第二器件區(qū)域230可代表降低表面形貌的 區(qū)域，例如隔離結(jié)構(gòu)231可形成于器件層210中。此外，半導(dǎo)體器件200可包括蝕刻停止層 209，其可代表任何用于圖案化待形成于第一與第二器件區(qū)域220、230上的層間介電材料 的任何適當(dāng)?shù)牟牧蠈?。例如，如前述，可用含?nitrogen-containing)材料(如氮化硅、 含氮碳化硅)的型態(tài)設(shè)置蝕刻停止層209，或可用碳化硅與類(lèi)似者的型態(tài)設(shè)置之層209。于 某些說(shuō)明實(shí)施例，其將以參考圖3a至3d更詳細(xì)的說(shuō)明于后或同樣參考圖lb而說(shuō)明者，可 將蝕刻停止層209設(shè)置成具有高本征應(yīng)力等級(jí)，而該高本征應(yīng)力等級(jí)對(duì)于不同型態(tài)之電路 元件(如P溝道晶體管與N溝道晶體管)可為不同者。此外，器件200可包括以使得于相 鄰線(xiàn)特征204間的間隔211中實(shí)質(zhì)上無(wú)空隙形成之方式形成于第一與第二器件區(qū)域220、 230上的第一層間介電材料207。如前述，由于間隔211于圖2a水平方向可具有100納米 或更小量等級(jí)之側(cè)向尺寸，因此可將結(jié)構(gòu)203稱(chēng)為密間隔或緊密配置的線(xiàn)結(jié)構(gòu)。
顯示于圖2a之半導(dǎo)體器件200可以類(lèi)似有關(guān)于器件100的前述工藝或技術(shù)形成。 亦即，在設(shè)置包含器件層210的襯底201后，器件層210可被適當(dāng)?shù)貓D案化以定義第一與第 二器件區(qū)域220、230 (例如通過(guò)形成隔離結(jié)構(gòu)231)，并可以已為大家接受的工藝技術(shù)形成 個(gè)別電路元件(如線(xiàn)結(jié)構(gòu)203)?；诖死碛桑Y(jié)合絕緣層208A之線(xiàn)204可以已為大家接受 的及進(jìn)階的微影、沉積、氧化、蝕刻及平面化技術(shù)而形成，接著，當(dāng)線(xiàn)204代表柵極電極結(jié)構(gòu) 時(shí)，可通過(guò)適當(dāng)?shù)膿诫s剖面(無(wú)顯示)的定義以獲得個(gè)別晶體管結(jié)構(gòu)。之后，如果需要，可形成金屬硅化物區(qū)域(無(wú)顯示)，且接著可通過(guò)已為大家接受的沉積技術(shù)沉積蝕刻停止層 209，因此提供所需的材料特性，例如，依據(jù)蝕刻選擇、本征應(yīng)力等級(jí)及類(lèi)似者。
如前述，當(dāng)欲于第一器件區(qū)域220中獲得不同等級(jí)或型態(tài)之本征應(yīng)力的不同器件 時(shí)，形成蝕刻停止層209可包含許多沉積與蝕刻工藝。第一層間介電材料207可以具有高 間隙填充能力之適當(dāng)工藝技術(shù)進(jìn)行沉積以實(shí)質(zhì)上避免間隔211中結(jié)構(gòu)不規(guī)則性(如空隙) 的產(chǎn)生，而其深寬比可通過(guò)包含間隔件結(jié)構(gòu)205之線(xiàn)204的組構(gòu)以及蝕刻層209的特性而 決定。于一說(shuō)明實(shí)施例中，為了將層207形成為基于二氧化硅的材料，層207可通過(guò)基于 TEOS的SACVD工藝進(jìn)行沉積，其中，沉積工藝可提供高非保形沉積特性，因此較佳地填充剩 下的間隔211。層207的厚度可于第一器件區(qū)域220中變化，使得對(duì)應(yīng)間隔211的厚度Tl 可較高于厚度T2，顯示線(xiàn)204之實(shí)質(zhì)上水平部分。此外，由于SACVD工藝的實(shí)質(zhì)上似流動(dòng)的 沉積特性，于第二器件區(qū)域230的厚度T3可不同于厚度Tl且類(lèi)似于厚度T2。
如前述，于某些說(shuō)明態(tài)樣，相較于習(xí)知策略，可將層207的材料的量顯著地減少， 以便將層207的沉積控制成可以可靠地填充間隔211以實(shí)質(zhì)上不需設(shè)置太多過(guò)量的材料。 例如，依器件的需求，可沉積層207以便獲得具有約100至300納米之?dāng)?shù)值的厚度(指厚度 T2或T3)。 圖2b示意性地說(shuō)明于進(jìn)一步進(jìn)階制造階段的半導(dǎo)體器件200。如圖所示，將器件 200暴露于蝕刻環(huán)境240，該蝕刻環(huán)境204系設(shè)計(jì)成用以相對(duì)于底部材料(如蝕刻停止層 209)選擇地去除層207的材料。于某些說(shuō)明實(shí)施例，可通過(guò)基于等離子體之大氣建立蝕刻 環(huán)境240，該大氣包含對(duì)于蝕刻停止層可具有高度選擇性之蝕刻化學(xué)性質(zhì)。例如，能以基于 二氧化硅材料的型態(tài)來(lái)設(shè)置層間介電材料207，而蝕刻停止層209可代表氮化硅材料、含氮 碳化硅材料或碳化硅材料，而針對(duì)此等材料的高選擇性蝕刻配方系于本技術(shù)領(lǐng)域中已廣為 人知。因此，于某些說(shuō)明實(shí)施例中，蝕刻工藝240可實(shí)施為實(shí)質(zhì)上異向性(anisotropic)工 藝，因此于實(shí)質(zhì)上垂直方向持續(xù)地由層207去除材料，其中，顯示于圖2b的實(shí)施例中，可持 續(xù)蝕刻工藝直到水平材料部分被實(shí)質(zhì)上去除。亦即，由于實(shí)質(zhì)上垂直定向的蝕刻朝向，由于 厚度Tl較大于厚度T2與T3，故于間隔211中之層207的材料的完全去除之前，于第一與 第二器件區(qū)域中具有厚度T2、 T3的層部分可實(shí)質(zhì)上被去除。如此，可于間隔211中維持個(gè) 別材料剩余物207R，因此有效地減少由之后的沉積工藝所"察覺(jué)"的有效深寬比，且因而緩 和用于具有所需材料特性之層間介電材料的后續(xù)沉積工藝的任何限制。由于高度的蝕刻選 捧性，于個(gè)別間隔211中之實(shí)際的高度(標(biāo)示為211H)可通過(guò)蝕刻工藝240的工藝時(shí)間來(lái) 調(diào)整，且實(shí)質(zhì)上并不會(huì)負(fù)面地影響結(jié)構(gòu)203或于第二器件區(qū)域230中的任何元件。以此方 式，剩余材料207R的量可減少至適合于后續(xù)沉積工藝之間隙填充能力的所需數(shù)值，同時(shí)可 顯著地減少剩余材料的減少量之材料特性的負(fù)面影響，如吸收濕氣的能力，如先前已解釋 過(guò)者，相較于PECVD沉積的二氧化硅，SACVD沉積的二氧化硅系顯著較高。
圖2c系示意性地說(shuō)明于進(jìn)一步進(jìn)階制造階段的半導(dǎo)體器件200，其中，第二層間 介電材料207A系形成于第一與第二器件區(qū)域220、230上，其中，層間介電材料207A可具有 加強(qiáng)材料特性，例如較無(wú)減少之等級(jí)的排氣、對(duì)于吸水的高抗性、于后續(xù)CMP工藝期間增加 機(jī)械強(qiáng)度以及類(lèi)似特性。可以PECVD工藝形成層207A，例如如前述使用TEOS及臭氧者，其 中，通過(guò)材料剩余物207R獲得之降低的深寬比系提供高度的沉積一致性，如前述。因此，相 較于習(xí)知策略，層207(即剩余物207R)的材料的全量可顯著地減少，因此加強(qiáng)器件200的層間結(jié)構(gòu)的整體可靠度且于器件200的進(jìn)一步工藝期間也加強(qiáng)工藝一致性。于所示的實(shí)施 例中，依據(jù)先前表面形貌而定，第二器件區(qū)域230可實(shí)質(zhì)上完全缺乏任何材料剩余物207R。
之后，該可持續(xù)該進(jìn)一步工藝，例如可通過(guò)平面化材料207A的表面形貌，例如采用 CMP，其中可使用已為大家接受的工藝技術(shù)，如前述。接著，可以微影(photolithography) 與蝕刻技術(shù)形成個(gè)別接觸點(diǎn)開(kāi)口，其中，蝕刻停止層209可用來(lái)作為于層207A與剩余物 207R中形成接觸點(diǎn)開(kāi)口之有效的蝕刻停止。隨后，依據(jù)器件需求，可于蝕刻停止層209中形 成開(kāi)口以允許個(gè)別接觸點(diǎn)開(kāi)口延伸至器件層210與線(xiàn)204的接觸區(qū)域。
依照其它說(shuō)明實(shí)施例，圖2d系示意性地描述半導(dǎo)體器件200，其中，可通過(guò)于適當(dāng) 部位設(shè)置適當(dāng)蝕刻指示材料241而在蝕刻工藝期間獲得加強(qiáng)的工藝一致性。例如，于一說(shuō) 明實(shí)施例中，蝕刻指示材料241可設(shè)置在蝕刻停止層209的表面區(qū)域，其中該指示材料241 可包括一個(gè)或多個(gè)當(dāng)于蝕刻工藝240期間被釋放時(shí)會(huì)引起顯著的端點(diǎn)(endpoint)偵測(cè)信 號(hào)之適當(dāng)原子種類(lèi)。如習(xí)知情況，可將各個(gè)光學(xué)測(cè)量技術(shù)(意指端點(diǎn)偵測(cè))使用于基于等 離子體蝕刻的工藝期間，其中可由氣體周?chē)@得吸收及/或放射光譜以確定顯示這些種類(lèi) 存在或不存在的個(gè)別波長(zhǎng)或波長(zhǎng)范圍，以及其量。因此，通過(guò)安置用以提供可靠地被偵測(cè)的 端點(diǎn)信號(hào)之適當(dāng)種類(lèi)于定位，可用高度可靠的方式來(lái)偵測(cè)個(gè)別蝕刻停止層209的曝光，因 此于蝕刻工藝240期間減少襯底間之變化(substrate-to-substrate variation)。于其它 情況中，可將指示材料241設(shè)置于層207中，例如于任何沉積工藝的適當(dāng)階段通過(guò)將指示種 類(lèi)241的前驅(qū)物材料引入沉積環(huán)境氣，使得蝕刻工藝240的發(fā)展可以基于蝕刻環(huán)境中個(gè)別 種類(lèi)241的不存在或存在而進(jìn)行監(jiān)測(cè)。由于一般而言沉積工藝的一致性較高于蝕刻工藝的 一致性，因此可通過(guò)在層間介電材料207中設(shè)置種類(lèi)241而獲得加強(qiáng)等級(jí)的整體工藝一致 性。于另一說(shuō)明實(shí)施例中，指示材料241可通過(guò)離子植入法加入材料207，其中，可使用任 何適當(dāng)種類(lèi)，且其中，對(duì)于已知之層207的厚度，任何適當(dāng)插入深度可以基于個(gè)別植入?yún)?shù) 而進(jìn)行選擇。因此，同樣在此情況中，由于一般而言個(gè)別植入工藝的工藝變化小于蝕刻工藝 (如工藝240)的變動(dòng)，故于蝕刻工藝240期間可獲得改善之工藝一致性。
參考圖3a至3d，進(jìn)一步說(shuō)明之實(shí)施例將對(duì)于上述實(shí)施例額外地或選擇性地說(shuō)明， 其中，于使用具有高間隙填充能力(如SACVD與類(lèi)似工藝)的沉積工藝之層間介電材料沉 積期間可通過(guò)增加工藝一致性而加強(qiáng)層間介電材料的可靠度。 圖3a系示意性地說(shuō)明包括襯底301與具有實(shí)質(zhì)上結(jié)晶半導(dǎo)體層(如硅基層與類(lèi) 似者)的形態(tài)之器件層310之半導(dǎo)體器件300的截面圖。器件300可包括第一電路元件 320 (例如具有場(chǎng)效晶體管的形態(tài))，以及第二電路元件350 (例如相較于電路元件320具有 不同組構(gòu)的場(chǎng)效晶體管的形態(tài))。于一說(shuō)明實(shí)施例，電路元件320、350可代表相反之導(dǎo)電 性形態(tài)的晶體管，如前述，為了加強(qiáng)其晶體管性能，電路元件于個(gè)別溝道區(qū)域308中需要不 同型態(tài)的應(yīng)變。在此情況中，電路元件320、350可包括形成于個(gè)別柵極絕緣層308A上的柵 極電極。此外，當(dāng)于此制造階段需要時(shí)，可設(shè)置間隔件結(jié)構(gòu)305，且可將特定導(dǎo)電型態(tài)的漏極 與源極區(qū)域35 1設(shè)置于電路元件320中，而將相反導(dǎo)電型態(tài)的漏極與源極區(qū)域351設(shè)置于 電路元件350中。此外，第一蝕刻停止層309A可形成于電路元件320上且可具有適當(dāng)?shù)挠?以于溝道區(qū)域308中產(chǎn)生所需應(yīng)變之高本征應(yīng)力，以便于該溝道區(qū)域308中加強(qiáng)電荷運(yùn)送 遷移率。同樣地，為了引發(fā)用以加強(qiáng)電路元件350的晶體管性能之所需型態(tài)的應(yīng)力，可于第 二電路元件350上形成于具有相反于層309A之型態(tài)的高本征應(yīng)變的第二蝕刻停止層309B。
此外，器件300包括形成于第一與第二蝕刻停止層309A、309B上方的緩沖層360，且于某些說(shuō)明實(shí)施例形成于第一與第二蝕刻停止層309A、309B上，其中可選擇緩沖層360的材料特性與其厚度以便顯著地減少下方層309A、309B的本征應(yīng)力等級(jí)對(duì)于隨后沉積之材料的影響。例如，可用相較于層309A、309B具有顯著較低的本征應(yīng)力等級(jí)的形態(tài)來(lái)沉積緩沖層360，藉此于第一與第二電路元件320、350上提供用于后續(xù)之高間隙填充能力的沉積工藝的高一致性沉積率以及適當(dāng)沉積表面。于一說(shuō)明實(shí)施例中，可將緩沖層360設(shè)置為具有加強(qiáng)機(jī)械強(qiáng)度之二氧化硅層，例如以PECVD二氧化硅的型態(tài)，其中系選擇層360的厚度以便得獲得保形沉積特性，而不會(huì)增加于第一與第二電路元件320、350間產(chǎn)生沉積不規(guī)則(如空隙)的可能性。于其它說(shuō)明實(shí)施例，可用具有低本征應(yīng)力等級(jí)之含氮材料或碳化氮材料的形態(tài)來(lái)設(shè)置緩沖層360以便補(bǔ)償應(yīng)力等級(jí)的不同，同時(shí)不會(huì)過(guò)度地影響由高應(yīng)變層309A、309B提供之應(yīng)力轉(zhuǎn)變機(jī)制。于其它情況中，當(dāng)緩沖層360之作用于層309A、309B中之具有相反的本征應(yīng)力之一者上的效果可以忍受時(shí)，可將緩沖層360設(shè)置成具有高本征應(yīng)力，藉此對(duì)于隨后的沉積工藝(例如SACVD工藝)產(chǎn)生實(shí)質(zhì)上一致的工藝狀態(tài)。
圖3b系示意性地說(shuō)明于進(jìn)一步進(jìn)階制造階段的半導(dǎo)體器件300，其中至少層間介電材料307的一部分形成于緩沖層360上以便以適當(dāng)?shù)某练e技術(shù)(如前述的SACVD)可靠地填充個(gè)別間隔。根據(jù)器件的需求，由于緩沖層360于電路元件320、350上可提供高度一致之沉積率，層間介電材料307能以任何適當(dāng)厚度沉積，而于某些情況中，緩沖層360也可對(duì)下方電路元件提供相關(guān)于例如濕氣侵入與類(lèi)似者的有效的"鈍化(passivation)"。于其它說(shuō)明實(shí)施例，層間介電材料307所沉積的厚度可設(shè)計(jì)成能可靠地填充任何間隔且能對(duì)進(jìn)一步之層間介電材料(如前述的PECVD 二氧化硅)的后續(xù)沉積提供減少形貌的表面。
圖3c系示意性地說(shuō)明根據(jù)進(jìn)一步說(shuō)明實(shí)施例的半導(dǎo)體器件300，其中，可通過(guò)蝕刻工藝340部分地去除層間介電材料307，以便減少層307的材料的量，同時(shí)仍然于具有所需材料特性之層間介電材料的進(jìn)一步沉積期間提供加強(qiáng)的工藝一致性。因此，如前述，個(gè)別間隔的深寬比可顯著地減少，而緩沖層360于蝕刻工藝序340期間可提供加強(qiáng)的偏及襯底之一致性，這是由于在材料307的沉積期間的個(gè)別生長(zhǎng)率可為實(shí)質(zhì)上彼此完全相同或至少非常類(lèi)似，而無(wú)關(guān)底部蝕刻停止層的應(yīng)力等級(jí)。此外，如前述，于某些情況中，為了提供可易偵測(cè)的端點(diǎn)偵測(cè)信號(hào)，可將適當(dāng)?shù)闹甘静牧虾喜⒂诰彌_層360，因此容許蝕刻工藝340的有效控制。以此方式，可實(shí)質(zhì)上避免蝕刻停止層309A、309B的曝光，因此不會(huì)對(duì)這些層的應(yīng)變引發(fā)效應(yīng)有負(fù)面地影響。 圖3d系示意性地說(shuō)明根據(jù)進(jìn)一步說(shuō)明實(shí)施例的半導(dǎo)體器件300，于此實(shí)施例中，可根據(jù)化學(xué)機(jī)械研磨工藝342來(lái)完成層307部分的材料去除，其中，緩沖層360可界定層307的材料剩余物307R的范圍，且也可作為CMP停止層以便實(shí)質(zhì)上避免個(gè)別蝕刻停止層309A、309B的過(guò)度曝露。于某些說(shuō)明實(shí)施例，可結(jié)合蝕刻工藝340與研磨工藝342，其中，例如于第一步驟中，為了界定剩余物307R的所需高度，可實(shí)施研磨工藝342以獲得相當(dāng)平的表面，使蝕刻工藝340可高一致性地實(shí)施于此表面上。于其它情況中，可先實(shí)施蝕刻工藝340且隨后研磨工藝342可提供相當(dāng)平的表面形貌，因此加強(qiáng)進(jìn)一步之層間介電材料(例如通過(guò)PECVD工藝形成之二氧化硅)的隨后之沉積工藝的一致性。 于是，揭露于本文之發(fā)明標(biāo)的系提供一種具有增加之可靠度的層間介電材料的方法與半導(dǎo)體器件，由于在層間介電材料元件的沉積期間非所需材料特性或工藝特性的負(fù)面影響可通過(guò)以蝕刻工藝來(lái)減少過(guò)量材料的量及/或通過(guò)設(shè)置適當(dāng)緩沖層以加強(qiáng)具有不同本征應(yīng)力等級(jí)之介電材料上的沉積一致性，因此也加強(qiáng)進(jìn)一步工藝的工藝一致性。因此，可將精密的SACVD工藝之間隙填充能力用以形成高一致性的層間介電材料，而相較于習(xí)知策略，個(gè)別材料特性(例如，如通過(guò)SACVD沉積的TEOS 二氧化硅的通常材料特性之增加之吸水能力、增強(qiáng)之排氣程度、降低之機(jī)械穩(wěn)定度與類(lèi)似特性)的影響可有效地減少。因此，可將加強(qiáng)特性(例如針對(duì)PECVD TEOS二氧化硅而言為典型特性之降低之濕氣吸收性)的層間介電材料形成于量經(jīng)降低的SACVD材料上。 以上所揭示的特定實(shí)施例僅用于說(shuō)明，而本發(fā)明可運(yùn)用不同但對(duì)于通過(guò)本文之教示而使本技術(shù)領(lǐng)域具通常知識(shí)者可明了之等效方法進(jìn)行修正與實(shí)施。例如，以上的工藝步驟可以不同的順序?qū)嵤４送?，除了以下描述之?quán)利要求書(shū)外，并無(wú)意圖限制本文顯示的結(jié)構(gòu)或設(shè)計(jì)的詳細(xì)內(nèi)容。對(duì)以上說(shuō)明的特定實(shí)施例進(jìn)行改變與修正系非常的明顯且所有此種變化均落入本發(fā)明的范疇與精神中。因此，本文所追求的保護(hù)將提出于以下之權(quán)利要求書(shū)。
權(quán)利要求
一種方法，包括在半導(dǎo)體器件(200，300)的多個(gè)電路元件(204，304)上形成蝕刻停止材料(209，309A，309B)，該電路元件(204，304)包括緊密間隔的線(xiàn)特征；通過(guò)設(shè)計(jì)成實(shí)質(zhì)上填充該緊密間隔的線(xiàn)特征(204，304)間所形成的間隔(211)的第一沉積工藝，而在該電路元件(204，304)與該蝕刻停止材料(209，309A，309B)上形成第一層間介電材料(207，307)；去除該第一層間介電材料(207，307)的一部分，以維持該間隔(211)至少部分地被填充有該第一層間介電材料(207R，307R)；以及在該第一層間介電材料(207R，307R)上形成第二層間介電材料(207A)。
2. 如權(quán)利要求l所述的方法，其中，去除該第一層間介電材料(207,307)的一部分包括 實(shí)施蝕刻工藝以將該第一層間介電材料(207,307)的該一部分選擇地去除至該蝕刻停止 材料(209，309A，309B)。
3. 如權(quán)利要求2所述的方法，進(jìn)一步包括在該電路元件(204)上設(shè)置指示材料(241)， 以及通過(guò)使用由蝕刻該指示材料(241)引發(fā)的信號(hào)來(lái)控制該蝕刻工藝。
4. 如權(quán)利要求1所述的方法，其中，通過(guò)實(shí)施使用含硅前驅(qū)物材料的次大氣化學(xué)氣相 沉積工藝，形成該第一層間介電材料(207,307)。
5. 如權(quán)利要求l所述的方法，其中，該蝕刻停止層(309A)的第一部分是以壓縮應(yīng)力的 方式形成于該電路元件(304)的第一者上，且該蝕刻停止層(309B)的第二部分是以拉伸應(yīng) 力的方式形成于該電路元件(304)的第二者上，且該方法還包括在形成該第一層間介電材 料(307)以前，在該蝕刻停止層(309A，309B)的該第一與第二部分上形成緩沖層(360)。
6. 如權(quán)利要求5所述的方法，其中，去除該第一層間介電材料(307)的一部分包括實(shí)施 化學(xué)機(jī)械研磨工藝(342)。
7. —種方法，包括在第一多個(gè)晶體管(320)上形成第一蝕刻停止層(309A)，該第一蝕刻停止層(309A)具 有本征壓縮應(yīng)力；在第二多個(gè)晶體管(350)上形成第二蝕刻停止層(309B)，該第二蝕刻停止層(309B)具 有本征拉伸應(yīng)力；通過(guò)在該第一與第二晶體管(320,350)的相鄰者間的間隔(211)中，提供實(shí)質(zhì)上保形 沉積特性的第一沉積技術(shù)，在該第一與第二蝕刻停止層(309A，309B)上形成緩沖層(360); 以及通過(guò)與該第一沉積技術(shù)相比具有增加的間隙填充能力的第二沉積技術(shù)，在該緩沖層 (360)上形成層間介電材料(307)的至少一部分。
8. 如權(quán)利要求7所述的方法，其中，通過(guò)等離子體加強(qiáng)化學(xué)氣相沉積以沉積該緩沖層 (360)。
9. 如權(quán)利要求7所述的方法，其中，通過(guò)次大氣化學(xué)氣相沉積以形成該層間介電材料 (307)的該至少一部分。
10. 如權(quán)利要求7所述的方法，進(jìn)一步包括在沉積該層間介電材料的另一部分以前，去 除該層間介電材料(307)的該至少一部分的一部分。
11. 如權(quán)利要求7所述的方法，其中，該緩沖層(360)包括與該第一與第二蝕刻停止層(309A，309B)相比具有較低本征應(yīng)力水平的含氮材料。
12. —種半導(dǎo)體器件(200，300)，包括:第一器件區(qū)域(220，320)，包括多個(gè)緊密地封裝的柵極電極結(jié)構(gòu)(204，304)，在該柵極電極結(jié)構(gòu)(204,304)的相鄰兩個(gè)間界定有間隔(211)，在半導(dǎo)體區(qū)域(210,310)上形成該多個(gè)柵極電極結(jié)構(gòu)(204,304);在該多個(gè)柵極電極結(jié)構(gòu)(204,304)上形成蝕刻停止材料(209，309A，309B);第一層間介電材料(207R，307R)，包括二氧化硅，該第一層間介電材料(207R， 307R)設(shè)置于該間隔(211)中且該第一層間介電材料的高度小于通過(guò)該多個(gè)柵極電極結(jié)構(gòu)(204，304)與該蝕刻停止材料(209，309A，309B)所界定的高度；以及第二層間介電材料(207A)，包括二氧化硅，該第二層間介電材料(207A)形成于該第一層間介電材料(207R，307R)上且與該第一層間介電材料(207R， 307R)相比具有降低的濕氣吸收能力。13.如權(quán)利要求12所述的半導(dǎo)體器件(200，300)，進(jìn)一步包括位于隔離結(jié)構(gòu)(231)上的第二器件區(qū)域(230)，該第二器件區(qū)域(230)包括該蝕刻停止層(209)與形成于該蝕刻停止層上的該第二層間介電材料(207A)。
全文摘要
去除通過(guò)SACVD沉積的層間介電材料(207，307)的過(guò)量材料，可利用此沉積技術(shù)之間隙填充能力，然而，另一方面，可減少對(duì)此材料的負(fù)面影響。于另一態(tài)樣，以SACVD方式沉積層間介電材料(207，307)以前，可形成一種緩沖材料(360)，如二氧化硅，因此當(dāng)層間介電材料(207，307)沉積于具有不同高本征應(yīng)力水平的介電層時(shí)，于沉積工藝期間會(huì)產(chǎn)生加強(qiáng)的一致性(enhanced uniformity)。因此，于同時(shí)維持SACVD沉積所提供的優(yōu)點(diǎn)的情況下可加強(qiáng)層間介電材料(207，307)的可靠度。
文檔編號(hào)H01L21/768GK101755333SQ200880022651
公開(kāi)日2010年6月23日 申請(qǐng)日期2008年6月30日 優(yōu)先權(quán)日2007年6月29日
發(fā)明者C·彼得斯, F·福伊斯特爾, K·弗羅貝格 申請(qǐng)人:先進(jìn)微裝置公司