專利名稱：穿過襯底形成導電通孔的方法及由其產生的結構和組合件的制作方法
技術領域：
本發(fā)明的實施例涉及用于穿過襯底(例如半導體晶片或半導體裸片)形成導電通 孔的方法。本發(fā)明的實施例還涉及結構和包含這些襯底及導電通孔的組合件。
備"
在電子工業(yè)中出于各種目的而使用許多不同類型的襯底。例如，集成電路按常規(guī) 制作于半導體型襯底上以形成半導體裝置，諸如例如，存儲器裝置、成像裝置及電子 信號處理器裝置(亦即，常常稱為微處理器)。這些半導體型襯底包含(例如)例如 硅、鍺、砷化鎵、磷化銦等半導體材料及其它III-V或II-VI型半導體材料的完整或部 分晶片。晶片不僅包含(例如)完全由半導體材料形成的常規(guī)晶片而且包含其它襯底，
例如絕緣體上硅(SOI)型襯底、藍寶石上硅(sos)型襯底及由基底材料層支撐的硅壘晶
層。使用其它類型的襯底來形成電子工業(yè)中所使用的各種其它組件及裝置，包含(例 如)電路板、接觸卡、測試載體、封裝襯底及插入層襯底。這些其它類型的襯底可 包括聚合物材料、陶瓷材料、金屬材料及復合材料以及半導體材料(通常為硅)。
電子工業(yè)中所使用的襯底常常承載用于傳送電信號及/或用于向電子裝置的有源 元件提供電功率的導電結構。這些導電結構包含(例如)導電跡線(其按常規(guī)相對 于襯底的主平面沿大致水平方向延伸)；導電通孔(其按常規(guī)沿大致垂直方向延伸穿
過襯底的至少一部分)；及導電接觸端子(例如，導電墊)，其用于將其它導電結構 或裝置電互連到由襯底所承載的導電特征。
常常想要使用前述導電通孔穿過襯底提供電通信以將襯底的一個側上的導電跡 線及/或墊電連接到所述襯底的相對的側上的導電跡線及/或墊。作為一實例，兩個或兩 個以上半導體裝置(例如，半導體裸片或封裝)可彼此堆疊以形成所謂的"多芯片模 塊"，此可用于減小電路板上所需用于其半導體裝置中的每一者的安裝面積。在這些 多芯片模塊中，需要在所述堆疊內的所述半導體裝置中的每一者與所述電路板之間建立電通信。因此，可完全穿過所述半導體裝置中的一者或一者以上形成導電通孔以允
許堆疊于其上方的至少一個其它半導體裝置通過所述導電通孔與所述電路板電通信。
作為另一實例，半導體裝置上的導電端子可在物理上按圖案布置，所述圖案不對應于
想要將所述半導體裝置連接到其的較高級襯底上的導電接觸端子的圖案。因此，可能
需要有效地重新分布所述半導體裝置或所述較高級襯底的導電接觸端子以便能夠在其
之間建立電接觸。常常使用所謂的"重新分布層"來有效地重新分布半導體裝置上的
導電接觸端子。重新分布層包含導電跡線，每一導電跡線于襯底的表面上方從第一位
置延伸到可在其處提供另一接觸端子的第二位置。所述第二位置可對應于另一元件或
裝置上接觸端子的位置且與另一元件或裝置上接觸端子的位置互補。另外，導電通孔 可向半導體裝置的背側上的導電區(qū)域提供電通信以促進背側探測。背側探測可在半導
體裝置經進一步處理、與其它裝置封裝或裝配在一起之前用于識別所述半導體裝置中 的任何缺陷。
如本文中所使用，術語"襯底"是指包括導電通孔或想要穿過其形成導電通孔的 任一電子結構或裝置。以實例而非限制方式，襯底可包含半導體裸片、完整或部分半 導體晶片、半導體裝置(例如，存儲器裝置、成像裝置及電子信號處理器)、電路板 及半導體、聚合物、陶瓷或金屬材料層或其組合。
為形成導電通孔，可使用各種方法中的任一者穿過襯底形成通孔，所述方法包含 機械鉆孔、激光剝蝕及濕式(化學)或干式(反應離子)刻蝕。如本文中所使用，術 語"通孔"是指延伸穿過襯底的孔或孔口，而短語"導電通孔"是指至少部分地用導 電材料填充以形成延伸穿過所述通孔的電路徑的通孔。此外，"貫通晶片互連"或 "TWI"是大致完全延伸穿過完整或部分半導體晶片或穿過由此完整或部分半導體晶片 形成的半導體裝置的特定類型的導電通孔。
任選地，可用介電材料涂布通孔內的襯底的壁。所述介電材料可包括(例如)氧 化物、氮化物、聚合物或玻璃。在此技術中已知沉積及形成這些介電材料層的其它方 法且這些方法可依據用于襯底及用于所述介電層的材料的類型而變化。接著用導電材 料至少部分地填充通孔以形成導電通孔。作為一實例，所述導電材料可使用如下方法 沉積于通孔內的襯底上的一個或一個以上表面上，例如電解鍍覆、無電鍍覆、真空蒸 發(fā)(化學氣相沉積及變型)以及濺鍍(也稱為物理氣相沉積)。另外，可用所述導電 材料大致完全填充所述通孔。例如，導電環(huán)氧樹脂或經導體填充的環(huán)氧樹脂可以可流 動形成沉積到通孔中且隨后固化，或焊料漿液可沉積到通孔中并經受回流工藝。
在已穿過襯底形成導電通孔之后，可任選地使所述襯底變薄，重新分布層可任選 地形成于所述襯底的一個或一個以上主表面上，及/或導電凸塊(亦即，焊料球或呈圓 柱、柱、立柱等等形式的其它導電元件)可任選地形成或放置于所述襯底上的導電端 子上。
在(例如)頒予Tuttle (塔特爾)的美國專利申請公開案第2007/0048994號、頒 予Akram (阿克拉姆)等人的美國專利第7,109,068號及頒予Sulfridge (塞爾弗里奇)的美國專利申請公開案第2006/0289968號中找到用于穿過襯底形成導電通孔的已知方 法的實例。前述文檔中的每一者的發(fā)明以全文引用方式并入本文中。在此技術中仍需要穿過襯底形成導電通孔及用于在這些襯底上形成導電結構(例 如重新分布層)的經改進的方法。


圖1描繪導電通孔可根據本發(fā)明的實施例穿過其形成的半導體晶片；圖2A到2K是工件的放大局部橫截面?zhèn)纫晥D且圖解說明可用于穿過襯底(例如 圖1中所示的半導體晶片)形成導電通孔的本發(fā)明的方法的實施例；圖3A到3H是工件的放大局部橫截面?zhèn)纫晥D且圖解說明可用于穿過襯底形成導 電通孔的本發(fā)明的方法的另一實施例；圖4描繪本發(fā)明的包含電路板的實施例的橫截面視圖，所述電路板具有形成于襯 底材料層的主表面上的重新分布層及延伸穿過所述襯底材料的多個導電通孔；且圖5描繪本發(fā)明的包含包括多個半導體裝置的多芯片模塊的實施例的橫截面視 圖，所述多個半導體裝置中的每一者包含延伸穿過其的多個導電通孔。
具體實施方式
概括地,本發(fā)明的實施例包含用于在襯底上及襯底中形成導電元件的方法及所得 結構和組合件。所述導電結構可包含(例如)延伸穿過所述襯底的導電通孔、以及導 電墊、導電跡線或襯底的至少一個主表面上的導電墊及導電跡線兩者。可于穿過襯底 形成通孔之前將導電材料層提供于所述襯底的至少一個主表面上方。任選地，于將通 孔從襯底的與所述導電材料層相對的側形成到所述襯底中之前，可在所述導電材料層 的與所述襯底相對的側上將臨時載體固定到所述導電材料層。所述通孔可穿過襯底形 成到達所述導電材料層。圖1描繪包括半導體晶片2的工件10的實例，其中及其上已至少部分地形成了 多個半導體裝置4。晶片2可由各種材料形成，諸如例如，硅、鍺、砷化鎵、磷化銦 或多晶硅。在額外實施例中，晶片2可包括絕緣體上硅(S0I)型襯底，諸如例如，玻璃 上硅(SOG)襯底或藍寶石上硅(SOS)襯底?？赡苄枰蛳胍┻^半導體裝置4中的每一 者形成一個或一個以上導電通孔。下文進一步詳細描述可用于穿過圖1中所示的半導 體裝置4形成導電通孔的本發(fā)明的方法的實施例。在一些實施例中，導電通孔可形成 于所謂的"晶片范圍"處，而半導體裝置4仍為晶片(例如圖1中所示的半導體晶片 2)的一部分。在其它實施例中，導電通孔可在其已從半導體晶片2單分之后穿過個別 半導體裝置4 (例如，半導體裸片或封裝)形成。圖2A到2K是圖1中所示的工件10的放大局部橫截面?zhèn)纫晥D。圖2A描繪工件 10的包含半導體晶片2的想要穿過其形成導電通孔的區(qū)域的一部分。晶片2具有第一主表面12及相對的第二主表面14。晶片2可具有形成于第一表面12上或中的結構。 例如，導電材料層可形成于第一表面12上且可圖案化所述導電材料層，從而形成導電 墊16。對于另一實例，鈍化層18、導電跡線(未顯示)、電晶體(未顯示)、電容器 (未顯示)、隔離區(qū)域(未顯示)及其它特征可形成于晶片2的第一主表面12中及晶 片2的第一主表面12上。鈍化層18可包括介電材料，諸如例如，氧化硅(Si02)、氮化硅(Si3N4)、磷硅酸玻 璃(PSG)、硼硅酸玻璃(BSG)、摻雜硼磷的硅玻璃(BPSG)、聚合物材料或適于用作鈍化 層的任一其它材料。鈍化層18可使用(例如)常規(guī)化學氣相沉積(CVD)方法、物理氣 相沉積(PVD)方法、旋轉涂布方法或適于用于鈍化層18的特定類型的鈍化材料的任一 其它方法施加。在一些實施例中，可于穿過晶片2形成導電通孔之前使晶片2變薄。參照圖2B， 工件10的頂表面19 (其在半導體襯底的情況中包括有源表面)可借助粘合劑22粘附 到臨時載體20以促進晶片2的變薄。臨時載體20可向工件10提供結構性支撐及強度， 且可借助用于使半導體晶片2變薄的處理設備促進工件10的移動及處置。如本文中所 使用，術語"頂部"或其它定向性術語僅出于便利目的而使用且用于這些圖式的視圖 的背景中，且不限制本文中所述物件在處理或使用期間的定向。可通過借助諸如例如化學蝕刻、研磨及化學機械拋光(CMP)中的至少一者等工藝 從晶片2 (其可包括背側表面)的第二主表面14移除材料來使晶片2變薄。如此技術 中所知，CMP通常包括在受控化學、壓力及溫度條件下在濕潤的拋光表面上擾動晶片 2的表面14以從晶片2的表面14移除材料。作為非限制性實例，晶片2可具有約七 百六十微米(760 " m)的初始厚度且可使用CMP工藝使其變薄到約八十微米(80 y m)。臨時載體20可包括半導體晶片、玻璃薄片或可向工件10提供結構性支撐的另一 材料。在一些實施例中，臨時載體20可包括大致相同于晶片2的材料的材料。另外， 臨時載體20可包括展示類似于由晶片2所展示的熱膨脹系數(shù)(CTE)(例如，在約百分 之二十(20%)內)或大致匹配由晶片2所展示的熱膨脹系數(shù)(CTE)的熱膨脹系數(shù)(CTE) 的材料。通過使用展示與晶片2相同或類似熱膨脹系數(shù)的臨時載體20，組合件(亦即， 工件10與臨時載體20)可在處理及處置期間加熱及/或冷卻而不因熱感應應力而損壞 工件10。臨時載體20可使用粘合劑22臨時粘附到工件10的頂表面19。例如，粘合劑22 可包括熱塑性聚合物材料，當加熱高于閾值溫度(亦即，所述材料的玻璃態(tài)轉變溫度) 時，所述熱塑性聚合物材料將熔化到柔軟狀態(tài)。所述經加熱的且柔軟的熱塑性塑料可 夾在臨時載體20與工件10的頂表面19中間，且可大致符合工件10的頂表面19。所 述熱塑性材料接著可冷卻到低于閾值溫度的溫度以致使所述材料凝固并在臨時載體 20與工件10的頂表面19之間形成黏合劑結合。在額外實施例中，可在不使用臨時載體20的情況下使晶片2變薄。于穿過晶片2形成一個或一個以上導電通孔之前，重新分布層或此重新分布層可由其形成的導電材料層在晶片2的第二主表面14的至少一部分上或上方，如圖2C中所示。任選地，介電材料層26可形成于晶片2的第二主表面14上，且導電材料層24 可形成于介電材料層26上。介電材料層26可包括(例如)脈沖沉積層(PDL)，其包括 富鋁氧化物、低硅垸氧化物(LSO)、例如可從Specialty Coating Systems division of CooksonElectronics (確信電子的專業(yè)涂布系統(tǒng)部)購得的聚對二甲苯基711聚合物、二 氧化硅(Si02)、氧化鋁(Ab03)、例如聚苯并惡唑(PBO)或苯并環(huán)丁烯(BCB)等適于鈍化 目的的有機聚合物材料或任何這些材料的組合?？捎米鹘殡姴牧蠈?6的其它介電材料 包含原硅酸四乙酯(TEOS)、旋轉涂布玻璃、熱氧化物、氮化硅、氧氮化硅、玻璃(亦 即，摻雜硼磷的硅玻璃(BPSG)、磷硅酸玻璃、硼硅酸玻璃)或此技術中已知的任一其 它適合介電材料。所屬領域的技術人員已知沉積此層介電材料26的方法且所述方法依 據用于介電材料層26的材料的類型而變化。介電材料層26可防止導電材料層24與晶 片2內的導電或半導電元件之間的短路。在一些實施例中，導電材料層24可包括(但不限于)鈦(Ti)、多晶硅(Si)、鈀(Pd)、 錫(Sn)、鉭(Ta)、鎢(W)、鈷(Co)、銅(Cu)、銀(Ag)、鋁(A1)、銥(Ir)、金(Au)、鉬(Mo)、 鉬(Pt)、鎳-磷(NiP)、鈀-磷(Pd—P)、鈷-磷(Co—P)、鈷-鎢-磷(Co—W—P)合金、前述金 屬中的任何者的其它合金、夾帶在聚合物中的導電聚合物或導電材料(亦即，導電環(huán) 氧樹脂或經導體填充的環(huán)氧樹脂)及其混合物。在額外實施例中，導電材料層24自身可包括多個層，所述多個層可包含(例如) 對鍍覆有吸引力的涂層(PAC)或形成于介電材料層26上方的另一類型的種子層以增強 其上一塊狀層導電材料的沉積，所述種子層與所述塊狀層一起形成導電材料層24。例 如,氮化鈦(TiN)可使用化學氣相沉積(CVD)技術形成于介電材料層26上方，且所述氮 化鈦可用作鍍覆工藝(諸如例如，用于形成導電材料層24的無電鍍覆或電解鍍覆)的 PAC。用于沉積用于形成導電材料層24的材料的其它工藝包含(例如)金屬有機化學 氣相沉積(MOCVD)、物理氣相沉積(PVD)、等離子增強型化學氣相沉積(PECVD)、真 空蒸發(fā)及濺鍍。導電材料層24可在具有粘附到工件10的頂表面19的臨時載體20的情況中形成， 或可在不具有粘附到工件10的頂表面19的臨時載體20的情況下形成。在于晶片2的第二主表面14上方形成導電材料層24之后，臨時載體20可從工 件10的頂表面19移動到工件10的底表面27，如圖2D中所示，或可采用另一臨時載 體20。為從工件10的頂表面19移除臨時載體20，可從工件10的頂表面19釋放臨時 載體20的粘合劑22 (例如，通過加熱粘合劑22)。粘合劑22接著可用于以先前針對 將臨時載體20粘附到工件10的頂表面19所述的大致相同的方式將臨時載體20臨時 粘附到工件10的底表面27。圖2E描繪其中形成通孔28的晶片2。如圖2E中所示，通孔28可穿過導電墊169及晶片2完全延伸達介電材料層26，使得介電材料層26暴露于通孔28處且形成通孔 28的底表面30。在額外實施例中，通孔28還可穿過介電材料層26延伸達導電材料層 24，使得導電材料層24暴露于通孔28處且形成通孔28的底表面30?？蓮膱D2E中所示的工件10的頂表面上的導電墊16的暴露表面穿過導電墊16及 晶片2 (且任選地，穿過介電材料層26)形成通孔28。以實例而非限制方式，掩模層 可沉積于圖2E中所示的工件10的頂表面上方，且可使用常規(guī)光刻工藝圖案化所述掩 模層以形成于導電墊16上方在想要在其處形成通孔28的位置處延伸穿過所述掩模層 的孔口。接著可使用蝕刻工藝(例如，濕式化學蝕刻工藝或干式反應離子蝕刻工藝) 來穿過導電墊16及晶片2 (且任選地，穿過介電材料層26)蝕刻。可用于形成通孔 28的一種適合濕式化學蝕刻劑包括硝酸與氫氟(HF)酸在去離子(DI)水中的混合物。在額外實施例中，可借助機械鉆孔或激光剝蝕形成通孔28。在形成通孔28之后， 通孔28任選地可經受清潔工藝以從工件10移除任何不想要的反應物或雜質，尤其在 激光剝蝕情況中，襯底材料的鄰近襯底的所謂的"受熱影響的區(qū)"或"HAZ"中的通 孔的部分。用于此目的的一種適合清潔溶劑為在丙二醇中包括約6%的氫氧化四甲基 銨(TMAH)的溶液。在一些實施例中，通孔28內的工件10的側壁34可通過向其施加介電材料而電 絕緣。參照圖2F，介電材料層32可形成于工件10的頂表面19及通孔28內的工件10 的暴露表面上，包含側壁34及底表面30。以實例而非限制方式，介電材料層32可包 括氧化物材料、氮化物材料或聚合物材料，且以類似于先前參照圖2C關于介電材料 層26所述的方式形成。如圖2G中所示，可使用各向異性蝕刻工藝(常常稱為"間隔層"蝕刻工藝)來從工 件10選擇性地移除介電材料層32的大致水平延伸部分(包含延伸于所述工件的頂表 面19及通孔28的底表面30上方的部分)，但將所述介電材料層的大致垂直延伸部分 留在通孔28內的側壁34上。在此蝕刻工藝之后，介電材料32可設置于通孔28內的 側壁34上。通孔28內的底表面30可大致無任一介電材料，且導電材料層24可暴露 于通孔28內且可形成通孔28內的底表面30。另外，導電結構(例如導電墊16)可具 有其所暴露且大致無介電材料的上部接觸表面36的至少一部分。參照圖2H,導電材料38可沉積于通孔28內以形成在晶片2的一個側上的導電 墊16與晶片2的相對的側上的導電材料24之間提供電通信的導電通孔40。如圖2H 中所示，在一些實施例中，導電材料38可不完全填充通孔28，且可設置于通孔28內 的側壁34上。然而，在額外實施例中，可用導電材料38大致完全填充通孔28。在一 些實施例中，導電材料38可至少部分地延伸于導電墊16的鄰近導電通孔40的上部接 觸表面36上方。在一些實施例中，導電材料38可使用(例如)化學氣相沉積(CVD)工藝、物理氣 相沉積(PVD)工藝、原子層沉積(ALD)工藝、電鍍工藝、無電鍍覆工藝或以上工藝的任 一組合沉積于通孔28內。在額外實施例中，導電材 38可作為漿液(例如，焊料漿液)沉積于通孔28中，且通孔28內的所述漿液接著可經受其中所述漿液被加熱的回 流工藝，且其中的導電材料熔化并隨后允許所述導電材料在通孔28內冷卻并凝固。在 又其它實施例中，導電材料38可包括導電聚合物材料或經導體填充的聚合物材料(例 如，環(huán)氧樹脂)。此材料可以未固化、可流動液體或凝膠狀態(tài)提供于通孔28內，其后 未固化的聚合物可固化(例如，使用熱、電池輻射或添加化學反應物或催化劑)以凝 固通孔28內的材料且形成導電通孔40。此外，在一些實施例中，所述導電材料可具 有包括多個導電材料層的多層結構。例如，導電材料38可包括使用無電鍍覆技術沉積 于通孔28內的第導電材料層及使用電鍍技術沉積于所述第導電材料層上方的第二層 導電材料。作為另一實例，除用于形成導電通孔40的塊狀導電材料外，導電材料38 可包括阻擋物材料層、粘附材料層及貴金屬頂蓋層中的至少一者。如本文中所使用， 術語"阻擋物材料"意指任一如下材料其經選擇以防止物質(例如，原子、分子等 等)穿過所述材料的遷移。如本文中所使用，術語"粘附材料"意指任一如下材料 其經選擇以促進直接鄰近所述材料的第一表面的第一材料粘附到直接鄰近所述材料的 另一表面的第二材料。
在于工件10中以穿過晶片2在導電墊16與導電材料層24之間提供電通信的方 式形成導電通孔40之后，可選擇性地圖案化(例如，毯式沉積及從選擇區(qū)域移除或僅 沉積于選定區(qū)域上)導電材料層24以由導電材料層24形成導電墊、導電跡線或導電 墊及導電跡線兩者，如此下文進一步詳細描述。
參照圖21，在一些實施例中，可從工件10的底表面27移除臨時載體20以暴露 導電材料層24。任選地，在選擇性地圖案化導電材料層24時，可將相同臨時載體20 或不同臨時載體20粘附到所述工件的上表面19的第一表面19以促進對工件10的處 置及處理。
圖2J描繪已選擇性地圖案化導電材料層24從而形成直接位于導電通孔40中的 每一者上方(亦即，垂直對準于導電通孔40中的每一者)的導電墊42的工件10。然 而，如先前所述，在額外實施例中，可選擇性地圖案化導電材料層24以由導電材料層 24形成(例如)導電跡線或導電墊及導電跡線兩者，包括重新分布層(RDL)。以實例 而非限制方式，可使用掩蔽及蝕刻工藝選擇性地圖案化導電材料層24，如此技術中所 知。
圖2K描繪工件10，其中已形成導電通孔40，且已移除可選臨時載體20 (圖2J)。 本文中雖未描述，但可視需要或視期望在工件10上執(zhí)行額外工藝。例如，導電 焊料凸塊(例如，焊料球)或其它導電元件或經導體填充的元件(見圖5)可形成于 導電墊42及/或導電墊16中的至少某些上，可從晶片2單分個別半導體裝置，且可封 裝所述個別半導體裝置。如果導電通孔40的導電材料38不完全填充通孔28，那么可 用聚合物或其它介電材料填充剩余空隙。
下文參照圖3A到3H描述其中于形成導電通孔40之前選擇性地圖案化導電材料 層24的本發(fā)明的方法的額外實施例。如圖3A中所示，可使用例如本文中先前參照圖2A到2C所述的那些方法的方法 大致相同于圖2C中所示提供工件10。如圖3A中所示，工件10在晶片2的第一主表 面12或任一其它類型的襯底上方(例如上)包含鈍化層18及多個導電墊16。另外， 工件10可在晶片2的第二主表面14或其它類型的襯底上方(例如上)包括介電材料 層26及導電材料層24。任選地，臨時載體20可使用粘合劑22粘附到工件10的頂表 面19 (如圖3A中所示)以促進工件10的處置及處理，如本文中先前所述。
參照圖3B，可選擇性地圖案化(例如，毯式沉積及從選擇區(qū)域移除或僅沉積于 選定區(qū)域上)導電材料層24以由導電材料層24形成導電墊、導電跡線或導電墊及導 電跡線兩者。以實例而非限制方式，可選擇性地圖案化導電材料24以形成包括多個導 電跡線的RDL，每一導電跡線從導電通孔40延伸到導電墊在晶片2的第二主表面14 上方遠離各別導電通孔40的位置處。
于在晶片2中形成導電通孔40之前圖案化導電材料層24可減少臨時載體20在 工件10的頂表面19與底表面27之間轉移的次數(shù)。
如圖3C中所示，在選擇性地圖案化導電材料層24之后，臨時載體20可使用粘 合劑22轉移到工件10的底表面27以促進所述工件在導電通孔40形成于其中時的處 置及處理。
如圖3D中所圖解說明，可穿過晶片2形成通孔28，如先前關于圖2E所述。如 圖3E中所描繪，介電材料層32可沉積于工件10的頂表面19上，包含在通孔28內， 如先前關于圖2F所述。如圖3F中所示，可使用各向異性蝕刻工藝(例如反應離子蝕 刻)來從工件10選擇性地移除介電材料層32的大致水平延伸部分(包含延伸于所述 工件的頂表面19及通孔28的底表面30上方的部分)，但將所述介電材料層的大致垂 直延伸部分留在通孔28內的側壁34上，如先前關于圖2G所述。參照圖3G，導電材 料38可沉積于通孔28內以形成導電通孔40，如先前關于圖3H所述?？蓮墓ぜ?0 的底表面27移除臨時載體20,如圖3H中所示。
如本文中先前所述，可視需要或視期望在工件10上執(zhí)行額外工藝。例如，導電 焊料凸塊(例如，焊料球)或其它導電元件或經導體填充的元件(見圖5)可形成于 導電墊42及/或導電墊16中的至少某些上，可從晶片2單分個別半導體裝置，且可封
裝所述個別半導體裝置。
雖然上文中已參照包括晶片2的襯底描述了本發(fā)明的方法的實施例，但本發(fā)明的 實施例可同等地適用于且囊括其它類型的襯底。
例如，圖4描繪本發(fā)明的包括電路板100的實施例。如圖4中所述，電路板IOO 具有第一主表面106及相對的第二主表面108。導電層102可形成于至少第二表面108 上或上方。導電層102可包含導電墊110、導電跡線112或導電墊110及導電跡線112 兩者，如圖4中所示。導電通孔104可延伸穿過電路板100且與導電層102的導電墊 110及/或導電跡線112電通信。導電層102及導電通孔104可使用本文中先前參照圖 2A到圖2K及圖3A到圖H所述的方法形成于電路板100上及電路板100中。以實例而非限制方式，電路板100可包括計算機系統(tǒng)或其它電子裝置的母板。作 為另一非限制性實例，電路板100可包括插入層，其經配置以設置于半導體裝置(例 如，存儲器裝置、成像裝置或電子信號處理器)與較高級襯底(例如，母板)之間。 在這些實施例中，導電層102可包括重新分布層。
圖5圖解說明本發(fā)明的包括多芯片模塊121的又另一實施例。如本文中所使用， 術語"多芯片模塊"意指包括已封裝到單個模塊中的兩個或兩個以上個別半導體裝置 的半導體裝置，所述個別半導體裝置每一個包括集成電路。在圖5中所示的實施例中， 多芯片模塊121包括第一半導體裝置122及第二半導體裝置124。多芯片模塊121在 圖5中圖解說明為在結構上且在電上耦合到較高級襯底(例如電路板120)。如圖所 示，作為非限制性實例，所述耦合可借助呈焊料或導電樹脂或經導體填充的樹脂形式 的導電元件實現(xiàn)。在一些實施例中，第一半導體裝置122及第二半導體裝置124可每 一個包括存儲器裝置。在額外實施例中，第一半導體裝置122及第二半導體裝置124 中之一者或兩者可包括電子信號處理器、成像裝置、專用集成電路(ASIC)或任一其它 類型的半導體裝置。如圖5中所示，第一半導體裝置122及第二半導體裝置124中之 每一者可包括多個導電通孔125以及導電跡線130及/或導電墊132。導電通孔125以 及導電跡線130及/或導電墊132可使用本文中先前參照圖2A到2K及圖3A到H所 述的方法形成于第一半導體裝置122及第二半導體裝置124上或中(在半導體裝置 122、 124裝配在一起以形成多芯片模塊121之前)。
可使用本文中先前所述的方法來形成導電通孔及導電層，其在電子裝置及系統(tǒng)中 所使用的許多其它類型的襯底上及襯底中包含(例如)導電跡線及/或導電通孔。
雖然已根據一些所圖解說明的實施例及其變型描述了本發(fā)明，但所屬領域的技術 人員應理解及了解本發(fā)明并不受此限制。而是，可在不背離如由以上權利要求書所界 定的本發(fā)明的精神及范圍的情況下實現(xiàn)對所圖解說明的實施例的添加、刪除及修改。
權利要求
1、一種用于在襯底上及襯底中形成導電元件的方法，所述方法包括在襯底的第一主表面上方形成導電材料層；隨后，穿過所述襯底形成從與所述第一主表面相對的第二主表面到所述導電材料層的多個通孔；形成所述多個通孔中的每一通孔以包括底表面，所述底表面包括所述導電材料層的一部分；及在所述多個通孔中的每一通孔內提供導電材料且在每一通孔內的所述導電材料與所述導電材料層之間建立電接觸以形成延伸穿過所述襯底的多個導電通孔。
2、 如權利要求1所述的方法，其中形成導電材料層包括在半導體晶片的第一主 表面上方形成導電材料層。
3、 如權利要求1所述的方法，其中形成導電材料層包括用所述導電材料層大致 覆蓋所述襯底的所述第一主表面。
4、 如權利要求1所述的方法，其進一步包括在所述襯底的所述第二主表面上方 形成另一導電材料層。
5、 如權利要求4所述的方法，其進一步包括圖案化所述另一導電材料層以形成 多個導電墊。
6、 如權利要求5所述的方法，其中形成多個通孔進一步包括穿過所述多個導電 墊中的導電墊形成所述多個通孔中的每一通孔。
7、 如權利要求1所述的方法，其進一步包括于在所述多個通孔中的每一通孔內 提供導電材料之前在所述多個通孔中的每一通孔內的至少一個側壁上提供介電材料。
8、 如權利要求7所述的方法，其中提供介電材料包括-在所述襯底上方且在所述多個通孔中的每一通孔內的底表面及側壁表面上沉積 一層所述介電材料；及各向異性地蝕刻所述介電材料層以暴露所述多個通孔中的每一通孔內的所述底 表面。
9、 如權利要求8所述的方法，其中沉積一層所述介電材料包括沉積脈沖沉積氧 化物材料。
10、 如權利要求1所述的方法，其進一步包括在形成所述多個通孔之前圖案化所 述第一主表面上的所述導電材料層。
11、 如權利要求10所述的方法，其中圖案化所述導電材料層包括由所述導電材 料層形成多個導電墊及多個導電跡線中的至少一者。
12、 如權利要求11所述的方法，其中形成多個通孔包括穿過所述襯底形成到達 所述多個導電墊中的導電墊的所述多個通孔中的每一通孔。
13、 如權利要求12所述的方法，其進一步包括在所述多個導電墊中的每一導電墊上且直接垂直于所述多個導電通孔中的導電通孔上方提供導電凸塊。
14、 如權利要求l所述的方法，其進一步包括在形成所述多個通孔之后圖案化所 述第一主表面上的所述導電材料層。
15、 如權利要求1所述的方法，其進一步包括在所述襯底的鄰近所述第二主表面 的側上將臨時載體粘附到所述襯底且于在所述襯底的所述第一主表面上方形成所述導 電材料層之前從所述襯底的所述第一主表面移除材料。
16、 如權利要求15所述的方法，其進一步包括 從所述襯底的鄰近所述第二主表面的所述側移除所述臨時載體；及 將臨時載體粘附到所述襯底的鄰近所述第一主表面的側。
17、 如權利要求16所述的方法，其中形成多個通孔包括穿過所述襯底形成多個 通孔，同時將所述臨時載體粘附到所述襯底的鄰近所述第一主表面的所述側。
18、 一種用于穿過半導體晶片形成導電元件的方法，所述方法包括 在半導體晶片的第一主表面上方形成導電材料層；在所述導電材料層的與所述半導體晶片相對的側上將臨時載體附接到所述導電 材料層；穿過所述半導體晶片形成從所述半導體晶片的第二主表面到所述導電材料層的 多個通孔；及在所述多個通孔中的每一通孔內提供導電材料且在每一通孔內的所述導電材料 與所述導電材料層之間建立電接觸以形成延伸穿過所述半導體晶片的多個導電通孔。
19、 如權利要求18所述的方法，其進一步包括圖案化所述導電材料層。
20、 如權利要求19所述的方法，其中圖案化所述導電材料層包括形成重新分布層。
21、 如權利要求19所述的方法，其中圖案化所述導電材料層包括于在所述導電 材料層的與所述半導體晶片相對的側上將臨時載體附接到所述導電材料層之前圖案化 所述導電材料層。
22、 如權利要求19所述的方法，其中形成多個通孔進一步包括穿過導電墊在所 述半導體晶片的所述第二主表面上形成所述多個通孔中的每一通孔。
23、 一種工件，其包括至少部分形成的電子裝置，所述工件包括 襯底，其包括第一主表面及相對的第二主表面；導電材料層，其延伸于所述第一主表面上方； 臨時載體，其固定到所述導電材料層的與所述襯底相對的側；及 多個通孔，其從所述第二主表面穿過所述襯底延伸到所述導電材料層，所述多個 通孔中的每一通孔包括底表面，所述底表面包括所述導電材料層的一部分。
24、 如權利要求23所述的工件，其中所述襯底包括半導體晶片。
25、 如權利要求23所述的工件，其進一步包括位于所述多個通孔中的每一通孔內的導電材料，所述導電材料與延伸于所述第一主表面上方的所述導電材料層電接觸。
26、 如權利要求23所述的工件，其中所述多個通孔中的每一通孔延伸穿過所述襯底的所述第一主表面上的導電墊。
27、 如權利要求23所述的工件，其進一步包括位于所述襯底的所述多個通孔中 的每一通孔內的側壁上的介電材料。
全文摘要
本發(fā)明提供在襯底上及襯底中形成導電元件的方法，所述方法包含在所述襯底的表面上方形成導電材料層，此后穿過所述襯底形成從所述襯底的相對的表面到所述導電材料層的多個通孔，在一些實施例中，在形成所述通孔之前，可在所述導電材料層的與所述襯底相對的側上將臨時載體固定到所述導電材料層。還揭示包含使用此類方法形成的工件的結構。
文檔編號H01L21/768GK101681875SQ200880018523
公開日2010年3月24日 申請日期2008年5月2日 優(yōu)先權日2007年5月4日
發(fā)明者里克凱·C·萊克 申請人:美光科技公司