專利名稱：半導(dǎo)體裝置封裝及其封裝方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體裝置封裝及其方法，其無(wú)需使用助焊劑便能夠 將半導(dǎo)體裝置可靠地封裝到襯底上。
背景技術(shù)：
一般的半導(dǎo)體裝置(即芯片)通常使用被稱為塑料封裝(plastic package)的封裝進(jìn)行封裝，在塑料封裝中，使用例如環(huán)氧樹(shù)脂等密封劑對(duì) 半導(dǎo)體裝置進(jìn)行完全密封。然而，由于在圖像傳感器(image sensor)的 情形中，為對(duì)圖像進(jìn)行感測(cè)，光必須到達(dá)圖像傳感器的表面上的圖像感測(cè) 區(qū)域，因而無(wú)法利用一般的塑料封裝。
因jt匕，具有3皮璃罩(cover glass)的陶資去于裝(ceramic package)已 被廣泛用作圖像傳感器的封裝。此種陶瓷封裝比塑料封裝更結(jié)實(shí)，但其所
需的成本高于塑料封裝。
塑料封裝和陶瓷封裝是利用打線接合(wire bonding)來(lái)電性連接焊 盤(pán)(bonding pad)和此種封裝的端子。然而，目前包括移動(dòng)電話在內(nèi)的大 多數(shù)電子設(shè)備均要求具有"輕"、"薄"、"短"、"小"的特性，但利用打線 接合的塑料封裝或陶瓷封裝不能滿足這些要求。因此，近來(lái)，能夠明顯減 小半導(dǎo)體封裝的尺寸的倒裝芯片(flipchip)技術(shù)越來(lái)越受到關(guān)注。
根據(jù)被稱為倒裝芯片法的半導(dǎo)體封裝方法，在具有集成電路 (integrated circuit)的半導(dǎo)體裝置的焊盤(pán)上形成凸塊(bump),其中焊
盤(pán)是為使半導(dǎo)體裝置連接外部裝置而形成的電性端子，并且凸塊與襯底(例 如印刷電路板(printed circuit board; PCB ))的電連接器(即焊盤(pán))相 連。凸塊是由各種各樣的材料形成，并根據(jù)材料而具有不同的接合方案。一 般而言，使用利用錫(Sn)作為基料的焊料作為用于形成凸塊的材料，并通 過(guò)將溫度升高到高于焊料熔點(diǎn)的水平來(lái)將焊料接合到焊盤(pán)上。
在利用焊料的倒裝芯片過(guò)程中，將例如助焊劑等材料涂覆到連接元件 上。助焊劑用于許多種用途。使用助焊劑的主要目的是移除在襯底的焊盤(pán) 和半導(dǎo)體芯片的凸塊的表面上形成的氧化層，從而完成焊料接合(solder
bonding )。如果氧化層被不合乎要求地移除，則焊料接合會(huì)失敗。使用助 焊劑的另一目的是在焊料接合過(guò)程中對(duì)連接元件進(jìn)行密封，從而防止連接 元件暴露于空氣中并由此被空氣中的氧氣氧化。由于助焊劑是粘性的，因而 在將半導(dǎo)體芯片定位在半導(dǎo)體芯片上之后、焊料接合過(guò)程完成之前，助焊劑能夠保持半導(dǎo)體芯片的位置。假如沒(méi)有粘性特性，則在封裝過(guò)程中，半導(dǎo)體 芯片可能會(huì)脫位，由此使焊盤(pán)接合到與目標(biāo)凸塊相鄰的不期望的凸塊上，從 而造成電性缺陷。
然而，由于殘留的助焊劑會(huì)造成腐蝕，因而在焊料接合過(guò)程完成后，必 須執(zhí)行清潔過(guò)程來(lái)移除助焊劑殘留物。因此，人們已對(duì)適用于無(wú)法沖洗的 產(chǎn)品或?qū)τ捎米髦竸┎牧系乃上慊驑?shù)脂所引起的污染比較脆弱的產(chǎn)品的
無(wú)助焊劑4干焊方法(fluxless soldering methods)進(jìn)4亍了研究，這些產(chǎn) 品例如為光學(xué)半導(dǎo)體裝置、表面聲波(surface acoustic wave; SAW)濾 波器及微機(jī)電系統(tǒng)(micro electro mechanical system; MEMS)裝置。
對(duì)于無(wú)助焊劑釬焊方法，將半導(dǎo)體芯片的凸塊正確地;改置在襯底的對(duì) 應(yīng)焊盤(pán)上非常重要。為此， 一般使用一種在半導(dǎo)體芯片和襯底上恭敬地形 成浮雕圖案(embossed pattern)和凹雕圖案(intagliated pattern)并 將這些圖案互鎖在一起的方法來(lái)保持半導(dǎo)體芯片的準(zhǔn)確位置。然而，用于 形成浮雕圖案和凹雕圖案的額外過(guò)程會(huì)增加制造成本。而且，當(dāng)要求集成 度較高時(shí)，難以提供用于形成浮雕圖案和凹雕圖案的區(qū)域。

發(fā)明內(nèi)容
技術(shù)問(wèn)題
本發(fā)明提供一種半導(dǎo)體裝置封裝及其方法，其能夠利用無(wú)助焊劑釬焊 技術(shù)輕松、準(zhǔn)確地將半導(dǎo)體裝置定位于襯底上，從而簡(jiǎn)化半導(dǎo)體裝置的封 裝過(guò)程。
技術(shù)解決方案
根據(jù)本發(fā)明的實(shí)例性實(shí)施例， 一種半導(dǎo)體裝置封裝包括半導(dǎo)體裝置和 與半導(dǎo)體裝置相對(duì)設(shè)置的襯底，其中襯底包括與半導(dǎo)體裝置相對(duì)的一側(cè)，在 該側(cè)上形成多個(gè)突出部(prominence),這多個(gè)突出部環(huán)繞將用于放置半導(dǎo) 體裝置的容納區(qū)域。
在一個(gè)方向上，容納區(qū)域的大小可比半導(dǎo)體裝置的大小大近似40微米 至近似1G(M敖米。
半導(dǎo)體裝置可具有多邊形形狀，并且在環(huán)繞半導(dǎo)體裝置的四個(gè)邊中的 每一個(gè)邊上形成至少一個(gè)突出部。
突出部可為接合到村底上的焊球(solder ball )或包含在襯底中的無(wú) 源元件(passive element )。
突出部可被形成為接合在金屬線上，金屬線^fe圖案化于村底上。
半導(dǎo)體裝置可包括多個(gè)輸入/輸出端子和形成于這多個(gè)輸入/輸出端子 上的多個(gè)倒裝芯片4f焊4妄合部(flipchip solder jointer),并且襯底可 包括圖案化金屬線及涂覆于金屬線上的鈍化層(passivation layer),其中鈍化層在其給定部分中具有開(kāi)口 ，并且金屬線透過(guò)這些開(kāi)口暴露出而形 成用于接合倒裝芯片釬焊接合部的凸塊焊盤(pán)。
形成于開(kāi)口中的凸塊焊盤(pán)的暴露的上部的高度可小于鈍化層的暴露的 上部的高度。
形成于開(kāi)口中的凸塊焊盤(pán)的暴露的上部的高度與鈍化層的暴露的上部 的高度之差可等于或大于4微米。
根據(jù)本發(fā)明的另 一實(shí)例性實(shí)施例， 一種封裝半導(dǎo)體裝置的方法包括制
備半導(dǎo)體裝置；制備襯底；形成多個(gè)突出部，以環(huán)繞襯底上將用于設(shè)置半
導(dǎo)體裝置的容納區(qū)域；將半導(dǎo)體裝置下落在容納區(qū)域內(nèi)；以及將半導(dǎo)體裝
置封裝在襯底上。
在形成突出部時(shí)，容納區(qū)域可被限定為在一個(gè)方向上所具有的尺寸比
半導(dǎo)體裝置的尺寸大近似40微米至近似100微米。
該方法可還包括在下落半導(dǎo)體裝置之后，襯底振動(dòng)，以將半導(dǎo)體裝置 設(shè)置在襯底上的容納區(qū)域內(nèi)。
制備襯底可包括在襯底上圖案化金屬線；在金屬線上形成鈍化層；以 及移除鈍化層的給定部分，以透過(guò)鈍化層的被移除部分而暴露出金屬線，從 而形成多個(gè)凸塊焊盤(pán)和許多第一連接端子，其中突出部是通過(guò)將焊球接合 在第一連接端子上而形成。
制備村底可包括在襯底上圖案化金屬線；在金屬線上形成鈍化層；以 及移除鈍化層的給定部分，以透過(guò)鈍化層的被移除部分暴露出金屬線，從而 形成多個(gè)凸塊焊盤(pán)和許多第 一及第二連接端子，其中突出部是通過(guò)將無(wú)源 元件接合在第二連接端子上而形成。
制備半導(dǎo)體裝置可包括形成多個(gè)輸入/輸出端子并在這多個(gè)輸入/輸
出端子上接合多個(gè)倒裝芯片釬焊接合部；制備襯底可包括在鈍化層中形成 開(kāi)口，以形成凸塊焊盤(pán)；并且下落半導(dǎo)體裝置可通過(guò)下落半導(dǎo)體裝置以將 倒裝芯片釬焊接合部放置在開(kāi)口上來(lái)進(jìn)行。
在制備襯底過(guò)程中，凸塊焊盤(pán)的暴露的上部可被形成為所具有的高度 小于鈍化層的暴露的上部的高度。
在制備襯底過(guò)程中，凸塊焊盤(pán)的暴露的上部與鈍化層的暴露的上部可 被形成為具有等于或大于4微米的高度差。
在制備襯底過(guò)程中，開(kāi)口可被形成為所具有的尺寸比半導(dǎo)體裝置的對(duì) 應(yīng)倒裝芯片釬焊接合部的尺寸大10微米以上。
將半導(dǎo)體裝置封裝在襯底上可包括將上面放置有半導(dǎo)體裝置的襯底 安i文在室中并將襯底暴露于議酸氣體(formic acid gas )。
將半導(dǎo)體裝置封裝在襯底上可包括將上面設(shè)置有半導(dǎo)體裝置的襯底 安放在室中；向室中供應(yīng)蟻酸氣體；將室的內(nèi)部溫度升高至近似15(TC;將室的內(nèi)部溫度升高至最高達(dá)近似15(TC至近似26(TC的范圍；以及在將上面 設(shè)置有半導(dǎo)體裝置的襯底暴露于蟻酸氣體并使室保持峰值溫度的同時(shí)，將 半導(dǎo)體裝置封裝到襯底上。 有利效果
根據(jù)本發(fā)明的實(shí)例性實(shí)施例，即便半導(dǎo)體裝置的位置精確度實(shí)質(zhì)降 低,也可將半導(dǎo)體裝置正確地定位到襯底上。此外，可省卻助焊劑涂覆過(guò) 程，從而實(shí)質(zhì)縮短半導(dǎo)體裝置封裝的加工時(shí)間。
無(wú)需利用用于正確定位半導(dǎo)體裝置的高價(jià)位的高精度對(duì)準(zhǔn)裝置便可實(shí) 施半導(dǎo)體封裝過(guò)程，因而可提高生產(chǎn)率和降低單位生產(chǎn)成本。


結(jié)合附圖閱讀下文說(shuō)明，可更詳盡地理解本發(fā)明的實(shí)例性實(shí)施例，附圖
中
圖l是典型半導(dǎo)體裝置的平面示意圖。
圖2是根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體裝置封裝的平面示意圖。
圖3和圖4是根據(jù)本發(fā)明第一實(shí)施例的半導(dǎo)體裝置封裝的剖面示意圖。
圖5是根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體裝置封裝的平面示意圖。
圖6和圖7是沖艮據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體裝置封裝的平面示意圖。
圖8是根據(jù)本發(fā)明的用于封裝半導(dǎo)體裝置的方法的流程圖。以及
圖9是根據(jù)本發(fā)明的半導(dǎo)體裝置封裝的X射線分析圖像。
具體實(shí)施例方式
以下，將參照附圖詳細(xì)說(shuō)明本發(fā)明的具體實(shí)施例。
然而，本發(fā)明可實(shí)施為不同的形式，而不應(yīng)被視為僅限于本文所述實(shí) 施例。相反，提供這些實(shí)施例是為了使本揭露內(nèi)容透徹、完整，并向所屬 領(lǐng)域的技術(shù)人員全面?zhèn)鬟_(dá)本發(fā)明的范圍。
圖1是典型半導(dǎo)體裝置的平面示意圖，圖2是沖艮據(jù)本發(fā)明第一實(shí)施例 的半導(dǎo)體裝置封裝的平面示意圖。圖3和圖4是沿圖2的線A-A，截取的半 導(dǎo)體裝置封裝的剖面示意圖。
如圖所示，4艮據(jù)本發(fā)明的半導(dǎo)體裝置封裝包括半導(dǎo)體裝置IO和與半導(dǎo) 體裝置10相對(duì)設(shè)置的襯底20。
如圖1所示，半導(dǎo)體裝置10可為任何如下裝置在其中心部分12設(shè) 置有用于執(zhí)行存儲(chǔ)和操作功能的集成電路，并且在其周邊部分形成有多個(gè) 用于供電或傳送電信號(hào)的輸入/輸出(I/O)端子11。在以下說(shuō)明中，將以 圖像傳感器作為半導(dǎo)體裝置10來(lái)解釋本發(fā)明。
多個(gè)倒裝芯片釬焊接合部13接合到1/0端子11上。倒裝芯片釬焊接合部13電性連接半導(dǎo)體裝置10與襯底20,并可包括 焊料凸塊(solder bump )，但倒裝芯片釬焊接合部13并不僅限于此。倒裝 芯片釬焊接合部13可包括兩種導(dǎo)電元素或者兩種或更多種導(dǎo)電元素的合 金。這些導(dǎo)電元素可構(gòu)成合金或者可構(gòu)成通過(guò)堆疊兩個(gè)或更多個(gè)層而形成 的結(jié)構(gòu)。
半導(dǎo)體裝置封裝可還包括用于密封半導(dǎo)體裝置10的中心部分12的密 封環(huán)15。密封環(huán)15可具有任何能夠封裝中心部分12的形狀。例如，密封 環(huán)15可為閉環(huán)式密封環(huán)，或者是具有給定寬度和長(zhǎng)度以及空氣通道的非閉 環(huán)式密封環(huán)。此外，密封環(huán)15可由具有給定寬度的非閉環(huán)式主密封環(huán)與圍 繞主密封環(huán)的非閉合部的具有寬度的一個(gè)或兩個(gè)輔助密封環(huán)構(gòu)成。在本發(fā) 明的實(shí)施例中，采用閉環(huán)式密封環(huán)。
襯底20可為任意類型的襯底。然而，對(duì)于在本發(fā)明這些實(shí)施例中以舉 例方式采用的圖像傳感器，是使用具有透明特性的材料，例如玻璃襯底。
襯底20包括中心區(qū)域和金屬線21,中心區(qū)域?qū)?yīng)于將用于設(shè)置半導(dǎo)體 裝置10的容納區(qū)域50,金屬線21則被圖案化于容納區(qū)域50周圍。在金屬 線21上形成用于絕緣的鈍化層23。在鈍化層23的某些部分上形成開(kāi) 口，以透過(guò)這些開(kāi)口暴露出金屬線21,從而形成用于連接半導(dǎo)體裝置10與 外部裝置的端子。然后，在這些端子上形成用于將接合在半導(dǎo)體裝置io上 的倒裝芯片釬焊接合部13接合在上面的凸塊焊盤(pán)21a、用于將焊球30接合 在上面的第一連接端子21b、及用于將密封環(huán)15接合在上面的密封環(huán)焊盤(pán) 21c。
第一連接端子21b形成于環(huán)繞容納區(qū)域50的區(qū)域中。因此，由于通過(guò) 將焊球30接合到第一連接端子21b而由焊球30形成突出結(jié)構(gòu)，較佳由焊 球30環(huán)繞容納區(qū)域50。例如，如果半導(dǎo)體裝置10和容納區(qū)域50具有矩形 形狀，則最好在環(huán)繞半導(dǎo)體裝置10的四個(gè)邊中的每個(gè)邊上設(shè)置一個(gè)或多個(gè) 焊球。當(dāng)然，本發(fā)明并不僅限于此。亦即，當(dāng)半導(dǎo)體裝置具有其它多邊形 形狀時(shí)，只要在每個(gè)邊上設(shè)置一個(gè)或多個(gè)焊球，任何排列方式均可接受。
在一個(gè)方向上，焊球30所環(huán)繞的容納區(qū)域50的大小可比封裝在區(qū)域 50上的半導(dǎo)體裝置10的尺寸大近似40微米至近似100微米。在將半導(dǎo)體 裝置10定位在襯底20上時(shí)，如果容納區(qū)域50小于上述尺寸，則在封裝之 后，焊球30可能與半導(dǎo)體裝置10的邊發(fā)生實(shí)體接觸，從而可能在半導(dǎo)體裝 置10中造成電性問(wèn)題。相反，如果容納區(qū)域50大于上述尺寸，則半導(dǎo)體 裝置10可在由焊球30形成的突出結(jié)構(gòu)中移動(dòng)的余地變得較大，從而可能
子相鄰的其它端子上，進(jìn)而增加制造缺陷/ ' 一
容納區(qū)域50并不限于焊球30所限定的區(qū)域，而是可由任何能夠環(huán)繞容
9納區(qū)域50的組件進(jìn)行限定，從而使半導(dǎo)體裝置10不發(fā)生脫位地封裝到村
底20上。例如，可由嵌于襯底20上的例如電容器等無(wú)源元件形成突出結(jié)構(gòu)。
圖5是根據(jù)本發(fā)明第二實(shí)施例的半導(dǎo)體裝置封裝的平面示意圖。圖6 和圖7是沿圖5的線B-B'截取的半導(dǎo)體裝置封裝的剖面示意圖。
如圖所示，本發(fā)明的第二實(shí)施例提供電容器40，這些電容器40用作環(huán) 繞設(shè)置有半導(dǎo)體裝置10的容納區(qū)域50的框架。電容器通常用于降低噪聲。
村底20包括中心區(qū)域及金屬線21,中心區(qū)域?qū)?yīng)于設(shè)置有半導(dǎo)體裝置 10的容納區(qū)域50,金屬線則圖案化于容納區(qū)域50周圍。在金屬線21上形 成鈍化層23。在鈍化層23的某些部分上形成開(kāi)口，以透過(guò)這些開(kāi)口暴露出 金屬線21,從而形成各種端子。這些端子形成用于接合電容器40的第二連 接端子21d,以及形成凸塊焊盤(pán)21a、第一連接端子21b及密封環(huán)焊盤(pán)21c。
第二連接端子21d設(shè)置于環(huán)繞容納區(qū)域50的區(qū)域中。因此，由于通過(guò) 將電容器40接合到第二連接端子21d而形成突出結(jié)構(gòu)，較佳由電容器40 環(huán)繞容納區(qū)域50。如焊球30 —樣，電容器40用作環(huán)繞容納區(qū)域50的框 架。因此，電容器40所限定的容納區(qū)域50的大小以及電容器40的位置和 數(shù)量均實(shí)質(zhì)上與圖2所示的第一實(shí)施例相同。
通過(guò)在鈍化層23中形成開(kāi)口而限定的凸塊焊盤(pán)21a被形成為其暴露的 上部的高度小于鈍化層23的暴露的上部的高度，這是因?yàn)樵谕箟K焊盤(pán)21a 與鈍化層23中形成凸塊焊盤(pán)21a的位置之間的高度差形成了內(nèi)凹形的開(kāi) 口。在下文中，在鈍化層23中形成的用于限定凸塊焊盤(pán)的開(kāi)口將被稱為凹 腔25。通過(guò)形成凹腔25,可確保在將半導(dǎo)體裝置10設(shè)置在襯底20上時(shí)得 到將倒裝芯片釬焊接合部13限制于凹腔25中的效果，從而使半導(dǎo)體裝置 10放置在襯底2G上的正確位置上或者防止半導(dǎo)體裝置10在放置就位之后 脫位。優(yōu)選地，凹腔25的深度dl (即凸塊焊盤(pán)21a的暴露的上部與鈍化層 23的暴露的上部之間的高度差)可等于或大于4微米，以使倒裝芯片釬焊 接合部13放置在凹腔25的正確位置上并保持放置就位。凹腔25被形成為 所具有的最大深度dl等于或小于鈍化層23的高度。
凹腔25的寬度d2可比接合于半導(dǎo)體裝置10上的倒裝芯片釬焊接合部 13的寬度大10^:米或以上。因此，通過(guò)使凹腔25形成為所具有的尺寸大 于倒裝芯片釬焊接合部13的尺寸，當(dāng)將半導(dǎo)體裝置10下落到由電容器40 限定的容納區(qū)域50內(nèi)時(shí)，半導(dǎo)體裝置10的倒裝芯片釬焊接合部13可容易 地;汰置在凹腔25中而不會(huì)脫位。凹腔25的最大尺寸可處于不會(huì)使某一凹 腔與其相鄰凹腔發(fā)生干涉的范圍內(nèi)。
以下，將參照附圖詳細(xì)地解釋一種用于封裝具有上述構(gòu)造的半導(dǎo)體裝 置的方法。圖8是根據(jù)本發(fā)明實(shí)施例的一種用于封裝半導(dǎo)體裝置的方法的流程圖。
參見(jiàn)圖8，該半導(dǎo)體裝置封裝方法包括制備半導(dǎo)體裝置10;制備襯 底20;在襯底20上形成突出部，這些突出部環(huán)繞將用于放置半導(dǎo)體裝置 10的容納區(qū)域50;將半導(dǎo)體裝置10下落在容納區(qū)域50內(nèi)；將設(shè)置有半導(dǎo) 體裝置10的襯底20安放在室中；以及將襯底20暴露于蟻酸氣體以將半導(dǎo) 體裝置10封裝在襯底20上。
在制備半導(dǎo)體裝置10的步驟中，首先制作包含多個(gè)半導(dǎo)體裝置的半導(dǎo) 體圓片(wafer )。芯片制造商制作并供應(yīng)處于出廠階段(fab-out stage) 的半導(dǎo)體圓片。然后，在出廠階段之后，半導(dǎo)體圓片需要進(jìn)行后處理(post process),以便應(yīng)用于本發(fā)明的半導(dǎo)體裝置封裝。此處，為方便說(shuō)明起 見(jiàn)，將只解釋后處理。
在這些后處理中，才艮據(jù)半導(dǎo)體裝置10的配置形成多個(gè)1/0端子ll，才妄 著將多個(gè)倒裝芯片釬焊接合部13接合到1/0端子11上。此時(shí)，可將密封 環(huán)15接合到未接合有倒裝芯片釬焊接合部13的I/O端子上。
制備村底20的步驟是通過(guò)以下方式進(jìn)行指定至少一個(gè)要電性連接至 半導(dǎo)體裝置10的單元襯底，在單元襯底的頂面上形成至少一個(gè)金屬層，將 金屬層圖案化以形成金屬線21，形成用于保護(hù)金屬線21的鈍化層23，以及 將鈍化層23圖案化，以暴露出金屬線21的某些部分，從而形成用于接合 倒裝芯片釬焊接合部13的凸塊焊盤(pán)21 a和形成第一連接端子21b,以使封 裝與外部電路板電性連接。在該步驟中，可進(jìn)一步形成將接合到密封環(huán)15 的密封環(huán)焊盤(pán)21c。
為形成凸塊焊盤(pán)21a，形成凹腔25以允許凸塊焊盤(pán)21a的暴露的上部 所具有的高度小于鈍化層23的暴露的上部的高度。優(yōu)選地，凸塊焊盤(pán)21a 的頂面與鈍化層23的頂面之間的高度差可等于或大于4微米，并且凹腔25 的寬度可比半導(dǎo)體裝置10的對(duì)應(yīng)倒裝芯片釬焊接合部13的寬度大10微米 或以上。
在襯底20上形成突出結(jié)構(gòu)的步驟是通過(guò)以下方式進(jìn)行將第一連接端 子21b放置成環(huán)繞容納區(qū)域50，并將焊球30接合到第一連接端子21b 上。此處，如上文所述，在一個(gè)方向上，容納區(qū)域50的尺寸可比半導(dǎo)體裝 置10的尺寸大近似40孩t米至近似100孩i米。
除利用焊球30形成突出結(jié)構(gòu)外，還可通過(guò)以下方式形成突出結(jié)構(gòu)在 制備村底20的過(guò)程中進(jìn)一步形成第二連接端子21d以供例如電容器40等 無(wú)源元件通過(guò)第二連接端子21d接合到金屬線21上，然后將電容器40接 合到第二連接端子21d。如焊球30—樣，電容器40被設(shè)置成環(huán)繞容納區(qū)域 50。
下落半導(dǎo)體裝置10的步驟代表將半導(dǎo)體裝置10放置在形成于襯底20上的容納區(qū)域50中的過(guò)程。在此步驟中，將半導(dǎo)體裝置10下落到容納區(qū)域
50內(nèi)，即由例如環(huán)繞容納區(qū)域50的焊球30或電容器40構(gòu)成的框架內(nèi)。如 果框架是由焊球30或電容器40構(gòu)成，則可在不需要高精度地將半導(dǎo)體裝置 10放置就位的狀態(tài)下不脫位地將半導(dǎo)體裝置10下落到容納區(qū)域50中。接 著，如果半導(dǎo)體裝置10設(shè)置在容納區(qū)域50內(nèi)，則將接合到半導(dǎo)體裝置10上 的倒裝芯片釬焊接合部13安全地放置到形成于襯底20上的凹腔25上。放 置到襯底20上的半導(dǎo)體裝置10通過(guò)由焊球30或電容器40形成的突出結(jié) 構(gòu)放置就位并保持其位置。
根據(jù)本發(fā)明，不同于傳統(tǒng)的倒裝芯片接合設(shè)備，用于下落半導(dǎo)體裝置 IO的設(shè)備不需要超聲波、助焊劑涂覆或熱粘合功能。本發(fā)明的設(shè)備高速地 拾取半導(dǎo)體裝置，將半導(dǎo)體裝置反轉(zhuǎn)，然后將半導(dǎo)體裝置下落到由突出結(jié) 構(gòu)形成的容納區(qū)域中。該設(shè)備可包括拾取和下落設(shè)備，且與傳統(tǒng)的倒裝芯 片接合設(shè)備相比，其成本降低到三分之一以下且生產(chǎn)率提高三倍以上。
根據(jù)本發(fā)明的另一實(shí)施例，對(duì)于半導(dǎo)體裝置10的倒裝芯片釬焊接合部 13未準(zhǔn)確地放置于凹腔25中的情形，此半導(dǎo)體裝置封裝方法還包括在將半 導(dǎo)體裝置10下落到容納區(qū)域50中之后，襯底20振動(dòng)，從而將半導(dǎo)體裝置 IO放置就位。
通過(guò)其上面的半導(dǎo)體裝置10略^f效脫位的襯底20振動(dòng)，半導(dǎo)體裝置10 的倒裝芯片釬焊接合部13會(huì)落入設(shè)置有對(duì)應(yīng)于倒裝芯片釬焊接合部13的 凸塊焊盤(pán)21a的凹腔25內(nèi)。該振動(dòng)過(guò)程是在用于下落半導(dǎo)體裝置10并且 其中嵌置有振動(dòng)裝置的同一設(shè)備中或在單獨(dú)準(zhǔn)備的振動(dòng)裝置中進(jìn)行。
振動(dòng)程度可以不使半導(dǎo)體裝置10跳出突出結(jié)構(gòu)并且倒裝芯片釬焊接合 部13在放置之后不偏離凹腔25為準(zhǔn)。
將半導(dǎo)體裝置10封裝到襯底20上的步驟是通過(guò)一種利用蟻酸氣體而 不利用助焊劑的釬焊方法進(jìn)行。將設(shè)置有半導(dǎo)體裝置10的襯底20安放到 真空回流室(vacuum reflow chamber)中。然后，升高該室中的溫度，并 向室中供應(yīng)蟻酸氣體，從而接合倒裝芯片釬焊接合部13和密封環(huán)15。
本發(fā)明中所用的蟻酸的沸點(diǎn)為100. 5'C、融點(diǎn)為8. 4°C、比重為1. 22，且具 有刺激性氣味。蟻酸是無(wú)色的，在室溫下呈液態(tài)，并可溶于水。如在下面 的化學(xué)式1中所述，蟻酸在回流溫度下與氧化層發(fā)生反應(yīng)，從而形成金屬 化合物。接著，如在下面的化學(xué)式2中所述將金屬化合物脫氧，以移除金 屬表面上的氧化層。
MO + 2HCOOH = M(COOH)2 + H20
上述反應(yīng)是在150。C至200。C的溫度范圍內(nèi)進(jìn)行。M(COOH)2 = M + C02 + H2H2 + MO = M + H20
上述反應(yīng)是在高于20(TC的溫度范圍內(nèi)進(jìn)行。在上述化學(xué)式1和2中，M是指金屬。
以下，將詳細(xì)解釋將半導(dǎo)體裝置10封裝到襯底20上的過(guò)程。首先，將上面設(shè)置有半導(dǎo)體裝置10的襯底20安放到室中。該室是真空回流室。例如，該真空回流室是在半導(dǎo)體制造過(guò)程中通常使用的設(shè)備，例如快速熱處理設(shè)備。真空回流室包括嵌于襯底下方的卣素?zé)?，并能夠通過(guò)使用溫度傳感器測(cè)量樣本的溫度而在真空中高速地進(jìn)行精密的溫度調(diào)節(jié)?？衫觅|(zhì)量流控制器(mass flow controller; MFC)精密地調(diào)節(jié)進(jìn)入真空回流室的氣體供應(yīng)量。
在將襯底2 0安放到真空回流室中之后，向真空回流室中供應(yīng)蟻酸氣體。使用氮?dú)庾鳛檩d氣(carrier gas)來(lái)將在室溫下呈液態(tài)的蚊酸供應(yīng)到真空回流室中。 -接著，將室的內(nèi)部溫度升高到150°C。此時(shí)，為防止^十底
2o和半導(dǎo)體裝置io受到熱損壞，較佳使內(nèi)部溫度每秒升高rc并使內(nèi)部壓
力保持為5毫托(mTorr )。
在將室的內(nèi)部溫度升高到15(TC后，向室中供應(yīng)5 SLM (標(biāo)準(zhǔn)升/分鐘)的氮?dú)夂?. 5 SLM的蟻酸氣體，并將室的內(nèi)部溫度升高到15(TC至260°C。此時(shí)，使內(nèi)部溫度每秒升高0. 5°C。結(jié)果，實(shí)現(xiàn)以上化學(xué)式1和2所述的反應(yīng)。根據(jù)化學(xué)式1形成金屬化合物直到室的內(nèi)部溫度達(dá)到恰好200。C,然后從高于20(TC的溫度水平，根據(jù)化學(xué)式2進(jìn)行金屬化合物的脫氧以移除氧化層。
例如，室的峰值溫度保持約26(TC達(dá)30秒。在根據(jù)化學(xué)式2對(duì)金屬化合物持續(xù)脫氧時(shí)，接合倒裝芯片釬焊接合部13及密封環(huán)15,從而將半導(dǎo)體裝置IO接合到村底10上。此時(shí)，盡管倒裝芯片釬焊接合部13和密封環(huán)15相對(duì)于對(duì)應(yīng)的凸塊焊盤(pán)21a和密封焊盤(pán)21c略微脫位，但一旦進(jìn)行結(jié)合,倒裝芯片釬焊接合部13和密封環(huán)15便通過(guò)表面張力被拉向凸塊焊盤(pán)21a和密封焊盤(pán)21c，從而將半導(dǎo)體裝置10封裝到襯底20上的正確位置。
可根據(jù)形成釬焊接合部和密封環(huán)的化合物的變化而改變釬焊接合部和密封環(huán)的接合溫度。
在將半導(dǎo)體裝置10封裝到襯底10上之后，排出殘留在真空回流室內(nèi)的氣體。
為驗(yàn)證根據(jù)本發(fā)明的封裝半導(dǎo)體裝置的方法的效能，進(jìn)行了某些實(shí)驗(yàn)。根據(jù)本發(fā)明的半導(dǎo)體裝置封裝方法進(jìn)行了三次實(shí)驗(yàn)。結(jié)果顯示，半導(dǎo)
體裝置的正確接合到總共1315個(gè)單元襯底上的倒裝芯片釬焊接合部13的
比率大于95%。圖9是根據(jù)本發(fā)明的半導(dǎo)體裝置封裝的X射線分析圖像。
由圖9可見(jiàn)，經(jīng)驗(yàn)證，半導(dǎo)體裝置準(zhǔn)確地接合就位，而且在倒裝芯片
釬焊接合部與密封環(huán)內(nèi)存在的空隙非常少。在利用助焊劑的傳統(tǒng)釬焊產(chǎn)品中，則難以根據(jù)回流處理要求、所用填料的量、或凸塊焊盤(pán)與連接端子的氧化程度來(lái)控制空隙的產(chǎn)生。如果空隙的數(shù)量或大小超過(guò)給定水平，其會(huì)對(duì)產(chǎn)品的可靠性產(chǎn)生非常壞的影響。然而，根據(jù)本發(fā)明，則可制成空隙非常少或沒(méi)有空隙的產(chǎn)品。
盡管上文參照具體實(shí)施例來(lái)描述利用圖像傳感器、玻璃襯底和蟻酸氣體的無(wú)助焊劑釬焊方法，然而并非僅限于此。任何熟悉本專業(yè)的技術(shù)人員，在不脫離本發(fā)明技術(shù)方案范圍內(nèi)，當(dāng)可利用上述揭示的結(jié)構(gòu)及技術(shù)內(nèi)容作出些許的更動(dòng)或修飾為等同變化的等效實(shí)施例，但是凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實(shí)質(zhì)對(duì)以上實(shí)施例所作的任何簡(jiǎn)單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
權(quán)利要求
1、一種半導(dǎo)體裝置封裝，包括半導(dǎo)體裝置；以及與所述半導(dǎo)體裝置相對(duì)設(shè)置的襯底，其中所述襯底包括與所述半導(dǎo)體裝置相對(duì)的一側(cè)，在所述一側(cè)上形成多個(gè)突出部，所述多個(gè)突出部環(huán)繞將用于設(shè)置所述半導(dǎo)體裝置的容納區(qū)域。
2、 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置封裝，其中在一個(gè)方向上，所述容納區(qū)域的大小比所述半導(dǎo)體裝置的大小大近似40微米至近似100微米。
3、 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置封裝，其中所述半導(dǎo)體裝置具有多邊形形狀，并且在環(huán)繞所述半導(dǎo)體裝置的四個(gè)邊中的每一個(gè)邊上形成至少一個(gè)突出部。
4、 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置封裝，其中所述突出部為接合到所述襯底上的焊球。
5、 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置封裝，其中所述突出部為包含在所述襯底中的無(wú)源元件。
6、 根據(jù)權(quán)利要求4或5所述的半導(dǎo)體裝置封裝，其中所述突出部被形成為接合在金屬線上，所述金屬線被圖案化于所述襯底上。
7、 根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置封裝，其中所述半導(dǎo)體裝置包括多個(gè)輸入/輸出端子和形成于所述多個(gè)輸入/輸出端子上的多個(gè)倒裝芯片釬焊接合部，并且所述襯底包括圖案化金屬線及涂覆于所述金屬線上的鈍化層，其中所述#<化層在其給定部分中具有開(kāi)口 ，并且所述金屬線通過(guò)所述開(kāi)口暴露出而形成用于接合所述倒裝芯片釬焊接合部的凸塊焊盤(pán)。
8、 根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置封裝，其中形成于所述開(kāi)口中的所述凸塊焊盤(pán)的暴露的上部的高度小于所述鈍化層的暴露的上部的高度。
9、 根據(jù)權(quán)利要求8所述的半導(dǎo)體裝置封裝，其中形成于所述開(kāi)口中的所述凸塊焊盤(pán)的暴露的上部的高度與所述鈍化層的暴露的上部的高度之差等于或大于4微米。
10、 一種封裝半導(dǎo)體裝置的方法，所述方法包括制備所述半導(dǎo)體裝置；制備襯底；形成多個(gè)突出部，以環(huán)繞所述襯底上將用于設(shè)置所述半導(dǎo)體裝置的容納區(qū)域；將所述半導(dǎo)體裝置下落在所述容納區(qū)域內(nèi)；以及將所述半導(dǎo)體裝置封裝在所述襯底上。
11、 根據(jù)權(quán)利要求1所述的方法，其中在形成所述突出部時(shí)，所述容納區(qū)域被限定為在一個(gè)方向上所具有的尺寸比所述半導(dǎo)體裝置的尺寸大近似40微米至近似1Q(M效米。
12、 根據(jù)權(quán)利要求IO所述的方法，還包括在下落所述半導(dǎo)體裝置之后，所述襯底振動(dòng)，以將所述半導(dǎo)體裝置設(shè)置在所述襯底上的所述容納區(qū)域內(nèi)。
13、 根據(jù)權(quán)利要求IO所述的方法，其中制備所述襯底包括在所述襯底上圖案化金屬線；在所述金屬線上形成鈍化層；以及移除所述鈍化層的給定部分，以透過(guò)所述鈍化層的被移除部分而暴露出所述金屬線，從而形成多個(gè)凸塊焊盤(pán)和許多第一連接端子，其中所述突出部是通過(guò)將焊球接合在所述第 一連接端子上而形成。
14、 根據(jù)權(quán)利要求IO所述的方法，其中制備所述襯底包括在所述襯底上圖案化金屬線；在所述金屬線上形成鈍化層；以及移除所述鈍化層的給定部分，以透過(guò)所述鈍化層的被移除部分暴露出所述金屬線，從而形成多個(gè)凸塊焊盤(pán)和許多第一及第二連接端子，其中所述突出部是通過(guò)將無(wú)源元件接合在所述第二連接端子上而形成。
15、 根據(jù)權(quán)利要求13或14所述的方法，其中制備所述半導(dǎo)體裝置包括形成多個(gè)輸入/輸出端子并在所述多個(gè)輸入/輸出端子上接合多個(gè)倒裝芯片釬焊接合部；制備所述襯底包括在所述鈍化層中形成開(kāi)口，以形成所述凸塊焊盤(pán)；并且下落所述半導(dǎo)體裝置是通過(guò)下落所述半導(dǎo)體裝置以將所述倒裝芯片釬焊接合部放置在所述開(kāi)口上來(lái)進(jìn)行。
16、 根據(jù)權(quán)利要求15所述的方法，其中在制備所述襯底過(guò)程中，所述凸塊焊盤(pán)的暴露的上部被形成為所具有的高度小于所述鈍化層的暴露的上部的高度。
17、 根據(jù)權(quán)利要求16所述的方法，其中在制備所述襯底過(guò)程中，所述凸塊焊盤(pán)的暴露的上部與所述鈍化層的暴露的上部被形成為具有等于或大于4微米的高度差。
18、 根據(jù)權(quán)利要求15所述的方法，其中在制備所述襯底過(guò)程中，所述開(kāi)口被形成為所具有的尺寸比所述半導(dǎo)體裝置的對(duì)應(yīng)倒裝芯片釬焊接合部的尺寸大10微米以上。
19、 根據(jù)權(quán)利要求IO所述的方法，其中將所述半導(dǎo)體裝置封裝在所述襯底上包括將上面設(shè)置有所述半導(dǎo)體裝置的所述襯底安放在室中并將所述襯底暴露于蟻酸氣體。
20、 根據(jù)權(quán)利要求19所述的方法，其中將所述半導(dǎo)體裝置封裝在所述襯底上包括將上面設(shè)置有所述半導(dǎo)體裝置的所述襯底安放在所述室中； 向所述室中供應(yīng)所述蟻酸氣體； 將所述室的內(nèi)部溫度升高至近似15(TC;將所述室的內(nèi)部溫度升高至最高達(dá)近似150。C至近似260。C的范圍；以及在將上面設(shè)置有所述半導(dǎo)體裝置的所述襯底暴露于所述蟻酸氣體并使 所述室保持峰值溫度的同時(shí)，將所述半導(dǎo)體裝置封裝到所述襯底上。
全文摘要
一種半導(dǎo)體裝置封裝及其方法無(wú)需利用助焊劑便能夠?qū)雽?dǎo)體裝置可靠地封裝到襯底上。該半導(dǎo)體裝置封裝包括半導(dǎo)體裝置和與半導(dǎo)體裝置相對(duì)設(shè)置的襯底，其中襯底包括與半導(dǎo)體裝置相對(duì)的一側(cè)，在該側(cè)上形成多個(gè)突出部，這多個(gè)突出部環(huán)繞將用于設(shè)置半導(dǎo)體裝置的容納區(qū)域。該封裝半導(dǎo)體裝置的方法包括制備半導(dǎo)體裝置；制備襯底；形成多個(gè)突出部，以環(huán)繞襯底上將用于設(shè)置半導(dǎo)體裝置的容納區(qū)域；將半導(dǎo)體裝置下落在容納區(qū)域內(nèi)；以及將半導(dǎo)體裝置封裝在襯底上。
文檔編號(hào)H01L21/60GK101681854SQ200880016717
公開(kāi)日2010年3月24日 申請(qǐng)日期2008年10月28日 優(yōu)先權(quán)日2007年10月29日
發(fā)明者曹永尙, 李煥哲, 金德勛 申請(qǐng)人:艾普特佩克股份有限公司