專利名稱：用于單切管芯測(cè)試的方法和裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體領(lǐng)域，更具體地涉及一種用于單切管芯(singulated die)測(cè)試的方法和裝置。
背景技術(shù)：
一般使用表面上制備有多個(gè)單獨(dú)電路的硅晶片來制造半導(dǎo)體電路。這 允許單獨(dú)管芯上的電路的批量生產(chǎn)，并且在制造過程完成之后，管芯可以 被從晶硅片分離出來并被放置在芯片載體(chip carrier)中。所以，每個(gè) 硅晶片包括多個(gè)單獨(dú)管芯，而每個(gè)管芯又包含其自身的電路。
硅晶片的測(cè)試一般涉及在晶片仍然處于完整晶片形式時(shí)對(duì)晶片進(jìn)行測(cè) 試。所以，每個(gè)管芯是在管芯仍然是晶片的部分時(shí)被測(cè)試的。 一些測(cè)試可 以在管芯被從晶片分離出來之后進(jìn)行；然而，這種測(cè)試沒有涉及同時(shí)對(duì)多 個(gè)管芯的測(cè)試。
硅晶片的測(cè)試通常是非常棘手且耗時(shí)的過程。結(jié)果，其占據(jù)了制造電 路中涉及的成本的重大百分比。今天，大多數(shù)測(cè)試是通過在電路仍是硅晶 片的部分時(shí)對(duì)電路進(jìn)行測(cè)試來完成的。然而，單獨(dú)管芯的緊密接近通常導(dǎo) 致問題。例如，由于為了運(yùn)行測(cè)試?yán)瘫匦鑼⑤斎牒洼敵鼍€耦合到晶片上 的這些單獨(dú)管芯，所以很難將所有的輸入和輸出線聚集到測(cè)試接口的所期 望的表面區(qū)域中。所以，很難利用測(cè)試接口 (當(dāng)用于晶片時(shí)也稱為探針 卡)的單次觸壓(single touch-down)來測(cè)試包括多個(gè)管芯的晶片。艮卩， 在這種情況下，測(cè)試接口不能從單個(gè)位置建立與要被測(cè)試的所有管芯的必 要接觸點(diǎn)或者與所有管芯相耦合。
例如，在一些電流測(cè)試系統(tǒng)中，探針卡必須將很多信號(hào)線路由到大致 具有直徑為300 mm (因?yàn)?，這是處于測(cè)試的晶片的尺度)的圓形的測(cè)試 頭或測(cè)試接口。結(jié)果，連接到探針卡的測(cè)試頭引腳的信號(hào)線被使得相互緊密接觸。另外，這些信號(hào)線從它們開始的地方到測(cè)試頭引腳被路由了很長 距離。結(jié)果，當(dāng)高頻信號(hào)被路由通過信號(hào)線時(shí)，存在因信號(hào)線的長度(電 阻、電容和電感效應(yīng))和被集攏在一起的所有信號(hào)的接近而導(dǎo)致的顯著衰
減。結(jié)果，存在頻率限制。例如，不能利用具有高于150至200 MHz頻率 的信號(hào)來可靠地測(cè)試存儲(chǔ)器。
硅晶片的電流測(cè)試的另一限制在于硅晶片可以被測(cè)試的溫度范圍范 圍。當(dāng)前存在對(duì)管芯可以經(jīng)受測(cè)試的溫度范圍方面的限制。即，此范圍大 約為一4(TC到+ 8(TC。此限制的原因在于硅晶片一般被諸如膠帶(tape) 之類的粘合物固定到了測(cè)試面。粘合物將晶片固定到適當(dāng)?shù)奈恢?，從而?得其在測(cè)試期間不能移動(dòng)。然而，膠帶的物理特性限制了硅晶片可以經(jīng)受 的溫度范圍。由于膠帶在一4(TC以下的冷溫度處會(huì)喪失粘附性，在8(TC以 上的溫度處會(huì)液化，所以通常不在此范圍以上測(cè)試硅晶片。
如以上所注意到的，為了充分測(cè)試布置在單獨(dú)管芯上的電路，硅晶片 的測(cè)試涉及大量時(shí)間。此測(cè)試時(shí)間是電路的總成本的顯著部分。傳統(tǒng)測(cè)試 中的限制因素是晶片的尺寸，其限定有多少電路可以被測(cè)試。例如，具有 大約300 mm直徑的晶片僅可以具有形成在該晶片上的如此多的管芯。所 以，在這種情況下可以被測(cè)試的管芯數(shù)目的上限由晶片上的管芯數(shù)目限 定。
所以，需要一種可以補(bǔ)救在對(duì)制備在硅晶片上的管芯測(cè)試的過程中涉 及的至少一些弊端的系統(tǒng)。

發(fā)明內(nèi)容
根據(jù)本發(fā)明的一個(gè)實(shí)施例， 一種測(cè)試硅晶片的方法可以通過以下處理 實(shí)現(xiàn)獲取具有第一多個(gè)管芯的第一硅晶片；獲取具有第二多個(gè)管芯的第 二硅晶片；從所述第一晶片單切出所述第一多個(gè)管芯，以形成第一組單切 管芯；從所述第二晶片單切出所述第二多個(gè)管芯，以形成第二組單切管 芯；以組合管芯排列的形式將所述第一組單切管芯和所述第二組單切管芯 一起排列在支持面上，其中所述組合管芯排列包括總數(shù)超過形成在所述第 一硅晶片上的管芯的數(shù)目的管芯；以及作為單個(gè)測(cè)試序列的部分測(cè)試所述
6組合管芯排列。
根據(jù)本發(fā)明的另一個(gè)實(shí)施例，可以實(shí)現(xiàn)一種用于測(cè)試硅晶片的裝置， 該裝置包括晶片單切設(shè)備，所述晶片單切設(shè)備被配置為將第一晶片單切 為單切管芯；管芯放置設(shè)備，所述管芯放置設(shè)備被配置為將來自所述第一 晶片的單切管芯放置到單切管芯測(cè)試排列中；其中所述晶片單切設(shè)備還被 配置為將第二晶片單切為單切管芯；其中所述管芯放置設(shè)備被還配置為將 來自所述第二晶片的單切管芯放置到所述單切管芯測(cè)試排列中；以及測(cè)試 設(shè)備接口 ，所述測(cè)試設(shè)備接口被配置為向所述單切管芯測(cè)試排列提供輸入 和輸出信號(hào)。
本發(fā)明的又一實(shí)施例提供了一種單切管芯排列，其中該排列包括從 第一晶片單切出的第一組單切管芯；從第二晶片單切出的第二組單切管 芯；所述第一組單切管芯和所述第二組單切管芯以組合管芯排列被排列， 并且其中每個(gè)單切管芯與其他單切管芯相偏離。
本發(fā)明的再一實(shí)施例提供了一種測(cè)試設(shè)備接口，包括第一接口，所 述第一接口被配置為與測(cè)試計(jì)算機(jī)相接口；第二接口，所述第二接口被配 置為與多個(gè)單切管芯相接口；其中所述單切管芯包括以組合測(cè)試圖案排列
的來自第一晶片和第二晶片的單切管芯，并且其中所述第二接口被配置為 同時(shí)與組合測(cè)試圖案中的所有單切管芯相耦合。
本發(fā)明的其他實(shí)施例將從說明書、附圖和權(quán)利要求的評(píng)述得到明了。


圖1示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于測(cè)試來自多個(gè)晶片的單切 管芯的系統(tǒng)。
圖2示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于實(shí)現(xiàn)計(jì)算機(jī)化設(shè)備的計(jì)算 機(jī)系統(tǒng)的框圖。
圖3示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的多個(gè)管芯的單切以及在組合單 切管芯測(cè)試排列中的放置。
圖4示出了根據(jù)本發(fā)明的一個(gè)實(shí)施例的可替代的單切管芯排列。
圖5示出了說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的測(cè)試單切管芯的方法的流程圖。
圖6A和6B示出了說明根據(jù)本發(fā)明的一個(gè)實(shí)施例的測(cè)試單切管芯的方 法的流程圖。
具體實(shí)施例方式
現(xiàn)在參考圖1，可以看到根據(jù)本發(fā)明的一個(gè)實(shí)施例的用于測(cè)試管芯的 系統(tǒng)。圖1中所示的系統(tǒng)使得晶片能夠被單切并被排列在測(cè)試排列中。然 后，測(cè)試排列使得測(cè)試接口能夠被用來測(cè)試管芯。另外，單切管芯的測(cè)試 使得來自多個(gè)晶片的管芯能夠被一起測(cè)試。這可以大大方便測(cè)試過程并可 以提供優(yōu)于傳統(tǒng)測(cè)試方法和系統(tǒng)的替代益處。
作為一個(gè)示例，分離的排列中的單切管芯的放置使得測(cè)試接口能夠被 提供有降低密度的信號(hào)線。降低密度的信號(hào)線被路由到測(cè)試接口的表面上 的測(cè)試引腳降低了由于將信號(hào)線路一起集中在密集區(qū)域而導(dǎo)致的RF效 應(yīng)、信號(hào)干擾以及信號(hào)衰減。
圖l示出了硅晶片104、 108和112。這些硅晶片可以由制造者提供， 從而使得單獨(dú)晶片被以例如裝配線的方式(assembly line fashion)將降低 密度的信號(hào)線路由到測(cè)試設(shè)備。圖l還示出了單切設(shè)備116和管芯放置設(shè) 備118。另外，圖1示出了由單切設(shè)備和管芯放置設(shè)備預(yù)先從晶片單切出 并放置的單切管芯的排列122。另外，圖l示出了與測(cè)試接口 126耦合的 測(cè)試計(jì)算機(jī)130。測(cè)試接口 126又與單切管芯相接口。
在操作中，圖1可以通過以下處理實(shí)現(xiàn)獲取單獨(dú)管芯104、 108和 112，并利用單切設(shè)備116將來自每個(gè)晶片的管芯劃分成單獨(dú)的單切管 芯。這可以通過諸如在晶片上的單獨(dú)管芯之間刻出刻線之類的各種途徑實(shí) 現(xiàn)。這使得單獨(dú)管芯與剩余的晶片分離開來。對(duì)管芯進(jìn)行分離的替代方法 在本行業(yè)是公知的。當(dāng)每個(gè)管芯被單切時(shí)，可以由例如自動(dòng)機(jī)械控制的夾 子(robotically controlled griper)來掌控，動(dòng)機(jī)械控制的夾子耦合管芯并將 管芯置于測(cè)試圖案122中。該機(jī)械耦合設(shè)備被示出為圖1中的塊118。
圖1中所示的測(cè)試圖案122可以利用來自多個(gè)晶片的管芯實(shí)現(xiàn)。所 以，晶片104和108中示出的管芯可以被從這些晶片分離出來并被放置在如布圖122所示的組合測(cè)試排列中。可以將這些管芯放置在支持面上，以 將管芯固定在適當(dāng)位置。支持面也可以被放入封套(enclosed)，以在測(cè) 試期間提供更大的溫度范圍。
單獨(dú)管芯的布圖可以以任何期望的圖案形成。通過在管芯相互之間留 出充足空間來放置管芯，測(cè)試接口上的信號(hào)線也可以相互分離，從而降低 由于相互接近地放置信號(hào)線而導(dǎo)致的干擾效應(yīng)。而且，由于測(cè)試接口可以 接近測(cè)試計(jì)算機(jī)而放置，所以可以減小信號(hào)線的長度。塊126表示測(cè)試設(shè) 備接口。在本行業(yè)中，用于單個(gè)晶片的測(cè)試設(shè)備接口通常被稱為探針卡。 然而，接口 126允許同時(shí)測(cè)試來自多個(gè)晶片的管芯。另外，其配置有實(shí)質(zhì) 上比傳統(tǒng)的探針卡更大的表面區(qū)域。由于在測(cè)試期間可以將管芯相互分 離，所以利用了更大的表面區(qū)域。例如，不是將300mm直徑的表面區(qū)域 用于探針卡，而是可以使用具有正方形表面區(qū)域的測(cè)試接口。
測(cè)試接口配置有允許與單獨(dú)管芯相耦合的10硬件。 一般而言，這是 通過提供可以觸壓管芯上配置的電路的接觸點(diǎn)的弓i腳來實(shí)現(xiàn)。
接口 126還與測(cè)試計(jì)算機(jī)130耦合或接口。這使得測(cè)試計(jì)算機(jī)生成向 測(cè)試接口 126提供輸入信號(hào)以及從測(cè)試接口 126接收輸出信號(hào)的測(cè)試序 列。在單切測(cè)試排列提供靈活性的情況下，測(cè)試計(jì)算機(jī)實(shí)際上可以被直接 放置在測(cè)試接口之上。這減小了信號(hào)線的長度，從而降低了由于信號(hào)線的 電感、電容以及電阻而導(dǎo)致的RF效應(yīng)。
盡管圖1示出了三個(gè)晶片，但是應(yīng)該理解，可以從單個(gè)晶片、兩個(gè)晶 片或多于兩個(gè)晶片的管芯來規(guī)劃測(cè)試圖案。
圖2寬泛地示出了可以如何實(shí)現(xiàn)單獨(dú)系統(tǒng)元件。系統(tǒng)200被示為包括 經(jīng)由總線208電耦合的硬件元件，包括處理器201、輸入設(shè)備202、輸出 設(shè)備203、存儲(chǔ)設(shè)備204、計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)讀出器205a、通信系統(tǒng) 206、處理加速度(processing acceleration)(例如，DSP或?qū)Ｓ锰幚砥? 207和存儲(chǔ)器209。計(jì)算機(jī)可讀存儲(chǔ)介質(zhì)讀出器205a還被耦合至計(jì)算機(jī)可 讀存儲(chǔ)介質(zhì)205b，廣泛地表示遠(yuǎn)程的、本地的、固定的和/或可移除的存 儲(chǔ)設(shè)備的組合將用于臨時(shí)和/或更持久地包含計(jì)算機(jī)可讀信息的存儲(chǔ)介質(zhì)、 存儲(chǔ)器等(可以包括存儲(chǔ)設(shè)備204、存儲(chǔ)器209和/或任何其他這種可訪問的系統(tǒng)200資源)加在一起。系統(tǒng)200還包括軟件元件(示出為當(dāng)前處在 工作存儲(chǔ)器291中)，這些軟件元件包括操作系統(tǒng)292和諸如程序、小應(yīng) 用程序(applets)和數(shù)據(jù)等的其他代碼293。
系統(tǒng)200具有可擴(kuò)展的靈活性和可配置能力。所以，例如，可以用單 個(gè)架構(gòu)來實(shí)現(xiàn)還可以根據(jù)當(dāng)前期望的協(xié)議、協(xié)議變形、擴(kuò)展等配置的一個(gè) 或多個(gè)服務(wù)器。然而，本領(lǐng)域技術(shù)人員將會(huì)明白，可以根據(jù)更多的特定應(yīng) 用要求來更好地利用這些實(shí)施例。例如， 一個(gè)或多個(gè)系統(tǒng)元件可以被實(shí)現(xiàn) 為系統(tǒng)200組件中(例如，在通信系統(tǒng)206中)的子元件。還可以利用定 制的硬件，和/或可以以硬件、軟件(包括所謂的"便攜軟件"，諸如小應(yīng) 用程序)或它們二者來實(shí)現(xiàn)特定元件。另外，雖然可以采用到諸如網(wǎng)絡(luò)輸 入/輸出設(shè)備(未示出)之類的其他計(jì)算設(shè)備的連接，但是應(yīng)該理解，也可 以利用到其他計(jì)算設(shè)備的有線、無線、調(diào)制解調(diào)器和/或其他一個(gè)或多個(gè)連 接。
現(xiàn)在參考圖3，可以看到兩個(gè)晶片304和308被單切而成為組合測(cè)試 排列312。示出的晶片304包括形成在該晶片上的32個(gè)管芯。每個(gè)管芯包 括其自身的單獨(dú)電路。類似地，硅晶片308包括32個(gè)管芯。盡管這個(gè)示 例利用了32個(gè)管芯，但是在很多制造過程中，常見在300 mm直徑的硅晶 片上配置至少512個(gè)管芯。圖3示出硅晶片被分別單切從而使得單獨(dú)管芯 被制造并被放置在64管芯的正方形圖案排列中。如在這個(gè)示例中所看到 的，該測(cè)試排列具有遠(yuǎn)遠(yuǎn)大于原始的兩個(gè)晶片的測(cè)試區(qū)域。所以，測(cè)試接 口使得被路由到該測(cè)試接口的表面的輸入和輸出信號(hào)具有更大間隔。如更 早注意的，這些輸入和輸出信號(hào)的分離，尤其是在它們被以RF頻率操作 時(shí)，使得具有更高的信號(hào)可靠性和可以測(cè)試這些管芯的更大的頻率范圍。 作為利用更高頻率的結(jié)果，可以在更短時(shí)間內(nèi)測(cè)試管芯。另外，可以在更 大的頻率范圍上對(duì)它們進(jìn)行測(cè)試以提供可靠性。
圖4示出了組合管芯測(cè)試排列的另一個(gè)示例。在圖4中，單切的管芯 被放置在具有用省略號(hào)表示未示出的其他行的圖案中。圖4還示出了可以 被直接放置在組合單切管芯測(cè)試排列上的測(cè)試接口 404的外形。所以，圖 4表示這樣的事實(shí)可以將單個(gè)測(cè)試接口放置在組合測(cè)試排列之上的某個(gè)位置并且不對(duì)其進(jìn)行移動(dòng)，而仍然能夠使得所有管芯被測(cè)試。在本行業(yè) 中，其通常被稱為利用單次"觸壓"的測(cè)試。這在測(cè)試一組管芯時(shí)提供了 更高的速度，原因在于它不要求測(cè)試接口向第二位置移動(dòng)以測(cè)試從第一位 置不能測(cè)試的管芯。盡管功率要求可能允許這樣做或阻止人們這樣做，但
是圖4中所示的測(cè)試接口還可以使得多個(gè)管芯被同時(shí)并行地測(cè)試。另外， 它還使得來自多個(gè)晶片的多個(gè)管芯被并行測(cè)試。應(yīng)該認(rèn)識(shí)到，這樣做一般 會(huì)需要非常大的功率利用。所以，可以選擇不同時(shí)進(jìn)行測(cè)試，但是仍可以 在不需要相對(duì)于管芯排列重新放置測(cè)試接口的情況下測(cè)試組合排列。
現(xiàn)在參考圖5，流程500示出了測(cè)試單切管芯的示例。在塊504中， 獲取第一硅晶片。該硅晶片配置有多個(gè)管芯。類似地，在塊508中，獲取 具有第二組管芯的硅晶片。如塊512中所示，對(duì)第一硅晶片進(jìn)行單切，以 從第一晶片分隔出單獨(dú)的管芯。類似地，塊516示出也可以對(duì)第二硅晶片 上的管芯進(jìn)行單切。在塊520中，以組合管芯排列的形式將第一和第二組 單切的管芯一起排列在支持面上。組合管芯排列由總數(shù)超過晶片之一上可 得到的管芯的數(shù)目的管芯組成。所以，組合管芯排列使得能夠測(cè)試比通過 測(cè)試單個(gè)硅晶片可以測(cè)試的管芯更多的管芯。在塊524中，作為單個(gè)測(cè)試 序列的部分，測(cè)試組合管芯排列。
可以在圖6A和6B中所示的流程圖600中看到單切管芯測(cè)試的更加詳 細(xì)的示例。在塊604中，利用形成在晶片上的多個(gè)管芯制造第一硅晶片。 每個(gè)管芯具有諸如集成電路之類的電路。然而，每個(gè)電路不必須相同。類 似地，在塊608中，制造其上具有多個(gè)管芯的第二硅晶片。在塊612中， 對(duì)第一硅晶片進(jìn)行單切，以形成第一組單切管芯。類似地，在塊616中， 對(duì)第二硅晶片進(jìn)行單切，以形成第二組單切管芯。如塊620所示，將第一 組單切管芯和第二組單切管芯以組合管芯排列的形式一起排列在支持面 上。組合管芯排列包括總數(shù)超過形成在第一硅晶片上的管芯的數(shù)目的管 芯。在塊624中，可以利用諸如機(jī)器人控制的裝備之類的運(yùn)送設(shè)備來機(jī)械 地耦合單切管芯并將它們放置在支持面上。例如，"拾放(pick-and-place)"機(jī)制在本行業(yè)是公知的。
塊628示出了甚至可以獲取其上布置有多個(gè)管芯的第三硅晶片。另外，如塊632中所示，可以對(duì)第三硅晶片進(jìn)行單切，以形成第三組單切的 管芯。應(yīng)該理解，根據(jù)本發(fā)明的實(shí)施例，可以單切一個(gè)或多個(gè)硅晶片，并 可以以組合測(cè)試排列的形式對(duì)它們進(jìn)行組合。來自附加晶片的管芯的使用 僅僅擴(kuò)展了測(cè)試區(qū)域，并可以利用更大的測(cè)試接口來處理。在塊636中， 可以將第三組單切的管芯排列作為組合管芯排列的部分。
根據(jù)本發(fā)明的一個(gè)實(shí)施例，可以利用對(duì)組合管芯排列的單次觸壓來測(cè) 試組合管芯排列中的所有管芯。直到此時(shí)，這很難利用傳統(tǒng)的晶片測(cè)試來 進(jìn)行。即，這是由于在將所有輸入和輸出信號(hào)壓縮到足夠用來測(cè)試硅晶片 的區(qū)域方面存在困難。根據(jù)本發(fā)明的一個(gè)實(shí)施例，單切管芯的間隔使得輸 入和輸出信號(hào)在測(cè)試接口上被間隔開，而不會(huì)導(dǎo)致嚴(yán)重的信號(hào)衰減或干 擾。所以，可以配置更大的測(cè)試接口來覆蓋單切管芯排列的更大的表面區(qū) 域，并可以執(zhí)行單次觸壓。當(dāng)將測(cè)試設(shè)備接口放置到某個(gè)測(cè)試位置，就可 以在不移動(dòng)或移除該測(cè)試設(shè)備接口的情況下實(shí)現(xiàn)測(cè)試序列。在塊644中， 甚至可以同時(shí)將組合管芯排列中的每個(gè)管芯與測(cè)試設(shè)備接口相耦合。在這 種情況下，可以同時(shí)實(shí)現(xiàn)電耦合，從而同時(shí)測(cè)試每個(gè)管芯。可替代地，為 了降低功率要求，可以順序地或以塊來測(cè)試單獨(dú)管芯以降低功率要求。在 塊648中，作為單個(gè)測(cè)試序列的部分，測(cè)試組合管芯排列。
根據(jù)以下的一個(gè)或多個(gè)實(shí)施例，還可以改進(jìn)以上公開的實(shí)施例。例 如，可以實(shí)現(xiàn)測(cè)試晶片管芯的極端溫度范圍。當(dāng)前存在對(duì)可以測(cè)試管芯的 溫度范圍的極限。艮P，此范圍大約為一40攝氏度到+ 80攝氏度。此問題 是由用于粘附晶片的膠帶的物理特性引入的。在冷溫，膠帶會(huì)喪失粘附 性，在高溫，膠帶會(huì)被液化。通過單切管芯并利用諸如經(jīng)由多孔板 (porous plate)抽真空的機(jī)制，可以在不使用膠帶的情況下在測(cè)試期間將 管芯保持在合適的位置。這允許諸如從一55攝氏度到+ 150攝氏度的更大 的溫度范圍。另外，如當(dāng)前所作的，可以通過將管芯封裝在腔室中而不是 僅從卡盤(chuck)對(duì)它們進(jìn)行加熱來實(shí)現(xiàn)更大的溫度范圍。
另外，在將管芯放置在封裝中之前對(duì)管芯進(jìn)行拋光從而降低它們的厚 度變得更加常見。例如當(dāng)在封裝中堆疊多個(gè)管芯時(shí)，這是必要的。例如， 可以將管芯的厚度從250微米減薄到厚度為70微米。拋光的動(dòng)作可以導(dǎo)
12致電路中的機(jī)械缺陷，諸如硅晶體中的機(jī)械應(yīng)力。過去，測(cè)試在拋光動(dòng)作 之前發(fā)生，不會(huì)受到這些機(jī)械缺陷。根據(jù)一個(gè)改進(jìn)，現(xiàn)在可以在對(duì)管芯進(jìn) 行單切和拋光之后但在將它們放置在封裝之前對(duì)它們進(jìn)行測(cè)試。這使得由 于拋光導(dǎo)致的缺陷可以被測(cè)試。
當(dāng)前，通過大致精確到+/-100微米以內(nèi)的儀器來切割晶片。這對(duì)于在 存在接觸焊盤的容限(tolerance)的封裝中放置管芯來說是足夠。然而， 當(dāng)使用單切管芯測(cè)試時(shí)，該測(cè)試接口需要以精確位置(例如，距離目標(biāo)位 置不超過10微米)對(duì)管芯進(jìn)行觸壓。如果測(cè)試接口引腳沒有觸壓在正確 的地方，則對(duì)輸入和輸出測(cè)試信號(hào)可能不存在電連接或存在錯(cuò)誤連接。一 般而言，這可以通過以離期望位置具有非常有限的容限(例如，10微米) 的測(cè)試布圖布置管芯來克服。替代地，可以利用機(jī)械耦合設(shè)備來抓放單切 管芯。然后，可以光學(xué)觀察管芯，以使用圖案識(shí)別在管芯上定位參考點(diǎn)。 然后，可以通過獲知管芯的光學(xué)識(shí)別位置應(yīng)該處于管芯布圖的什么位置來 將管芯放置在準(zhǔn)確位置。類似地，可以利用可用來對(duì)齊管芯的參考點(diǎn)來制 備管芯。
當(dāng)前，管芯測(cè)試不能在足夠極端的溫度處發(fā)生。根據(jù)一個(gè)改進(jìn)，可以 將單切管芯排列放置在溫度控制的腔室中。然后，溫度范圍可以在較寬的 范圍上改變。根據(jù)一個(gè)變形，在這樣的情況下，測(cè)試接口可以形成測(cè)試腔 的頂部。
當(dāng)前似乎沒有獲取管芯并將其放置在測(cè)試布圖中然后將其從測(cè)試布圖 移除的商業(yè)上可獲得的處置機(jī)制。而是，單切管芯通常僅在刻線后被放置 在管芯載體中，然后管芯載體被取走。根據(jù)以上描述的本發(fā)明的實(shí)施例， 可以實(shí)現(xiàn)一種可以從晶片上移除單切管芯，在測(cè)試之前將它們放置在測(cè)試 布圖上，然后在測(cè)試之后將它們從測(cè)試布圖移除的拾取和放置設(shè)備。
由于為了測(cè)試目的在精確位置處觸壓管芯上所必需的精確度，適當(dāng)?shù)?對(duì)齊管芯是非常重要的。根據(jù)一個(gè)改進(jìn)，此問題可以通過在可以放入管芯 的低壓下利用預(yù)先制備的管芯托盤(tie tmy)來解決。假設(shè)管芯的外部尺 度被精確切割，則通過低壓的大小，在低壓下的管芯的放置和從管芯下方 施加的輕微吸力將使得管芯被正確地對(duì)準(zhǔn)。這模擬了銀器被放置在銀器托盤中。
一旦在布圖上對(duì)齊了管芯，人們可能想確保它們?cè)趩吻泄苄緶y(cè)試期間 不會(huì)移位。這可以通過利用允許從管芯下方抽取真空的多孔管芯載體來解 決。這將使得在不損壞薄管芯的情況下保持管芯的位置。
特別針對(duì)快閃存儲(chǔ)器，可以實(shí)現(xiàn)一個(gè)改進(jìn)?？扉W存儲(chǔ)器被稱為非終端
設(shè)備(non-terminating device)。結(jié)果，到快閃存儲(chǔ)器單元的輸入信號(hào)將被 反射，就如同傳輸線上的信號(hào)在該傳輸線的端部不具有匹配的終端阻 抗，。這種情況被利用長測(cè)試線來測(cè)試快閃存儲(chǔ)器的測(cè)試系統(tǒng)惡化。此問 題可以通過利用其中的信號(hào)線非常短的系統(tǒng)來解決。那可以利用該系統(tǒng) (其中，信號(hào)線例如為2英寸而不是傳統(tǒng)上的2英尺)的新測(cè)試接口實(shí) 現(xiàn)。
如以上所注意到的，單切管芯的精確放置對(duì)于使探針引腳觸壓在精確 的目標(biāo)位置上是非常重要的。包含金屬化層的薄且輕的管芯，可以利用磁 力來移動(dòng)。這種磁力可以用來將粗略放置的管芯較好地拉進(jìn)托盤。另外， 管芯可以被設(shè)計(jì)為利用重要的金屬部分來制造，以使使得管芯更容易對(duì)磁 場(chǎng)發(fā)生響應(yīng)。
全部區(qū)域的單切管芯的放置可能花費(fèi)一段時(shí)間。該放置時(shí)間可以用來 在已經(jīng)放置好的管芯上開始測(cè)試。所以，可以同時(shí)在管芯的區(qū)域上執(zhí)行多 個(gè)處理。當(dāng)剩余的管芯被放置在測(cè)試布圖上時(shí)，可以使用細(xì)長的測(cè)試接口 來開始測(cè)試單切管芯測(cè)試布圖中的管芯列。然后，當(dāng)完成一列的測(cè)試時(shí)， 可以取走布圖中的完成的測(cè)試管芯。
在測(cè)試整個(gè)(未單切的)晶片時(shí)，測(cè)試接口上的有缺陷的引腳將阻止 晶片上的至少一個(gè)管芯被測(cè)試。不存在避開有缺陷的引腳的途徑。這浪費(fèi) 了那些未測(cè)試的管芯，或者導(dǎo)致固定測(cè)試接口存在停工時(shí)間。根據(jù)本發(fā)明 的實(shí)施例，此問題可以被克服。如果新的測(cè)試接口 (例如，邊上1米)具 有有缺陷的引腳，則此有缺陷的引腳可以被識(shí)別出來并且隨后的布圖處理 可以避免將管芯放置在有缺陷的引腳下。這能夠作出在布圖中的哪里放置 管芯的即時(shí)決定(on-the-fly determination)，從而使得所有管芯被測(cè)試， 并且不需要停工時(shí)間來固定測(cè)試接口 。管芯的放置將是一個(gè)耗時(shí)的處理。需要用于加速在測(cè)試布圖中放置管
芯的方法。根據(jù)一個(gè)改進(jìn)，這可以通過使用多頭揀選機(jī)(multi-headed picker)來同時(shí)拾起和放置多個(gè)管芯來解決。這將使得從管芯托盤到測(cè)試 布圖的壁移動(dòng)(arm movement)更少。
用于測(cè)試的管芯的精確放置是有挑戰(zhàn)性的。所以，需要一種可以精確 定位管芯從而使得測(cè)試過程不會(huì)失敗的系統(tǒng)。根據(jù)一個(gè)實(shí)施例，管芯可以 被切割為具有固定寬度，然后以組略的精確度將每個(gè)管芯放置在布圖上。 然后，可以使用兩個(gè)L形機(jī)械觸點(diǎn)來利用用于L形觸點(diǎn)的最終停止點(diǎn)的預(yù) 定坐標(biāo)將管芯從相對(duì)的角推到適當(dāng)放置位置。
為了精確地對(duì)準(zhǔn)管芯，切割管芯以使得管芯的外部邊界被認(rèn)為具有一 些小程度的誤差是有益的。當(dāng)前的切割技術(shù)沒有提供必要的精確切割。一 個(gè)選擇是利用激光以高精確度來切割管芯。
管芯的對(duì)準(zhǔn)將是有挑戰(zhàn)性并且耗時(shí)的。在完全從晶片移除管芯之后對(duì) 管芯進(jìn)行測(cè)試是存在益處的，但是也存在時(shí)間損失。所以，根據(jù)一個(gè)改 進(jìn)，可以從晶片切割出管芯條(strip of die)，而不是被完全單切為獨(dú)立管 芯。這將加速放置管芯條的處理，并使得能夠僅以一個(gè)維度進(jìn)行對(duì)準(zhǔn)。
當(dāng)管芯被最終放置在測(cè)試布圖上時(shí)，不將管芯移出位置是非常重要 的。 一種解決方案是為載體提供粘性膠帶以接收管芯，以在管芯粘附至該 膠帶時(shí)防止管芯被移動(dòng)。然而，在一些實(shí)例中，必須從下方(例如，通孔 所在的位置)測(cè)試管芯。當(dāng)通過粘性膠帶來保護(hù)管芯時(shí)，這些連接點(diǎn)將被 堵塞。此問題可以通過將導(dǎo)線穿過膠帶以實(shí)現(xiàn)背部導(dǎo)電(backside conductance)來解決。
盡管本發(fā)明的各種實(shí)施例被描述作為用于實(shí)現(xiàn)本發(fā)明的方法或裝置， 但是應(yīng)該理解，本發(fā)明可以通過耦合到計(jì)算機(jī)的代碼，例如，位于計(jì)算機(jī) 上或可以通過計(jì)算機(jī)訪問的代碼來實(shí)現(xiàn)。例如，可以利用軟件和數(shù)據(jù)庫來 實(shí)現(xiàn)以上討論的很多方法。所以，還應(yīng)該注意，除了利用硬件實(shí)現(xiàn)本發(fā)明 的實(shí)施例之外，這些實(shí)施例可以通過使用包括具有能夠使能本說明中公開 的功能的計(jì)算機(jī)可讀程序代碼的計(jì)算機(jī)可用介質(zhì)的制造件(article of manufacture)實(shí)現(xiàn)。所以，期望本發(fā)明的實(shí)施例還被認(rèn)為可以以它們的程序代碼裝置的形式的專利來保護(hù)。另外，本發(fā)明的實(shí)施例還可以被具體化
為存儲(chǔ)在包括但不限于RAM、 ROM、磁介質(zhì)、光介質(zhì)或磁光介質(zhì)中的實(shí) 質(zhì)上任意種類的計(jì)算機(jī)可讀存儲(chǔ)器中的代碼。更一般地，本發(fā)明的實(shí)施例 可以以軟件或硬件或它們的組合來實(shí)現(xiàn)，包括但不限于在通用處理器上運(yùn) 行的軟件、微代碼、PLA、 ASIC。
還可以預(yù)想到，本發(fā)明的實(shí)施例還可以被實(shí)現(xiàn)為載波中包含的計(jì)算機(jī) 信號(hào)和經(jīng)由傳輸介質(zhì)傳播的信號(hào)(例如，電信號(hào)和光信號(hào))。所以，以上 討論的各種信息可以被格式化在諸如數(shù)據(jù)結(jié)構(gòu)之類的結(jié)構(gòu)中，并且可以被 作為電信號(hào)經(jīng)由傳輸介質(zhì)發(fā)送或存儲(chǔ)在計(jì)算機(jī)可讀介質(zhì)上。
應(yīng)該注意，這里列舉的很多結(jié)構(gòu)、材料和動(dòng)作可以被作為用于執(zhí)行功 能的裝置或用于執(zhí)行功能的步驟。所以，應(yīng)該理解，這種語言能夠覆蓋本 說明書中公開的所有這些結(jié)構(gòu)、材料或動(dòng)作及它們的等同物。
從本說明書可以理解本發(fā)明實(shí)施例的裝置和方法及其附帶的優(yōu)點(diǎn)。盡 管以上是對(duì)本發(fā)明具體實(shí)施例的完整描述，但是不應(yīng)該將以上描述當(dāng)作對(duì) 于由權(quán)利要求定義的本發(fā)明的范圍的限制。
權(quán)利要求
1.一種測(cè)試硅晶片的方法，所述方法包括獲取具有第一多個(gè)管芯的第一硅晶片；獲取具有第二多個(gè)管芯的第二硅晶片；從所述第一晶片單切出所述第一多個(gè)管芯，以形成第一組單切管芯；從所述第二晶片單切出所述第二多個(gè)管芯，以形成第二組單切管芯；以組合管芯排列的形式將所述第一組單切管芯和所述第二組單切管芯一起排列在支持面上，其中所述組合管芯排列包括總數(shù)超過形成在所述第一硅晶片上的管芯的數(shù)目的管芯；作為單個(gè)測(cè)試序列的部分，測(cè)試所述組合管芯排列。
2. 根據(jù)權(quán)利要求1所述的測(cè)試硅晶片的方法，其中，所述組合管芯排 列包括制造在所述第一硅晶片上的所有管芯和制造在所述第二硅晶片上的 所有管芯。
3. 根據(jù)權(quán)利要求1所述的測(cè)試硅晶片的方法，其中，所述測(cè)試所述組 合管芯排列包括將所述組合管芯排列中的每個(gè)管芯同時(shí)與測(cè)試設(shè)備接口相耦合。
4. 根據(jù)權(quán)利要求1所述的測(cè)試硅晶片的方法，其中，所述測(cè)試所述組 合管芯排列包括利用測(cè)試設(shè)備接口對(duì)所述組合管芯排列執(zhí)行單次觸壓，以在移除所述 測(cè)試設(shè)備接口之前完成對(duì)所述組合管芯排列中的所有管芯的測(cè)i式。
5. 根據(jù)權(quán)利要求1所述的測(cè)試硅晶片的方法，其中，所述將所述第一 組單切管芯和所述第二組單切管芯一起排列包括利用自動(dòng)機(jī)械控制的傳送設(shè)備將每個(gè)單切管芯放置在所述支持面上。
6. 根據(jù)權(quán)利要求1所述的測(cè)試硅晶片的方法，還包括 至少獲取具有第三多個(gè)管芯的第三硅晶片；至少從所述第三晶片單切出所述第三多個(gè)管芯，以形成第三組單切管心；將至少所述第三組單切管芯排列作為所述組合管芯排列的部分。
7. 根據(jù)權(quán)利要求1所述的測(cè)試硅晶片的方法，其中，所述第一組單切 管芯和所述第二組單切管芯中的每個(gè)管芯包括配置作為每個(gè)管芯的部分的 電路。
8. —種測(cè)試硅晶片的裝置，所述裝置包括晶片單切設(shè)備，所述晶片單切設(shè)備被配置為將第一晶片單切為單切管心；管芯放置設(shè)備，所述管芯放置設(shè)備被配置為將來自所述第一晶片的單 切管芯放置到單切管芯測(cè)試排列中；其中，所述晶片單切設(shè)備被還配置為將第二晶片單切為單切管芯；其中，所述管芯放置設(shè)備被還配置為將來自所述第二晶片的單切管芯 放置到所述單切管芯測(cè)試排列中；測(cè)試設(shè)備接口，所述測(cè)試設(shè)備接口被配置為向所述單切管芯測(cè)試排列 提供輸入和輸出信號(hào)。
9. 根據(jù)權(quán)利要求8所述的裝置，其中，所述晶片單切設(shè)備包括用于對(duì) 所述第一硅晶片和第二硅晶片進(jìn)行刻線的刻線設(shè)備。
10. 根據(jù)權(quán)利要求8所述的裝置，其中，所述管芯放置設(shè)備被配置為 將來自所述第一晶片的所有單切管芯放置到所述單切管芯測(cè)試排列中。
11. 根據(jù)權(quán)利要求IO所述的裝置，其中，所述管芯放置設(shè)備被配置為 將來自所述第二晶片的所有單切管芯放置到所述單切管芯測(cè)試排列中。
12. 根據(jù)權(quán)利要求8所述的裝置，其中，所述單切管芯測(cè)試排列包括 制造在所述第一晶片上的所有管芯和制造在所述第二晶片上的所有管芯。
13. 根據(jù)權(quán)利要求8所述的裝置，其中，所述測(cè)試設(shè)備接口被配置為 同時(shí)與所述單切管芯測(cè)試排列中的每個(gè)管芯相耦合。
14. 根據(jù)權(quán)利要求8所述的裝置，其中，所述測(cè)試設(shè)備接口被配置為 對(duì)所述單切管芯測(cè)試排列執(zhí)行單次觸壓，以在去除所述測(cè)試設(shè)備接口之前 完成對(duì)所述單切管芯測(cè)試排列中的所有管芯的測(cè)試。
15. 根據(jù)權(quán)利要求8所述的裝置，其中，所述管芯放置設(shè)備包括被配 置為將每個(gè)管芯放置在所述管芯測(cè)試排列中的自動(dòng)機(jī)械控制的傳送設(shè)備。
16. 根據(jù)權(quán)利要求8所述的裝置，其中，所述單切管芯測(cè)試排列為具有來自至少三個(gè)晶片的管芯的尺寸。
17. 根據(jù)權(quán)利要求8所述的裝置，其中，每個(gè)單切管芯包括電路。
18. —種單切管芯的排列，所述排列包括 從第一晶片單切出的第一組單切管芯； 從第二晶片單切出的第二組單切管芯；所述第一組單切管芯和所述第二組單切管芯以組合管芯排列而被排 列，并且其中每個(gè)單切管芯與其他單切管芯相偏離。
19. 根據(jù)權(quán)利要求18所述的單切管芯的排列，其中，所述第一組單切 管芯包括形成在所述第一晶片上的所有管芯。
20. 根據(jù)權(quán)利要求18所述的單切管芯的排列，其中，所述組合管芯排 列包括形成在所述第一晶片上的所有管芯和形成在所述第二晶片上的所有 管芯。
21. 根據(jù)權(quán)利要求18所述的單切管芯的排列，其中，所述組合管芯排 列被配置為與測(cè)試設(shè)備接口相接口 ，以使得所述測(cè)試設(shè)備接口能夠在單次 觸壓下與所述組合管芯排列中的每個(gè)管芯相接口 。
22. —種測(cè)試設(shè)備接口，包括第一接口，所述第一接口被配置為與測(cè)試計(jì)算機(jī)相接口；第二接口，所述第二接口被配置為與多個(gè)單切管芯相接口；其中，所述單切管芯包括以組合測(cè)試圖案的來自第一晶片和第二晶片的單切管芯，并且其中所述第二接口被配置為同時(shí)與所述組合測(cè)試圖案中的所有單切管芯相耦合。
全文摘要
根據(jù)本發(fā)明的一個(gè)實(shí)施例，可以實(shí)現(xiàn)一種單切管芯測(cè)試方法。這可以通過獲取晶片并將管芯單切為單獨(dú)的管芯模片來實(shí)現(xiàn)。單切管芯可以被排列在分離的測(cè)試排列中，甚至可以將來自多個(gè)晶片的管芯作為組合排列的部分相組合。然后，可以對(duì)組合測(cè)試排列實(shí)現(xiàn)測(cè)試。
文檔編號(hào)H01L21/66GK101657894SQ200880012355
公開日2010年2月24日 申請(qǐng)日期2008年4月15日 優(yōu)先權(quán)日2007年4月16日
發(fā)明者蓋恩·艾瑞克森, 艾倫·D·哈特, 艾瑞克·沃克里克 申請(qǐng)人:惠瑞捷(新加坡)私人有限公司