專利名稱：：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
：圖l是非易失性存儲晶體管的截面圖。圖2是非易失性存儲晶體管的截面圖。圖3是被形成用以評估本發(fā)明的非易失性半導(dǎo)體存儲元件的保持特性的電容器(元件1)的截面圖。圖4A-4C中的每一個都是示出被形成用以評估比較實例的非易失性半導(dǎo)體存儲元件的保持特性的電容器的截面圖。圖5是示出元件1的保持特性的曲線圖。圖6是示出比較元件A的保持特性的曲線圖。圖7是示出比較元件B的保持特性的曲線圖。圖8是示出比較元件C的保持特性的曲線圖。圖9是硅氮化物膜的FTIR的吸收傳。圖IO是非易失性存儲晶體管的截面圖。圖ll是非易失性存儲晶體管的截面圖。圖12是非易失性存儲晶體管的截面圖。圖13是非易失性存儲晶體管的截面圖。圖14是非易失性存儲晶體管的截面圖。圖15是非易失性存儲晶體管的截面圖。圖16是非易失性存儲晶體管的截面圖。圖17是非易失性存儲晶體管的截面圖。圖18是示出半導(dǎo)體裝置的結(jié)構(gòu)實例的框圖。圖19是示出存儲單元陣列的結(jié)構(gòu)實例的電路圖。圖20是示出存儲單元陣列的結(jié)構(gòu)實例的電路圖。圖21是示出存儲單元陣列的結(jié)構(gòu)實例的電路圖。圖22A和圖22B中的每一個都是描述存儲單元陣列的寫入操作的電路圖。圖23是描述存儲單元陣列的擦除操作的電路圖。圖24是描述存儲單元陣列的讀取操作的電路圖。圖25A-25C是示出半導(dǎo)體裝置的制造方法的截面圖。圖26A-26C是示出半導(dǎo)體裝置的制造方法的截面圖。圖27A-27C是示出半導(dǎo)體裝置的制造方法的截面圖。圖28A和圖28B是示出半導(dǎo)體裝置的制造方法的截面圖。圖29是示出半導(dǎo)體裝置的制造方法的頂視圖。圖30是示出半導(dǎo)體裝置的制造方法的頂視圖。圖31是示出半導(dǎo)體裝置的制造方法的頂視圖。圖32A-32C是示出半導(dǎo)體裝置的制造方法的截面圖。圖33A-33C是示出半導(dǎo)體裝置的制造方法的截面圖。圖34A-34C是示出半導(dǎo)體裝置的制造方法的截面圖。圖35A-35C是示出半導(dǎo)體裝置的制造方法的截面圖。圖36A-36C是示出半導(dǎo)體裝置的制造方法的截面圖。圖37A-37C是示出半導(dǎo)體裝置的制造方法的截面圖。圖38A-38C是示出半導(dǎo)體裝置的制造方法的截面圖。圖39A-39C是示出半導(dǎo)體裝置的制造方法的截面圖。圖40A-40C是示出半導(dǎo)體裝置的制造方法的截面圖。圖41A-41C是示出半導(dǎo)體裝置的制造方法的截面圖。圖42A-42C是示出半導(dǎo)體裝置的制造方法的截面圖。圖43A-43C是示出半導(dǎo)體裝置的制造方法的截面圖。圖44A和圖44B是示出半導(dǎo)體裝置的制造方法的頂視圖。圖45A和圖45B是示出半導(dǎo)體裝置的制造方法的頂視圖。圖46A和圖46B是示出半導(dǎo)體裝置的制造方法的頂視圖。圖47是示出半導(dǎo)體裝置的制造方法的截面圖。圖48A-48C是示出半導(dǎo)體裝置的制造方法的截面圖。圖49A-49C是示出半導(dǎo)體裝置的制造方法的截面圖。圖50是示出可以非接觸地傳輸數(shù)據(jù)的半導(dǎo)體裝置的結(jié)構(gòu)實例的框圖。圖51A和圖51B中的每一個都是示出可以非接觸地傳輸數(shù)據(jù)的半導(dǎo)體裝置的使用模式的示意圖。圖52A-52E是具有非易失性半導(dǎo)體存儲器件的電子裝置的外部視圖。圖53是示出實施例的非易失性存儲晶體管的結(jié)構(gòu)的截面圖。圖54A-54C是示出非易失性存儲晶體管的制造方法的截面圖。圖55A-55C是示出非易失性存儲晶體管的制造方法的截面圖。圖56A-56C是示出非易失性存儲晶體管的制造方法的截面圖。圖57A-57D是示出實施例和比較實例的存儲晶體管的保持特性的曲線圖。具體實施例方式當(dāng)半導(dǎo)體襯底21是p型襯底時，通過離子注入工藝等對半導(dǎo)體襯底21摻雜有諸如磷(P)或砷(As)的賦予n型導(dǎo)電性的雜質(zhì)，從而形成阱22。當(dāng)半導(dǎo)體襯底21是n型襯底時，對半導(dǎo)體村底21摻雜有諸如硼(B)的賦予p型導(dǎo)電性的雜質(zhì)，從而形成阱22。阱22的賦予n型或p型導(dǎo)電性的雜質(zhì)的濃度約為5x1015cn^至1x1016cnT3。如有必要，適當(dāng)?shù)匦纬哨?2。00281在半導(dǎo)體區(qū)10之上，以下列描述的順序堆疊第一絕緣膜11、第一硅氮化物膜12、第二硅氮化物膜13、笫二絕緣膜14和導(dǎo)電膜15。這些膜11-15與半導(dǎo)體區(qū)10中的溝道形成區(qū)16重疊。0029導(dǎo)電膜15用作存儲晶體管的柵電極。第一硅氮化物膜12和第二硅氮化物膜13用作電荷存儲層。作為將電荷放入和取出電荷存儲層的方法(非易失性存儲晶體管的寫入方法和擦除方法)，存在使用F-N隧穿電流的方法、使用直接隧穿電流的方法和使用熱載流子的方法。本實施方式的非易失性存儲晶體管可以使用選自這些方法中的適當(dāng)?shù)姆椒ㄗ鳛閷懭敕椒ê筒脸椒?。作為用作第一硅氮化物?2的源材料的硅源氣體，使用在成分中包含氫或囟素的氣體。作為這種氣體，存在SiH4、Si2H6、SiCl4、SiHCl3、SiH2Cl2、SiH3Cl3、SiF4等。形成于半導(dǎo)體區(qū)10中的高濃度雜質(zhì)區(qū)17和18以如下方法按自對準方式形成當(dāng)將由膜11-15構(gòu)成的疊層膜用作掩模時，通過離子注入工藝用雜質(zhì)對半導(dǎo)體襯底21進行摻雜。當(dāng)阱22是p型時，高濃度雜質(zhì)區(qū)17和18摻雜有賦予n型導(dǎo)電性的雜質(zhì)。當(dāng)阱22是n型時，高濃度雜質(zhì)區(qū)17和18摻雜有賦予p型導(dǎo)電性的雜質(zhì)。0046圖1的非易失性存儲晶體管是其中半導(dǎo)體區(qū)形成于半導(dǎo)體村底中的存儲元件。形成于絕緣膜之上的半導(dǎo)體膜也可以用作半導(dǎo)體區(qū)。在圖2中，示出了具有這種半導(dǎo)體區(qū)的非易失性存儲晶體管的截面圖。[表4<table>tableseeoriginaldocumentpage25</column></row><table>0086表3和表4的測量數(shù)據(jù)示出了第二硅氮化物膜13的氮濃度高于第一硅氮化物膜12的氮濃度，而第一硅氮化物膜12的N-H鍵濃度高于第二硅氮化物膜13的N-H鍵濃度。換言之，數(shù)據(jù)表明通過提供包含更多的與氫鍵合的氮的第一硅氮化物膜作為下層，改進了元件l的電荷保持特性。本實施方式的非易失性半導(dǎo)體存儲器件包括其電荷保持特性改進的非易失性半導(dǎo)體存儲元件，從而可以改進存儲器性能的可靠性。接著，如圖25B所示，選擇性去除絕緣膜112，并暴露半導(dǎo)體膜104、106和108的表面。這里，設(shè)置于存儲部分中的半導(dǎo)體膜110由抗蝕劑114選擇性地覆蓋，并且形成于半導(dǎo)體膜104、106和108之上的絕緣膜112^皮刻蝕并去除。接著，進行實施方式3的圖27C和圖28A的工藝；如圖38C所示，分別在半導(dǎo)體膜104、106、108和110中形成溝道形成區(qū)158、144、148和152以及高濃度雜質(zhì)區(qū)160、146、150和154。接著，形成絕緣膜162以在絕緣膜162中形成到達高濃度雜質(zhì)區(qū)160、146、150和154的開口。接著，在絕緣膜162之上形成電連接至形成于半導(dǎo)體膜104、106、108和110中的高濃度雜質(zhì)區(qū)160、146、150和154的導(dǎo)電膜164-170。去除抗蝕劑1203。接著，如圖39C所示，形成絕緣膜1205,該絕緣膜1205填充在半導(dǎo)體襯底1200中形成的凹部1204。通過CVD方法、濺射方法等，使用絕緣材料來形成絕緣膜1205，該絕緣材料例如為硅氧化物、硅氮化物、含氧的硅氮化物或含氮的硅氧化物。這里，通過大氣壓CVD方法或低壓CVD方法使用TEOS(四乙基原硅酸鹽)氣體形成硅氧化物作為絕緣膜1205。接著，如圖43B所示，形成絕緣膜1249，并在絕緣膜1249中形成開口1250-1254。絕緣膜1249可以按與實施方式3的絕緣膜162類似的方式形成。這里，使用聚硅氨烷。將參照圖51A和圖51B描述半導(dǎo)體裝置800的使用實例。如圖51A所示，包括顯示部分3210的諸如蜂窩電話的移動終端的側(cè)表面設(shè)置有讀寫器3200。同時，產(chǎn)品3220的側(cè)表面設(shè)置有半導(dǎo)體裝置800(圖51A)。當(dāng)讀寫器3200被保持在半導(dǎo)體裝置800上方時，存儲在半導(dǎo)體裝置800中的信息被發(fā)送并由讀寫器接收。結(jié)果，移動終端的顯示部分3210顯示有關(guān)產(chǎn)品的信息，例如材料、原產(chǎn)地、每個生產(chǎn)步驟的檢驗結(jié)果、分銷過程的歷史以及產(chǎn)品說明。02281如圖51B所示，當(dāng)產(chǎn)品3260由傳送帶傳送時，可以利用附著至產(chǎn)品3260的半導(dǎo)體裝置800和讀寫器3240來檢驗產(chǎn)品3260。利用能夠在這種檢驗系統(tǒng)中無線通信的半導(dǎo)體裝置800，可以容易地獲得不能在產(chǎn)品3260上直接顯示的各種信息。\20作為工藝氣體來形成厚度為lOOiim的硅氧氮化物膜作為第二層。第一硅氧氮化物膜包含的氮多于氧，第二硅氧氮化物膜包含的氧多于氮。0243結(jié)晶硅膜530是通過使非晶硅膜結(jié)晶所獲得的膜。首先，使用S沮4作為工藝氣體通過等離子體CVD方法在底部絕緣膜502之上形成厚度為66nm的非晶硅膜。接著，通過用連續(xù)波Nd:YV04激光(基波為1064nm)的第二諧波(532nm)照射，使非晶硅膜結(jié)晶以形成結(jié)晶硅膜530。接著，為了控制存儲晶體管TM-1的閾值電壓，通過離子摻雜設(shè)備為結(jié)晶硅膜530摻雜硼。存儲晶體管TM國1TM畫ATM-BTM-C第一SiN膜512SiH4/NH3=2/4005nm(下層)10證5nm(上層)第二SiN膜513SiH4/N2/Ar=2/400/505nm(上層)10nm5nm(下層)接著，刻蝕氮化鉭膜517和鎢膜518的疊層膜，并形成柵電極515。首先，在鵠膜518之上形成抗蝕劑掩才莫。利用該抗蝕劑掩模，刻蝕鎢膜518。通過等離子體刻蝕設(shè)備來刻蝕鎢膜518，并使用CF4、Ch和02作為刻蝕氣體。在去除抗蝕劑掩模之后，使用被刻蝕的鴒膜518作為掩模，刻蝕氮化鉭膜517。通過等離子體刻蝕設(shè)備刻蝕氮化鉭膜517，并使用C!2作為刻蝕氣體。如上所述，形成柵電58極515(參見圖55B)。[02541接著，為了在存儲晶體管TM-1中形成高電阻雜質(zhì)區(qū)，使用柵電極515作為掩模，為硅膜503摻雜砩。該工藝由等離子體摻雜設(shè)備進行。工藝氣體是PH3，且劑量是lxi0"離子/cm2。在該工藝中，在硅膜503中以自對準的方式形成溝道形成區(qū)504、低濃度雜質(zhì)區(qū)507和低濃度雜質(zhì)區(qū)508(圖55C)。[0255接著，如圖56A所示，柵電極515的每個側(cè)表面設(shè)置有間隔物520。以如下方式形成間隔物520:構(gòu)成間隔物520的絕緣膜被形成為覆蓋柵電極515、第二絕緣膜514、電荷存儲層516、第一絕緣膜511和硅膜503，并刻蝕該絕緣膜。這里，形成兩個絕緣膜來構(gòu)成間隔物520。通過等離子體CVD方法形成厚度為100nm的硅氧氮化物膜作為第一層，通過低壓CVD方法形成厚度為200nm的硅氧化物膜作為第二層。通過形成間隔物520的刻蝕處理還刻蝕第二絕緣膜514、第二硅氮化物膜513和第一硅氮化物膜512。如圖56A所示，形成由笫一硅氮化物膜512和第二硅氮化物膜513構(gòu)成的電荷存儲層516。[0256接著，為了形成源區(qū)505和漏區(qū)506，使用柵電極515和間隔物520作為掩模，為硅膜503摻雜磷。在該工藝中，使用等離子體摻雜設(shè)備，使用PH3作為工藝氣體，且劑量是3xl0"離子/cm2。在該工藝中，在硅膜503中以自對準的方式形成源區(qū)505和漏區(qū)506(參見圖56B)。0257接著，在玻璃襯底501的整個表面上方形成絕緣膜521和絕緣膜522(圖56C)。形成厚度為100nm且含氫的硅氧氮化物膜作為絕緣膜521。通過等離子體CVD設(shè)備形成該硅氧氮化物膜，并使用SiH4、NH3和N20作為工藝氣體。通過等離子體CVD方法形成厚度為600nm的硅氧氮化物膜作為絕緣膜522。使用S詛4和1\20作為該硅氧氮化物膜的工藝氣體。[0258在形成絕緣膜522之后，通過加熱爐對硅膜503進行熱處理。該熱處理是用于激活添加至硅膜503的硼和磷以及用絕緣膜521中包含的氫使硅膜503氫化的處理。0259接著，在絕緣膜521和絕緣膜522中形成到達源區(qū)505和漏區(qū)506的接觸孔。在絕緣膜522之上形成構(gòu)成源電極523和漏電極524的導(dǎo)電膜。這里，該導(dǎo)電膜具有四層結(jié)構(gòu)。第一層是厚度為60nm的鈦膜，第二層是厚度為40nm的氮化鈦膜，第三層是厚度為300nm的純鋁膜，第四層是厚度為100nm的氮化鈦膜。刻蝕該導(dǎo)電膜，形成源電極523和漏電極524(圖53)。如上所述，完成存儲晶體管TM-1。此外，類似地形成比較存儲晶體管TM-A、TM-B和TM-C。[0260為了評估每個存儲晶體管的電荷保持特性，測量寫入操作之后的漏極/源極電流Ids-柵板/源極電壓VGS的特性(在下文中稱為Ids-Vcs特性)，并測量擦除操作之后的Ids-Vcs特性。根據(jù)該測量結(jié)果，得到每個保持特性。圖57A是存儲晶體管TM-1的保持特性的曲線圖。圖57B-57D是比較實例的保持特性的曲線圖。圖57B是比較存儲晶體管TM-A的保持特性的曲線圖。圖57C是比較存儲晶體管TM-B的保持特性的曲線圖。圖57D是比較存儲晶體管TM-C的保持特性的曲線圖。每個曲線圖的水平軸示出從寫入操作和擦除操作開始所經(jīng)過的時間。請注意，由于水平軸是對數(shù)刻度，因此將進行寫入操作時的點和進行擦除操作時的點表示為0.1小時。垂直軸是從Ios-Vcs特性的測量結(jié)果計算的每個存儲晶體管的閾值電壓Vth。[0261以如下方式進行寫入操作將源電極523的電位和漏電極524的電位設(shè)置為OV;以1毫秒向柵電極515施加寫入電壓Wr;并將電子注入到電荷存儲層516中。在存儲晶體管中以如下方式進行擦除操作將源電極S23的電位和漏電極524的電位設(shè)置為OV;以l毫秒向柵電極515施加擦除電壓Er。使用由安捷倫技術(shù)有限公司制造的脈沖發(fā)生器擴展器(SMU和脈沖發(fā)生器擴展器，型號41501B)為每個存儲晶體管施加寫入電壓Wr和擦除電壓Er。此外，將每個存儲晶體管的寫入電壓Wr和擦除電壓Er設(shè)置如下對于存儲晶體管TM-1，Wr=18V,Er=-18V;對于比較存儲晶體管TM-A，Wr=18V，Er=-18V;對于比較存儲晶體管TM-B，Wr-18.5V，Er=-18.5V;對于比較存儲晶體管TM-C,Wr=17V，Er=-17V。[02621在存儲晶體管的寫入操作之后的Ids-Vcs特性的測量如下進行。首先，進行將數(shù)據(jù)寫入存儲晶體管的寫入操作。接著，保持通過熱板在85。C下加熱處于寫入狀態(tài)的存儲晶體管的狀態(tài)，并在從寫入操作開始經(jīng)過預(yù)定時間之后，測量每個存儲晶體管的Ids-Vcs特性。此外，在擦除操作之后的Ids-Vgs特性的測量如下迭行。在通過寫入操作將數(shù)據(jù)寫入存儲晶體管之后，進行擦除操作。保持通過熱板在85。C下加熱處于擦除狀態(tài)的存儲晶體管的狀態(tài)，并在從擦除操作開始經(jīng)過預(yù)定時間之后，測量每個存儲晶體管的Ids-Vcs特性。[02631使用由安捷倫技術(shù)有限公司制造的半導(dǎo)體參數(shù)分析儀(半導(dǎo)體參數(shù)分析儀，型號4155C)進行l(wèi)Ds-Vcs特性的測量。在測量時，源電極523的電位保持在0V，漏電極524的電位保持在IV,柵電極515的電位從-6V改變至+6V，并測量漏極/源極電流Ins相對于柵極/源極電壓Vcs的變化。請注意，存儲晶體管TM-1具有4jim的溝道長度L和8nm的溝道寬度W。比較存儲晶體管TM-A、TM-B和TM-C都具有4ftm的溝道長度L和4jim的溝道寬度W。[02641圖57A-57D所示的曲線圖殺出存儲晶體管TM-1具有最寬的Vth窗口。即，提供其中使用NH3作為氮源氣體的硅氮化物膜和使用N2作為氮源氣體的硅氮化物膜堆疊的電荷存儲層，使得可以改進非易失性存儲晶體管的電荷保持特性。換言之，提供其中含較大數(shù)目N-H鍵的硅氮化物膜和含較小數(shù)目N-H鍵的硅氮化物膜堆疊的電荷存儲層，使得可以改進非易失性存儲晶體管的電荷保持特性。本申請基于2007年3月23日向日本專利局提交的日本專利申請No.2007-077930，這里通過參考并入其全部內(nèi)容。權(quán)利要求1.一種半導(dǎo)體裝置，包括非易失性半導(dǎo)體存儲元件，所述非易失性半導(dǎo)體存儲元件包括包含半導(dǎo)體材料的半導(dǎo)體區(qū)，所述半導(dǎo)體區(qū)包括源區(qū)、漏區(qū)和溝道形成區(qū)；形成于所述半導(dǎo)體區(qū)之上的第一絕緣膜；形成于所述第一絕緣膜之上的第一硅氮化物膜；形成于所述第一硅氮化物膜之上的第二硅氨化物膜；以及形成于所述第二硅氮化物膜之上的導(dǎo)電膜，其中所述第一硅氮化物膜所含的N-H鍵的數(shù)目大于所述第二硅氮化物膜所含的N-H鍵的數(shù)目。2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述第二硅氮化物膜所含的Si-H鍵的數(shù)目大于所述第一硅氮化物膜所含的Si-H鍵的數(shù)目。3.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述第二硅氮化物膜所含的Si-X鍵(X是卣族元素)的數(shù)目大于所述第一硅氮化物膜所含的Si-X鍵的數(shù)目。4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其中所述第二硅氮化物膜所含的Si-H鍵和Si-X鍵(X是鹵族元素)的數(shù)目大于所述第一硅氮化物膜所含的Si-H鍵和Si-X鍵的數(shù)目。5.—種半導(dǎo)體裝置，包括非易失性半導(dǎo)體存儲元件，所述非易失性半導(dǎo)體存儲元件包括包含半導(dǎo)體材料的半導(dǎo)體區(qū)，所述半導(dǎo)體區(qū)包括源區(qū)、漏區(qū)和溝道形成區(qū)；形成于所述半導(dǎo)體區(qū)之上的第一絕緣膜；形成于所述第一絕緣膜之上的第一硅氮化物膜；形成于所述第一硅氮化物膜之上的第二硅氮化物膜；以及形成于所述第二硅氮化物膜之上的導(dǎo)電膜，其中所述第二硅氮化物膜中的硅與氫和囟族元素中至少一種之間的鍵的濃度與氮-氫(N-H)鍵的濃度的比值高于所述第一硅氮化物膜中的此種比值。6.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其中所述第二硅氮化物膜中的硅-氫(Si-H)鍵的濃度與氮-氫(N-H)鍵的濃度的比值((Si-H)/(N-H))高于所述第一硅氮化物膜中的此種比值((Si-H)/(N-H))。7.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其中所述第二硅氮化物膜中的硅-卣族元素(Si-X;X是面族元素)鍵的濃度與氮-氫(N-H)鍵的濃度的比值((Si-X)/(N-H))高于所述第一硅氮化物膜中的此種比值((Si-X)/(N-H))。8.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其中所述第二硅氮化物膜中的硅-氫(Si-H)鍵的濃度加上硅-鹵族元素(Si-X;X是鹵族元素)鍵的濃度之和與氮-氫(N-H)鍵的濃度的比值((Si-H+Si-X)/(N-H))高于所述第一硅氮化物膜中的此種比值((Si-H+Si-X)/(N-H))。9.根據(jù)權(quán)利要求1或5所述的半導(dǎo)體裝置，其中所述第二硅氮化物膜由在化學(xué)計量上比所述第一硅氮化物膜更接近Si3N4的硅氮化物構(gòu)成。10.根據(jù)權(quán)利要求1或5所迷的半導(dǎo)體裝置，其中所述非易失性所述第二硅氮化物膜之上的第二〗11.根據(jù)權(quán)利要求1或5所迷的半導(dǎo)體裝置，其中所述半導(dǎo)體區(qū)形成于半導(dǎo)體襯底中。12.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其中所述半導(dǎo)體村底是單晶硅襯底、多晶硅襯底、單晶硅鍺襯底、多晶硅鍺襯底、單晶鍺襯底和多晶鍺襯底中的任一種。13.根據(jù)權(quán)利要求11所述的半導(dǎo)體裝置，其中所述半導(dǎo)體襯底是SOI(絕緣體上硅)襯底、SGOI(絕緣體上硅鍺)襯底和GOI(絕緣體上鍺)襯底中的任一種。14.根據(jù)權(quán)利要求1或5所述的半導(dǎo)體裝置，其中所述半導(dǎo)體區(qū)是形成于襯底之上的半導(dǎo)體膜，在所述半導(dǎo)體膜與所述襯底之間插入有絕緣膜。15.根據(jù)權(quán)利要求14所述的半導(dǎo)體裝置，其中所述襯底是玻璃襯底、石英襯底和塑料膜中的任一種。16.—種半導(dǎo)體裝置的制造方法，所述半導(dǎo)體裝置包括非易失性半導(dǎo)體存儲元件，所述方法包括以下步驟形成包括源區(qū)、漏區(qū)和溝道形成區(qū)的半導(dǎo)體區(qū)；在所述半導(dǎo)體區(qū)之上形成第一絕緣膜；通過第一化學(xué)氣相沉積方法，使用第一硅源氣體和包含氮氫化合物的第一氮源氣體作為源材料，在所述第一絕緣膜之上形成第一硅氮化物膜；通過第二化學(xué)氣相沉積方法，使用第二硅源氣體和在成分中不包含氫的第二氮源氣體作為源材料，在所述第一硅氮化物膜之上形成第二硅氮化物膜；以及在所述第二硅氮化物膜之上形成導(dǎo)電膜。17.根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置的制造方法，其中在形成所述第一硅氮化物膜期間使用NH2H2N氣體。18.—種半導(dǎo)體裝置的制造方法，所述半導(dǎo)體裝置包括非易失性半導(dǎo)體存儲元件，所述方法包括以下步驟形成包括源區(qū)、漏區(qū)和溝道形成區(qū)的半導(dǎo)體區(qū)；在所述半導(dǎo)體區(qū)之上形成第一絕緣膜；通過第一化學(xué)氣相沉積方法，使用第一硅源氣體和NH3氣體作為源材料，在所述第一絕緣膜之上形成第一硅氮化物膜；通過第二化學(xué)氣相沉積方法，使用第二硅源氣體和N2氣體作為源材料，在所述第一硅氮化物膜之上形成第二硅氮化物膜；以及在所述第二硅氮化物膜之上形成導(dǎo)電膜。19.根據(jù)權(quán)利要求16或18所述的半導(dǎo)體裝置的制造方法，還包括在形成所述導(dǎo)電膜之前在所述第二硅氮化物膜之上形成第二絕緣膜的步驟。20.根據(jù)權(quán)利要求16或18所述的半導(dǎo)體裝置的制造方法，其中在相同的反應(yīng)室中連續(xù)地形成所述第一硅氮化物膜和所述第二硅氮化物膜。21.根據(jù)權(quán)利要求16或18所述的半導(dǎo)體裝置的制造方法，其中通過等離子體CVD方法形成所述第一硅氮化物膜。22.根據(jù)權(quán)利要求16或18所述的半導(dǎo)體裝置的制造方法，其中通過等離子體CVD方法形成所述第二硅氮化物膜。23.根據(jù)權(quán)利要求16或18所述的半導(dǎo)體裝置的制造方法，其中在通過等離子體CVD方法形成所述第一硅氮化物膜時，將所述第一硅氮化物膜形成于其上方的表面的溫度設(shè)置為小于或等于600'C。24.根據(jù)權(quán)利要求16或18所述的半導(dǎo)體裝置的制造方法，其中在通過等離子體CVD方法形成所述第二硅氮化物膜時，將所述第二硅氮化物膜形成于其上方的表面的溫度設(shè)置為小于或等于600°C。25.根據(jù)權(quán)利要求16或18所述的半導(dǎo)體裝置的制造方法，其中所述第一硅源氣體和所述第二硅源氣體中的每一個是選自SiBU、Si2H6、SiCl4、SiHCl3、SiH2Cl2、SiH3Cl3和SiF4的氣體。26.根據(jù)權(quán)利要求16或18所述的半導(dǎo)體裝置的制造方法，其中在玻璃襯底和石英襯底之一的上方形成所述半導(dǎo)體區(qū)。27.根據(jù)權(quán)利要求16或18所述的半導(dǎo)體裝置的制造方法，其中在半導(dǎo)體村底中形成所述半導(dǎo)體區(qū)。28.根據(jù)權(quán)利要求27所述的半導(dǎo)體裝置的制造方法，其中所述半導(dǎo)體襯底是單晶硅襯底、多晶硅襯底、單晶硅鍺襯底、多晶硅鍺襯底、單晶鍺襯底和多晶鍺襯底中的任一種。29.根據(jù)權(quán)利要求27所述的半導(dǎo)體裝置的制造方法，其中所述半導(dǎo)體襯底是SOI(絕緣體上硅)村底、SGOI(絕緣體上硅鍺)襯底和GOI(絕緣體上鍺)村底中的任一種。全文摘要本發(fā)明改進了非易失性存儲晶體管的電荷保持特性。用作隧穿絕緣膜的第一絕緣膜、電荷存儲層和第二絕緣膜夾在半導(dǎo)體襯底與導(dǎo)電膜之間。電荷存儲層由兩個硅氮化物膜構(gòu)成。作為下層的硅氮化物膜通過CVD方法使用NH₃作為氮源氣體來形成，并且所包含的N-H鍵的數(shù)目大于上層的N-H鍵的數(shù)目。作為上層的第二硅氮化物膜通過CVD方法使用N₂作為氮源氣體來形成，并且所包含的Si-H鍵的數(shù)目大于下層的Si-H鍵的數(shù)目。文檔編號H01L21/8247GK101647113SQ200880007858公開日2010年2月10日申請日期2008年3月18日優(yōu)先權(quán)日2007年3月23日發(fā)明者佐藤奈奈繪,野田耕生申請人:株式會社半導(dǎo)體能源研究所