專利名稱：一種半導體整流器件的制作方法
技術領域：
本實用新型涉及功率半導體MOS器件，特別涉及一種半導體整流器件。 這種MOS器件保留了肖特基勢壘整流二極管的優(yōu)點，同時具有正向快速導 通，反向漏電4氐，導通電壓Vf可由離子注入劑量調(diào)節(jié)等特點。另外，該器件 不需要勢壘貴金屬，可以采用標準CMOS硅工藝制作，因此器件的可靠性較 高而成本可以大大降低。
技術背景肖特基勢壘整流二極管是以貴金屬(如金、銀、鉑、鈦、鎳、鉬等)A為 正極，N型半導體B為負極，在二者接觸面上形成具有整流特性的異質(zhì)結(jié)勢 壘而制成的一種半導體器件。其工作原理是:N型半導體中存在著大量的電子， 貴金屬中僅有極少量的自由電子，所以電子^t從濃度高的B中向濃度低的A 中擴散。金屬A中沒有空穴，也就不存在空穴自A向B的擴散運動。隨著電 子不斷從B擴散到A， B表面上的電子沐JL^面逐漸降低，表面電中性被破 壞，于是就形成內(nèi)建電場，方向為B—A。在該電場作用之下，A中的電子也 會產(chǎn)生從A —B的漂移運動，從而削弱了由于擴散運動而形成的電場.當建立 起一定寬度的空間電荷區(qū)后，電場引起的電子漂移運動和濃度不同引起的電 子擴^t運動達到相對的平衡，便形成了肖特基勢壘。如圖1-6所示，典型的肖特基整流二統(tǒng)管是以N-/N+型半導體外a片為基礎，在其上表面淀積陽極(阻檔層)金屬，例如鉑金等，經(jīng)過密切接觸以后便形成肖特基勢壘；當肖特基整流4管兩端加上正偏壓時，金屬A和N型基片B分別接電源的正、負極，此時勢壘寬度W變窄；反之，加負偏壓時，勢壘寬度W則增加.由此可見，肖特基勢壘結(jié)構(gòu)具有類似于晶體^fel管的整流效應，所以又稱作肖特基勢壘整流二極管。近年來，隨著功率半導體設計和制造工藝技術的飛iiXIL人們設計和制 造了各種各樣的肖特基勢壘整流二極管.由于低功耗、超高速，它被廣泛應用于開關電源、變頻器、驅(qū)動器，探測，防護或微波通信等電路領域，作為 高頻、低壓、大電流的整流二極管、續(xù)流二極管、保護二極管、小信號檢波 二極管等。但是，有時因為需要較高的勢壘特性，必須使用特殊的勢壘金屬，如貴金 屬鉑等，因而導致其制造工藝存在以下不足之處1) 由于勢壘是由勢壘金屬與N型半導體的異質(zhì)結(jié)構(gòu)成，其相應的正向?qū)?通閾值電壓Vf主要由勢壘高度決定，而為滿足各種各樣的Vf需求在制造中 需要調(diào)節(jié)勢壘高度，勢必需要調(diào)節(jié)勢壘金屬組成及形成，從而導致工藝復雜 化而難以滿足多樣性需求；2) 肖特基勢壘整流二極管存在因漏電流較大而導it良向功耗較高，并且 此問題隨溫度升高而加劇，從而引發(fā)電源可靠性問題；3) 如果使用重金屬，由于沾污問題，其制作與普通CMOS工藝難兼容；4) 如果使用貴金屬材料，則制作成本高；為此，如何保留肖特基勢壘整流二敗管的優(yōu)點，克ISJi述不足是一些相關 實用新型著重研究的課題.目前中國專利CN1248298C公開了 一種《制造半導體整流器件的方法及所 得器件》，其發(fā)明的基本思想在于 一種垂直半導體整流器件，由一等效的PN 結(jié)和垂直MOS管并WBL成；在加正向電壓時，由于并聯(lián)的垂直MOS管柵漏 短接，使其溝道快速開啟，從而使整個器件能在較低電壓下導通，提高了開 關iiA,在加反向電壓時，MOS管柵源短接，MOS管截止，與MOS管并聯(lián) 的PN結(jié)負擔反向偏壓，反向漏電流由PN結(jié)決定。該器件具有較短的平緩的 溝道摻雜區(qū)，從而改善了上部源/漏N+區(qū)與溝道P-區(qū)形成的PN的特性，提 高了有效電流密度，降低了大電流工作狀態(tài)下的JFET效應.然而，如圖7所示，由于垂直MOS管的上部源/漏N+區(qū)24面積較大，而 且位于等效的PN結(jié)區(qū)66上方，因此存在以下問題一是對于等效的PN結(jié)區(qū)66，由于其上方有上部源/漏N+區(qū)24存在，M 往下看便形成了上電極32、上部源/漏N+區(qū)24、第二P-擴散區(qū)42、 N-外 延層22/N+襯底層20和下電極34串聯(lián)結(jié)構(gòu)，等效于一NPN三極管，而非單 純的PN結(jié)，導致固有的容抗和阻抗寄生效應較大；二是一對于垂直MOS管，由于上部源/漏N+區(qū)24位于等效的PN結(jié)區(qū)66 和溝道緩變PN結(jié)36上方，此垂直MOS管的源/漏N+區(qū)等效結(jié)面積相應較大， 因而結(jié)反向漏電流也較大，導致反向功耗依然較高。 發(fā)明內(nèi)容本實用新型揭:供一種半導體整流器件，其目的是為了解決垂直MOS管的 上部源/漏N+區(qū)面積較大以及分布不合理所帶來的問題。為達到上述目的，本實用新型采用的技術方案是 一種半導體整流器件， 在俯視平面上，該器件有源區(qū)包含排布的各個整流單元；各個整流單元通過上、下電極并聯(lián)成整體；其中，每個整流單元由PN結(jié)區(qū)與垂直半導體MOS 管區(qū)相鄰組合而成；其創(chuàng)新在于在截面上，所述PN結(jié)區(qū)自上而下由上電極、第二 P -擴散區(qū)、N —外延層、 N+襯底層和下電極構(gòu)成；其中，第二P-擴散區(qū)與N-外延層形成PN結(jié)^fel 管；在截面上，所述垂直半導體MOS管區(qū)自上而下由上電極、多晶珪層、柵 氧化層、上部源/漏區(qū)、溝道區(qū)、作為下部漏/源區(qū)的N-外l^/N+襯底層和 下電極構(gòu)成；其中，垂直半導體MOS管區(qū)的上電極與PN結(jié)區(qū)的上電;febl同 一制造層，相應的N-夕卜延層、N+襯底層和下電極亦分別屬于同一制造層； 經(jīng)過挖砝腐蝕后殘留的上部源/漏區(qū)位于柵電極的側(cè)面下方區(qū)域，上部源/漏區(qū) 的上方與柵氧化層接觸，靠PN結(jié)區(qū)一側(cè)的端面與上電極接觸，上部源/漏區(qū) 的另一側(cè)及下方與溝道區(qū)相連；溝道區(qū)的上方與柵氧化層接觸，另一側(cè)及下 方與N-外延區(qū)相連；所述垂直半導體MOS管區(qū)與PN結(jié)二改管區(qū)通過上、下電極并聯(lián)形成一 個復合結(jié)構(gòu)的整流單元。上述技術方案中的有關內(nèi)容解釋如下1. 上述方案中，所述"上部源/漏區(qū)"是指位于半導M片正面的N+區(qū)， 作為垂直MOS管的上部源或漏；所述"下部漏/源區(qū)"；1指位于半導M片 背面的N+區(qū)，作為垂直MOS管的下部漏或源。2. 上述方案中，垂直MOS管區(qū)在施加正向電壓時，上部源/漏區(qū)(N+區(qū)) 為漏極，下部漏/源區(qū)(N+襯底層)為源極，多晶珪層為柵極，第二P-擴散 區(qū)表面為溝道形成區(qū)；垂直MOS管區(qū)在施加反向電壓時，上部源/漏區(qū)(N+ 區(qū))為源極，下部漏/源區(qū)(N+襯底層)為漏極，多晶硅層為柵極，第二P-擴散區(qū)表面為溝道形成區(qū)，以此構(gòu)成垂直MOS管。3. 上述方案中，為了保護半導體器件，在俯視平面上，該器件有源區(qū)包 含排布的一個以上的保護4管；該保護二極管由P型雜質(zhì)注入推結(jié)后的第 一 P -擴散區(qū)與N —外延層形成的PN結(jié)構(gòu)成.4. 上述方案中，為了保護半導體器件，在俯視平面上，該器件有源區(qū)外 圍設有至少一個保護環(huán);該保護環(huán)由P型雜質(zhì)注入推結(jié)后的第一 P —擴散區(qū)與 N -外延層形成的PN結(jié)構(gòu)成。由于上述技術方案的運用，本實用新型與中國專利CN1248298C相比具有 下列優(yōu)點和效果1. 本實用新型采用了挖硅腐蝕工藝，去除了多晶硅光刻腐蝕之后暴露出來的N+注入?yún)^(qū)，對于等效PN結(jié)區(qū)來說，其結(jié)果是用單一的PN結(jié)替代了原 來的NPN管，所以本實用新型的整流器件具有更小的PN結(jié)寄生效應。同時， 由于降低了寄生效應，相應提高了單位截面積的結(jié)特性，為提高器件單元密 度辟出了空間.2. 本實用新型采用了挖硅腐蝕工藝，去除了多晶硅光刻腐蝕之后暴露出 來的N+注入?yún)^(qū)，對于等效的垂直MOS管區(qū)，其結(jié)果是用殘余的位于柵電極 的側(cè)面下方N型離子經(jīng)過快速熱退火形成上部源/漏區(qū)，從而大幅度的減少了 上部源/漏區(qū)的有效結(jié)面積，所以本實用新型整流器件具有更小的反向漏電流， 相應降低了整流器件的功耗。3. 本實用新型整流器件由于單元密度提高可以大幅度降低整流器件的制 造成本。
附圖1為現(xiàn)有典型的肖特基整流二極管結(jié)構(gòu)示意圖；附圖2為現(xiàn)有典型的肖特基整流二極管剖面示意圖；附圖3為現(xiàn)有典型的肖特基整流二極管實物示意圖；附圖4為現(xiàn)有肖特基整流二敗管兩端加正向偏壓時勢壘寬度狀態(tài)示意圖；附圖5為現(xiàn)有肖特基整流二敗管兩端加反向偏壓時勢壘寬度狀態(tài)示意圖；附圖6為現(xiàn)有普通肖特基整流二極管能帶示意圖；附圖7為本實用新型半導體整流器件等效能帶圖；附圖8為本實用新型半導體整流器件等效電路圖；附圖9為中國專利CN1248298C半導體整流器件主剖面示意圖；附圖io為本實用新型實施例半導體整流器件俯視平面示意圖； 附圖11為本實用新型實施例半導體整流器件主剖面示意圖；附圖12-16為本實用新型實施例整流器件工藝制作流程示意圖。以上附圖中1、保護4管；3、垂直半導體MOS管區(qū)；20、 N+襯底層；21、上部源/漏區(qū)；22、 N-外延層；23、第一 P-擴散區(qū)；24、上部源/漏N+區(qū)；25、第一氧化珪層；26、多晶珪柵電極；27、挖硅腐蝕處；28、保護環(huán)；30、保護二敗管；32、上電極；34、下電極；36、溝道PN結(jié)；38、溝道區(qū)；40、光刻膠；42、第二P-擴散區(qū)；50、場氧化層；56、柵氧化層；66、PN結(jié)區(qū)。
具體實施方式
以下結(jié)合附圖及實施例對本實用新型作進一步描述 實施例 一種半導體整流器件，如圖10所示，在俯視平面上，該半導體整流器件有源區(qū)由排布的各個整 流單元和排布的各個保護二極管1組成，各個整流單元通過上、下電極并聯(lián) 成整體，其中，每個整流單元由PN結(jié)區(qū)66與垂直半導體MOS管區(qū)3相鄰 組合而成。有源區(qū)的外圍設有保護環(huán)28,如圖11所示，在截面上，所述PN結(jié)區(qū)66自上而下由上電極32、第二P -擴散區(qū)42、 N-外延層22、 N+襯底層20和下電極34構(gòu)成，其中，第二P -擴散區(qū)42與N _外延層22形成所述PN結(jié)區(qū)。如圖ll所示，在截面上，所述垂直半導體MOS管區(qū)3自上而下由上電極 32、多晶>^:柵電極26、柵氧化層56、上部源/漏區(qū)21、溝道區(qū)38、作為下部 漏/源區(qū)的N 一外延層22/N+襯底層20和下電極34構(gòu)成。其中，垂直半導體 MOS管區(qū)3的上電極32與PN結(jié)區(qū)66的上電極32是同一制造層，相應的N -外^>^22、 N+襯底層20和下電極34亦分別屬于同一制it^.經(jīng)過挖硅腐 蝕后殘留的上部源/漏區(qū)21位于多晶硅柵電極26的側(cè)面下方區(qū)域，上部源/漏 區(qū)21的上方與柵氧化層56接觸，靠PN結(jié)區(qū)66 —側(cè)的端面與上電極32接觸， 上部源/漏區(qū)21的另一側(cè)及下方與溝道區(qū)38相連。溝道區(qū)38的上方與柵氧化 層56接觸，另一側(cè)及下方與N-外延層22區(qū)相連。所述上部源/漏區(qū)21是指 位于半導體硅片正面的N+區(qū)，作為垂直半導體MOS管的上部源或漏。所述 下部漏/源區(qū)是指位于半導^法片背面的N+區(qū)(N+襯底層20 )，作為垂直半導 體MOS管的下部漏或源.當垂直MOS管區(qū)3在施加正向電壓時，上部源/ 漏區(qū)21 (N+區(qū))為漏極，下部漏/源區(qū)(N+襯底層20)為源極，多晶珪層為 柵極，第二P-擴散區(qū)42表面為溝道形成區(qū)；當垂直MOS管區(qū)3在施加反 向電壓時，上部源/漏區(qū)21 (N+區(qū))為源極，下部漏/源區(qū)(N+襯底層20)為 漏極，多晶^為柵極，笫二P-擴散區(qū)42表面為溝道形成區(qū)，以此構(gòu)成垂 直半導體MOS管3。所述垂直半導體MOS管3與PN結(jié)區(qū)66形成的二極管通過上電極32、下 電極34并聯(lián)形成一個復合結(jié)構(gòu)的整流單元。為了保護半導體器件，在俯視平面上(見圖10)，有源區(qū)內(nèi)的保護4管 1由P型雜質(zhì)注入推結(jié)后的第一P-擴散區(qū)與N -外延層形成的PN結(jié)構(gòu)成(圖 11中未畫出)。為了保護半導體器件，見圖10所示，有源區(qū)外圍的保護環(huán)28由P型雜質(zhì)7注入推結(jié)后的第一 P —擴散區(qū)23與N -外延層22形成的PN結(jié)構(gòu)成。本實施例半導體整流器件的制造方法，包括下列工藝步驟 圖12為整流器件工藝制作流程示意圖表示生長第一氧化^/第一 P-擴 散區(qū)光刻腐蝕/B+注入。具體工藝步驟是a) 提供N型摻雜的具有兩個相對主表面的半導體硅片。其中，第一主表 面是指半導M片具有N-外U的正面，第二主表面是指半導體硅片具有 N+襯底層的背面。b) 于笫一主表面上生長第一氧化硅層25。c) 第一次光刻形成第一P-擴散區(qū)23腐蝕掩蔽圖形。d) 進行第一氧化硅層M腐蝕以打開第一P-擴散區(qū)"窗口。 ei) P型離子注入.圖13為整流器件工藝制作流程示意圖表示高溫推結(jié)沐源區(qū)光刻沐源區(qū)腐 蝕.具體工藝步驟是e2)在P型離子注入后，高溫推結(jié)形成第一P-擴散區(qū)23.第一P-擴散 區(qū)23與N -外延層22形成保護環(huán)28和保護二極管1 (保護二極管1圖中未 畫出)。f) 第二次光刻形成有源區(qū)腐蝕掩蔽圖形。g) 對有源區(qū)窗口區(qū)域進行氧化硅濕法腐蝕。圖14為整流器件工藝制作流程示意圖表示第二氧化硅層生h多晶硅生長/ 多晶珪柵電極光刻&腐蝕/As注入。具體工藝步驟是h) 第二氧化珪層生長.i) 于此第二氧化硅層上生長多晶硅層。j)第三次光刻形成多晶珪柵腐蝕掩蔽圖形。 k)進行多晶珪柵腐蝕以形成柵電極26。1)在柵電極多晶>^1擇性腐蝕之后，對半導M片第一主表面暴露出來的 區(qū)域進行N型離子注入。其中，第一主表面暴露出來的區(qū)^A指除去多晶硅 柵電極26區(qū)域以外的有源區(qū)。圖15為整流器件工藝制作流程示意圖表示挖硅腐蝕/B注入/RTA退火(快 速熱退火)。具體工藝步驟是m)在N型離子注入W,對所述半導M片第一主表面暴露出來的區(qū)域 進行挖硅腐蝕(見挖硅腐蝕處27)，在柵電極26的側(cè)面下方區(qū)域殘留的N型離子經(jīng)過快速熱退火形成上部源/漏區(qū)21。所述挖硅腐蝕是采用等離子刻蝕的 方式選擇性地腐蝕硅，這個硅是指半導M片第一主表面暴露出來的區(qū)域(見 挖硅腐蝕處27 ).n)進行至少一次P型離子注入形成第二P-擴散區(qū)42,以作為溝道區(qū)。 這樣垂直半導體MOS管在施加正向電壓時，上部源/漏區(qū)21 (N+區(qū))為漏極， 下部漏/源區(qū)(N+襯底層20)為源極，多晶硅層26為柵極，第二P-擴散區(qū) 42表面為溝道形成區(qū)。在施加反向電壓時，上部源/漏區(qū)21 (N+區(qū))為源極， 下部漏/源區(qū)(N+襯底層20)為漏極，多晶珪層26為柵極，第二P-擴散區(qū) 42表面為溝道形成區(qū)，以此構(gòu)成垂直MOS管。圖16為整流器件工藝制作流程示意圖表示金屬化/背面金屬。具體工藝步 驟是o)正面金屬化形成上電極32，背面金屬形成下電極34。 上述實施例只為說明本實用新型的技術構(gòu)思及特點，其目的在于讓熟悉此 項技術的人士能夠了解本實用新型的內(nèi)容并據(jù)以實施，并不能以此限制本實 用新型的保護范圍。凡根據(jù)本實用新型精神實質(zhì)所作的等效變化或修飾，都 應涵蓋在本實用新型的保護范圍之內(nèi)。
權(quán)利要求1.一種半導體整流器件，在俯視平面上，該器件有源區(qū)包含排布的各個整流單元；各個整流單元通過上、下電極并聯(lián)成整體；其中，每個整流單元由PN結(jié)區(qū)與垂直半導體MOS管區(qū)相鄰組合而成；其特征在于在截面上，所述PN結(jié)區(qū)自上而下由上電極、第二P-擴散區(qū)、N-外延層、N+襯底層和下電極構(gòu)成；其中，第二P-擴散區(qū)與N-外延層形成PN結(jié)二極管；在截面上，所述垂直半導體MOS管區(qū)自上而下由上電極、多晶硅層、柵氧化層、上部源/漏區(qū)、溝道區(qū)、作為下部漏/源區(qū)的N-外延層/N+襯底層和下電極構(gòu)成；其中，垂直半導體MOS管區(qū)的上電極與PN結(jié)區(qū)的上電極是同一制造層，相應的N-外延層、N+襯底層和下電極亦分別屬于同一制造層；經(jīng)過挖硅腐蝕后殘留的上部源/漏區(qū)位于柵電極的側(cè)面下方區(qū)域，上部源/漏區(qū)的上方與柵氧化層接觸，靠PN結(jié)區(qū)一側(cè)的端面與上電極接觸，上部源/漏區(qū)的另一側(cè)及下方與溝道區(qū)相連；溝道區(qū)的上方與柵氧化層接觸，另一側(cè)及下方與N-外延區(qū)相連；所述垂直半導體MOS管區(qū)與PN結(jié)二極管區(qū)通過上、下電極并聯(lián)形成一個復合結(jié)構(gòu)的整流單元。
2. 根據(jù)權(quán)利要求1所述的半導體整流器件，其特征在于在俯視平面上， 該器件有源區(qū)包含排布的一個以上的保護二極管；該保護二敗管由P型雜質(zhì) 注入推結(jié)后的笫一 P —擴散區(qū)與N —外延層形成的PN結(jié)構(gòu)成。
3. 根據(jù)權(quán)利要求1所述的半導體整流器件，其特征在于在俯視平面上， 該器件有源區(qū)外圍設有至少一個床護環(huán)；該保護環(huán)由P型雜質(zhì)注入推結(jié)后的 第一 P -擴散區(qū)與N —外延層形成的PN結(jié)構(gòu)成。
專利摘要一種半導體整流器件由一等效的PN結(jié)和垂直MOS管并聯(lián)組成，而垂直MOS管中的上部源/漏區(qū)通過以下工序形成a.在柵電極光刻和腐蝕工序之后，對硅片第一主表面暴露出來的區(qū)域進行N型離子注入；b.在N型離子注入之后，對硅片第一主表面暴露出來的區(qū)域進行挖硅腐蝕，在柵電極的側(cè)面下方區(qū)域殘留的N型離子經(jīng)過快速熱退火形成上部源/漏區(qū)。本實用新型通過挖硅腐蝕工藝，解決了現(xiàn)有垂直MOS管的上部源/漏N+區(qū)面積較大以及分布不合理所帶來的問題。對于等效PN結(jié)區(qū)來說，其用單一的PN結(jié)替代了原來的NPN管，具有更小的PN結(jié)寄生效應。對于等效的垂直MOS管區(qū)，其用殘余的N型離子經(jīng)過快速熱退火形成上部源/漏區(qū)，從而大幅度的減少了上部源/漏區(qū)的有效結(jié)面積，具有更小的反向漏電流。
文檔編號H01L29/02GK201153122SQ20082003149
公開日2008年11月19日 申請日期2008年2月3日 優(yōu)先權(quán)日2008年2月3日
發(fā)明者周名輝, 朱袁正, 錢葉華 申請人:蘇州硅能半導體科技股份有限公司