專利名稱：制造mos晶體管的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體器件，并且更具體地，涉及一種制造 MOS晶體管的方法。
背景技術(shù)：
與3又4及晶體管相比，大功率MOS場(chǎng)歲文應(yīng)晶體管(MOSFET) (其為單才及器件)可以具有相對(duì)高的輸入阻抗， -使得其可以具有大 的功率增益和簡(jiǎn)單的柵極驅(qū)動(dòng)器IC。當(dāng)器件截止時(shí)，由于少量載流 子積累和/或復(fù)合(再結(jié)合，recombination),大功率MOSFET也具 有沒(méi)有大的時(shí)間延遲的優(yōu)勢(shì)。因此，近來(lái)這樣的MOSFET的使用 在包4舌伊J長(zhǎng)口開(kāi)關(guān)才莫式電源(switching mode power supply )的生產(chǎn)、 (開(kāi))燈調(diào)節(jié)、電動(dòng)驅(qū)動(dòng)器IC的生產(chǎn)等的各種應(yīng)用中得到增加。 這才羊的功率MOSFET可以包4舌例如^f吏用平面擴(kuò)散沖支術(shù)的雙擴(kuò)散 MOSFET (DMOSFET)結(jié)構(gòu)。在高壓半導(dǎo)體器件中，具有適合于 高壓應(yīng)用的特定結(jié)構(gòu)的橫向擴(kuò)散MOS ( LDMOS )是DMOSFET的 一個(gè)實(shí)例，其中，通過(guò)在溝道區(qū)和漏電才及之間4翁入漂移區(qū)而4吏該溝 道區(qū)和漏電扭J皮此隔離并由4冊(cè)電才及控制。圖1是示出了低壓(LV ) MOS柵極驅(qū)動(dòng)器和高壓(HV ) MOS 柵極驅(qū)動(dòng)器的各個(gè)晶體管的橫截面圖。參照?qǐng)D1，柵極驅(qū)動(dòng)器可以 包括LV PMOS、 LV NMOS、 HV NMOS和/或HV PMOS。在制造 這樣的柵極驅(qū)動(dòng)器的過(guò)程中，用于靶向(targeting ) HVNMOS晶體 管和HV PMOS晶體管的閾值電壓的溝道離子注入需要離子注入掩 才莫，以便分別控制上述HV NMOS晶體管和HV PMOS晶體管，從 而導(dǎo)致4冊(cè)才及驅(qū)動(dòng)器的生產(chǎn)成本增加。

發(fā)明內(nèi)容
實(shí)施例涉及一種以簡(jiǎn)化的工藝來(lái)制造晶體管的方法，其中，簡(jiǎn) 化的工藝是通過(guò)省去形成用來(lái)控制作為HV晶體管的LDMOS晶體 管的閾值電壓的摻雜掩模的步驟來(lái)實(shí)現(xiàn)的，因此降低了其生產(chǎn)成本。
根據(jù)實(shí)施例，制造晶體管的方法可以包括下述中的至少 一 個(gè) 在石圭襯底上和/或上方形成第一阱(well,勢(shì)阱)；在石圭襯底上和/或 上方形成第一掩模圖案，然后使用形成的第一掩模圖案來(lái)形成第二 阱；去除第一掩模圖案；在硅襯底上和/或上方形成第二掩模圖案， 然后使用形成的第二掩模圖案來(lái)產(chǎn)生第 一漂移區(qū)；去除第二掩模圖 案；形成第三掩模圖案，然后使用形成的第三掩模圖案來(lái)產(chǎn)生第二 漂移區(qū)；去除第三掩模圖案；在硅襯底上和/或上方形成場(chǎng)氧化膜； 以及通過(guò)溝道離子注入將第一導(dǎo)電雜質(zhì)離子注入到石圭襯底的上表 面中。
才艮據(jù)實(shí)施例， 一種方法可以包括下述中的至少一個(gè)在硅襯底 中形成第一阱；在硅襯底上方形成第一掩模圖案；使用第一掩模圖 案作為掩模在硅襯底中形成第二阱；去除第一掩模圖案；在硅襯底 上方形成第二掩模圖案；使用第二掩模圖案作為掩模在硅襯底中形 成第一漂移區(qū)；去除第二掩模圖案；在硅村底上方形成第三掩模圖案；然后使用第三掩模圖案作為掩模在硅襯底中形成第二漂移區(qū)； 去除第三掩才莫圖案；在硅襯底上方形成場(chǎng)氧化膜；以及然后通過(guò)實(shí) 施溝道離子注入工藝將第一導(dǎo)電雜質(zhì)離子注入到珪襯底的上表面 中。
才艮據(jù)實(shí)施例， 一種方法可以包括下述中的至少一個(gè)在硅襯底 上方形成第一絕緣層；通過(guò)實(shí)施第一離子注入工藝在硅襯底中形成 第一阱；在第一絕緣層上方形成第二絕緣層；在第二絕緣層上方形 成第一掩模圖案；使用第一掩模圖案作為掩模，通過(guò)實(shí)施第二離子 注入工藝在硅襯底中形成第二阱；去除第一掩模圖案；去除第一絕 緣層和第二絕緣層；然后在硅襯底上方形成第三絕緣層；在第三絕 緣層上方形成第二掩模圖案；使用第二掩模圖案作為掩模，通過(guò)實(shí) 施第三離子注入工藝在第二阱中形成第一漂移區(qū)；去除第二掩模圖 案；然后在硅襯底上方形成第三掩模圖案；然后使用第三掩模圖案 作為掩模，通過(guò)實(shí)施第四離子注入工藝在第一阱中形成第二漂移 區(qū)；去除第三掩模圖案；通過(guò)實(shí)施退火工藝，激活第一漂移區(qū)和第 二漂移區(qū)；在石圭襯底上方順序地形成第四絕纟彖層和第五絕纟彖層；以 及然后通過(guò)實(shí)施溝道離子注入工藝，將第一導(dǎo)電雜質(zhì)離子注入到硅 斥于底的上表面中。
根據(jù)實(shí)施例，制造諸如LDMOS晶體管的高壓晶體管的方法可 以省去形成溝道離子注入掩模的步驟，其中溝道離子注入掩模用于 通過(guò)反向纟參雜來(lái)控制LDMOS晶體管的閾值電壓，從而簡(jiǎn)化生產(chǎn)工 藝并降低其生產(chǎn)成本。


圖1是示出了傳統(tǒng)LDMOS晶體管的橫截面圖；以及
實(shí)例圖2A至2H示出了根據(jù)實(shí)施例的制造LDMOS晶體管的 方法。
具體實(shí)施例方式
如實(shí)例圖2A所示，在石圭外十底210上和/或上方沉積第一氧^f匕層 (氧化物層)220之后，將諸如磷離子的N型雜質(zhì)離子注入到硅襯 底210的上表面中。然后在第一氧〗匕層220上和/或上方沉積氮〗匕層 (氮化物層)230。
如實(shí)例圖2B所示，然后在包括氮化層230的珪襯底210上和/ 或上方形成第一掩模圖案。使用該第一掩模圖案，選擇性地蝕刻氮 化層230以形成氮化層圖案235。可以形成第一掩模圖案，以便在 硅襯底210中選擇性地形成P型阱，并在形成氮化層圖案235之后 可以被去除。使用氮化層圖案235作為離子注入掩模，然后可以將 諸如硼離子的P型雜質(zhì)離子選"^性地注入到硅襯底210中?？梢栽?第一氧化層220上和/或上方直接形成第一掩才莫圖案，而無(wú)需在其上 沉積氮化層230，接著使用形成的第一掩模圖案作為離子注入掩模， 以選"t奪性地將P型雜質(zhì)離子注入到硅襯底210中。在離子注入后， 去除第一掩模圖案。
^口實(shí)例圖2C戶斤示，通過(guò)4,阱工藝(馬區(qū)入工藝，drive-in process )， 可以在^圭^H"底210中形成N型阱240和P型阱245。 N型阱240是 一個(gè)這樣的區(qū)域，在該區(qū)域上和/或上方形成HV PMOS。同樣，P 型阱245是另一個(gè)區(qū)域，在該區(qū)域上和/或上方形成HVNMOS。在 這之后，實(shí)施濕法蝕刻以去除氮化層圖案235。
如實(shí)例圖2D所示，在去除第一氧化層220之后，在硅襯底210 上和/或上方沉積第二氧4匕層250。然后在第二氧〗匕層250上和/或上 方形成第二掩模圖案252。然后將第二掩模圖案252用作離子注入 掩膜，以選擇性地將諸如磷離子的第 一導(dǎo)電雜質(zhì)離子注入到硅襯底 210中，乂人而形成第一漂移區(qū)260。在離子注入之后，去除第二掩模圖案252。換句話說(shuō)，可以形成第二掩模圖案252，使得在P型 阱245中產(chǎn)生第一漂移區(qū)，即N漂移區(qū)260。
如實(shí)例圖2E所示，在硅襯底210上和/或上方形成第三掩模圖 案254。然后將第三掩模圖案254用作離子注入掩膜，以選擇性地 將諸如硼離子的第二導(dǎo)電雜質(zhì)離子注入到硅襯底210中，從而形成 第二漂移區(qū)270。在離子注入之后，去除第三掩才莫圖案254?？梢?形成第三掩模圖案254,以便在N型阱240中產(chǎn)生第二漂移區(qū)，即 P漂移區(qū)270。然后，4吏N漂移區(qū)260和P漂移區(qū)270經(jīng)受退火工 藝，以1更激活這兩個(gè)區(qū)域。
如實(shí)例圖2F所示，然后在娃襯底210上和/或上方選沖奪性地形 成場(chǎng)氧化膜275。考慮到用于給予石圭襯底210的HV PMOS和HV NMOS晶體管的柵4及，可以形成場(chǎng)氧化膜275。場(chǎng)氧化膜275可以 具有在大約5500埃至6500埃之間范圍內(nèi)的沉積厚度。如實(shí)例圖2G 所示，然后在包4舌場(chǎng)氧化膜275的石圭襯底210上和/或上方形成第三 氧化層250，。
如實(shí)例圖2H所示，然后將溝道離子注入到硅襯底210的上表 面中，第三氧化層250'沉積在該石圭襯底210上和/或上方。可以將這 樣的溝道離子注入到硅襯底210的上表面中，以便可以控制HV PMOS晶體管和HVNMOS晶體管的閾值電壓。當(dāng)在HV P溝道中 形成4奄埋溝道時(shí)，溝道離子注入可以允i午反向4參雜(counter doped ) HVN溝道。由于HVPMOS晶體管的N型阱^皮反向摻雜，所以可 以控制同一晶體管的閾值電壓。另一方面，由于P型阱具有形成在 其中的掩埋溝道，所以可以控制HVNMOS晶體管的閾值電壓。因 此，甚至無(wú)需使用任何溝道離子注入摘"溪，就可以優(yōu)選通過(guò)硅襯底 上表面中的溝道離子注入來(lái)同時(shí)控制HVPMOS和HVNMOS晶體 管的各個(gè)閾值電壓。
10可以基于用于N型阱240和/或P型阱245的離子注入劑量、 推阱溫度(馬區(qū)入溫度，drive-in temperature )、用于形成場(chǎng)氧化膜275 的溫度等，通過(guò)由硅襯底210的上表面中的溝道離子注入和/或掩埋 溝道效應(yīng)產(chǎn)生的反向摻雜來(lái)控制閾值電壓。因此，盡管用來(lái)控制 HVNMOS (HVN)禾口HVPMOS ( HVP )兩者的閾l直電壓的溝道離 子注入通常需要離子注入掩模，但如實(shí)例圖2H所示，根據(jù)實(shí)施例 的制造LDMOS晶體管的方法可以將溝道離子注入到硅襯底的上表 面中，而無(wú)需使用任何離子注入掩膜，因此簡(jiǎn)化了溝道離子注入工 藝。結(jié)果，本發(fā)明的方法可以減少用于制造LDMOS晶體管的時(shí)間， 從而最大化其生產(chǎn)能力。
盡管本文中已經(jīng)描述了多個(gè)實(shí)施例，^f旦是應(yīng)該理解，本領(lǐng)域才支 術(shù)人員可以想到多種其他更改和實(shí)施例，它們都將落入本公開(kāi)內(nèi)容 的原則的精神和范圍內(nèi)。更特別地，在本7>開(kāi)內(nèi)容、附圖以及所附 權(quán)利要求的范圍內(nèi)，可以在主題結(jié)合排列的組成部分和/或排列方面 進(jìn)行各種變化和更改。除了組成部分和/或排列方面的變化和更改以
權(quán)利要求
1. 一種方法，包括在硅襯底中形成第一阱；在所述硅襯底上方形成第一掩模圖案；使用所述第一掩模圖案作為掩模在所述硅襯底中形成第二阱；去除所述第一掩模圖案；在所述硅襯底上方形成第二掩模圖案；使用所述第二掩模圖案作為掩模，在所述硅襯底中形成第一漂移區(qū)；去除所述第二掩模圖案；在所述硅襯底上方形成第三掩模圖案；使用所述第三掩模圖案作為掩模，在所述硅襯底中形成第二漂移區(qū)；去除所述第三掩模圖案；在所述硅襯底上方形成場(chǎng)氧化膜；以及通過(guò)實(shí)施溝道離子注入工藝，將第一導(dǎo)電雜質(zhì)離子注入到所述硅襯底的上表面中。
2. 根據(jù)權(quán)利要求1所述的方法，其中，所述第一阱包括N型阱。
3. 根據(jù)權(quán)利要求2所述的方法，其中，所述第二阱包括P型阱。
4. 才艮據(jù)權(quán)利要求3所述的方法，其中，所述第一漂移區(qū)包括N漂移區(qū)。
5. 根據(jù)權(quán)利要求4所述的方法，其中，所述第二漂移區(qū)包括P漂移區(qū)。
6. 根據(jù)權(quán)利要求1所述的方法，其中，形成所述第一阱包括將N型雜質(zhì)離子注入到所述石圭#于底中。
7. 根據(jù)權(quán)利要求6所述的方法，其中，形成所述第二阱包括將P型雜質(zhì)離子注入到所述硅襯底中。
8. 根據(jù)權(quán)利要求7所述的方法，其中，形成所述第一漂移區(qū)包括將N型雜質(zhì)離子注入到所述第二阱中。
9. 根據(jù)權(quán)利要求8所述的方法，其中，形成所述第二漂移區(qū)包括將P型雜質(zhì)離子注入到所述第 一阱中。
10. 根據(jù)權(quán)利要求1所述的方法，其中，實(shí)施所述溝道離子注入工藝包括將P型雜質(zhì)離子注入到所述石圭坤十底的上表面中。
11. 根據(jù)權(quán)利要求IO所述的方法，其中，同時(shí)使所述P型雜質(zhì)離子在所述第一阱中反向摻雜。
12. 4艮據(jù);f又利要求IO所述的方法，其中，將P型雜質(zhì)離子注入到所述石圭襯底的上表面中包括在所述第二阱中形成掩埋溝道。
13. 根據(jù)權(quán)利要求1所述的方法，進(jìn)一步包括，在形成所述第一阱之前，在所述力圭襯底上方形成氧化層。
14. 4艮據(jù)一又利要求1所述的方法，進(jìn)一步包括，在形成所述場(chǎng)氧化膜之后，在包括所述場(chǎng)氧化膜的所述石圭襯底上方形成氧化層。
15. 根據(jù)權(quán)利要求1所述的方法，其中，所述場(chǎng)氧化膜具有在大約5500埃至6500埃之間的范圍內(nèi)的沉積厚度。
16. —種方法，包4舌在硅襯底上方形成第一絕緣層；通過(guò)實(shí)施第一離子注入工藝，在所述石圭襯底中形成第一阱；在所述第一絕緣層上方形成第二絕緣層；在所述第二絕緣層上方形成第一掩模圖案；使用所述第一掩模圖案作為掩模，通過(guò)實(shí)施第二離子注入工藝在所述硅襯底中形成第二阱；去除所述第一掩模圖案；去除所述第一絕緣層和所述第二絕緣層；在所述石圭襯底上方形成第三絕緣層；在所述第三絕緣層上方形成第二掩模圖案；使用所述第二掩模圖案作為掩模，通過(guò)實(shí)施第三離子注入工藝，在所述第二阱中形成第一漂移區(qū)；去除所述第二掩模圖案；在所述硅襯底上方形成第三掩模圖案；使用所述第三掩模圖案作為掩模，通過(guò)實(shí)施第四離子注入工藝在所述第一阱中形成第二漂移區(qū)；去除所述第三掩模圖案；通過(guò)實(shí)施退火工藝激活所述第一和第二漂移區(qū)；在所述珪襯底上方順序地形成第四和第五絕緣層；以及通過(guò)實(shí)施溝道離子注入工藝，將第一導(dǎo)電雜質(zhì)離子注入到所述石圭邱于底的上表面中。
17. 根據(jù)權(quán)利要求16所述的方法，其中，所述第一絕緣層、所述第三絕緣層、所述第四絕緣層和所述第五絕緣層包括氧化層，而所述第二絕緣層包括氮化層。
18. 4艮據(jù)權(quán)利要求16所述的方法，其中，所述第四絕緣層包括場(chǎng)氧化層。
19. 沖艮據(jù)—又利要求16所述的方法，其中，所述第一阱包括N型阱，所述第二阱包括P型阱，所述第一漂移區(qū)包括N漂移區(qū)，而所述第二漂移區(qū)包括P漂移區(qū)。
20. 根據(jù)權(quán)利要求16所述的方法，其中，實(shí)施所述溝道離子注入工藝包括將P型雜質(zhì)離子注入到所述石圭襯底的上表面中，其中將所述P型雜質(zhì)離子同時(shí)反向摻雜到所述第 一 阱中。
全文摘要
一種制造晶體管的方法，可以包括在硅襯底上方形成第一阱；在硅襯底上方形成第一掩模圖案，并使用形成的第一掩模圖案來(lái)形成第二阱；去除第一掩模圖案；在硅襯底上方形成第二掩模圖案，并使用形成的第二掩模圖案來(lái)形成第一漂移區(qū)；去除第二掩模圖案；形成第三掩模圖案，并使用形成的第三掩模圖案來(lái)形成第二漂移區(qū)；去除第三掩模圖案；在硅襯底上方形成場(chǎng)氧化膜；以及通過(guò)溝道離子注入，將第一導(dǎo)電雜質(zhì)離子注入到硅襯底的上表面中。
文檔編號(hào)H01L21/70GK101477968SQ200810190860
公開(kāi)日2009年7月8日 申請(qǐng)日期2008年12月31日 優(yōu)先權(quán)日2007年12月31日
發(fā)明者金鳳吉 申請(qǐng)人:東部高科股份有限公司