專利名稱：半導體裝置的制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導體裝置的制造方法，尤其涉及在半導體基板上部分形
成所謂SOI (Silicon On Insulator)結(jié)構(gòu)的技術(shù)。
背景技術(shù)：
關(guān)于在SOI基板上形成的場效應型晶體管，從元件分離的容易性、無 鎖定、源/漏結(jié)式電容小等方面出發(fā)，其有用性備受注意。特別是完全耗 盡型SOI晶體管，低電耗且能高速動作，低電壓驅(qū)動也是容易的，所以用 于使SOI晶體管以完全耗盡模式動作的研究正在盛行。作為SOI基板， 例如可以使用SIMOX (Separation by Implanted Oxygen)基板或貼合基板 等，它們的制造方法均比較特殊，無法用通常的CMOS工藝來制作。
為此，已知有從普通的體硅晶片以通常的CMOS工藝制作SOI結(jié)構(gòu) 的方法即SBSI (Separation by Bonding Silicon Island)法(例如參照非專 利文獻l)。以下，關(guān)于SBSI法，邊參考附圖邊進行說明。
圖11 圖13是表示現(xiàn)有例的半導體裝置的制造方法的圖。在圖11 圖13中，(a)是俯視圖，(b)是用X11—X，11 X13—X，13線將(a) 分別切斷時的剖視圖。
如圖11 (a)以及(b)所示，首先，在硅(Si)基板101上使硅化鍺 (SiGe)層lll和Si層113順次成膜，在其上形成支承體用的溝槽h，l。 Si層113和SiGe層111是以外延生長法形成的，支承體用的溝槽h'l是 以干式蝕刻法形成的。接著，在Si基板101的整個面上使支承體膜成膜， 然后對支承體進行干式蝕刻，形成如圖12 (a)以及(b)所示的支承體 122，進而從支承體122下露出的Si層113/SiGe層111也被實施干式蝕刻。 在該狀態(tài)下，從圖12 (a)的箭頭方向用氟代硝酸溶液對SiGe層111進 行蝕刻，此時，以Si層U3在支承體122中懸著的形式，在Si層113下 面形成空洞部125。接著，如圖13 (a)以及(b)所示，對Si基板101進行熱氧化而在 空洞部125內(nèi)形成硅氧化物(Si02)膜131 (BOX氧化工序)。如此，在 塊狀的Si基板(即體硅晶片)101上形成由Si02膜131和Si層113構(gòu)成 的SOI結(jié)構(gòu)。Si02膜131也稱為BOX層，Si層113也稱為SOI層。在形 成了 SOI結(jié)構(gòu)之后，通過CVD (Chemical Vapor Deposition)在Si基板 101的整個面上進行Si02膜(未圖示)的成膜。此外，用CMP將Si02 膜和支承體122平坦化，進而用HF系溶液進行濕式蝕刻(即HF蝕刻)， 由此使Si層113的表面露出。
非專利文獻1: T. Sakai et al. "Separation by BondingSi Islands(SBSI) for LSI Application", Second International SiGe Technology and Device Meeting, Meeting Abstract, pp. 230-231 ， May (2004)
非專利文獻2:手塚勉等7名，"具有高遷移率溝道的應變絕緣體上 硅(Si-on-insulator) /應變絕緣體上SiGe (SiGe-on insulator)雙溝道CMOS 的生成和電特性"、IEEJ Trans. EIS， VOl. 126， Nov, 2006 p.1332-1339
非專禾'J文獻3 : A.V — Y. Thean et al, "Uniaxial-Biaxial Stress Hybridization For Super-Critical Strained-Si Directly On Insulator (SC — SSOI) PMOS With Different Channel Orientation" ， IEDM05 — 515
如上所述，就SBSI法而言，從能以低成本提供在SOI層上形成的器 件(以下稱為SOI器件)的方面、以及能夠容易地將直接形成在塊狀Si 基板上的器件(以下稱為塊硅器件)和SOI器件混載于同一基板上的方面 來看，是非常有效的技術(shù)。不過，在對用SBSI法形成的SOI器件和從SOI 晶片形成的一般SOI器件進行比較的情況下，在性能方面沒有差別。為此， 利用SBSI工藝獨特的結(jié)構(gòu)提高用SBSI形成的SOI器件的性能，這從進 一步提高SBSI法的優(yōu)點觀點來看是人們期待的。
另一方面，在當前一般的半導體器件中，通過提高微細化，實現(xiàn)高速 化或小型化等性能的提高。但是，如此的基于微細化的性能提高也開始看 到界限，所以各種企業(yè)或研究機構(gòu)試圖通過微細化以外的方式提高器件性 能。關(guān)于其高性能化手段之一，有向成為溝道的區(qū)域(以下稱為溝道區(qū)域) 施加應力而使載流子的遷移率提高的技術(shù)，即所謂的應變Si溝道技術(shù)(例 如，參照非專利文獻2)。應變Si溝道技術(shù)大致被分成以SGOI (SiGe oninsulator)或SSOI (Strained Silicon On Insulator)等為代表的整體應變技 術(shù)、和使用了氮化物膜等的局部應變技術(shù)，但作為眾所周知的事實，如圖 14所示，如果向俯視下與溝道大致平行的方向(以下稱為溝道平行方向) 施加拉伸應力，向俯視下與溝道大致垂直的方向(以下稱為溝道垂直方向) 施加拉伸應力，則電子的遷移率提高(例如參照非專利文獻3)。
在這里，如圖11 圖13所示，SBSI法具有支承體的形成工序、空洞 部的形成工序、空洞部的掩埋工序等獨特的工藝。另外，在通過這樣的工 藝形成的SOI器件(以下稱為SBSI器件)中，SOI層在俯視下局部(即 為島狀)形成。為此，關(guān)于SBSI法，無法應用SGOI或SSOI等以往的應 變技術(shù)，無法實現(xiàn)使溝道區(qū)域具有應變而使電子的遷移率提高的SBSI器 件(即通過SBSI法形成的SOI器件)。

發(fā)明內(nèi)容
因此，本發(fā)明正是鑒于這樣的情況而完成的發(fā)明，其目的在于，提供 可以實現(xiàn)使電子的遷移率提高的SBSI器件的半導體裝置的制造方法。
圖9是本發(fā)明人進行的實驗結(jié)果，是表示晶片的翹曲和遷移率的關(guān)系 的圖。圖9的橫軸是柵電壓Vg，縱軸是遷移率(mobility)。在這里，如 圖10所示，將搭載有利用普通工藝制作的晶體管的晶片載置于板上，使 該板翹曲成凸狀，測定晶體管的電特性。板是由常溫下可以變形的材質(zhì)形 成，將板載置于圓筒狀的金屬板上，使用夾具向其兩側(cè)施加機械力，由此 可以使板翹曲成凸狀。如圖9所示，如果對未翹曲的板(即未翹曲)和已 翹曲的板(即凸狀的翹曲)進行比較，可以確認具有凸狀的翹曲的板的遷 移率升高。這是因為，通過凸狀的翹曲向溝道區(qū)域施加拉伸應力。本發(fā)明 正是基于這樣的觀點(如果以任意力使晶片在剖視下翹曲成凸狀并向溝道 區(qū)域施加拉伸應力，遷移率提高的觀點)完成的發(fā)明。發(fā)明1的半導體裝置的制造方法，其特征在于，包括在半 導體基板上形成第一半導體層的工序、在所述第一半導體層上形成第二半 導體層的工序、對所述第二半導體層以及所述第一半導體層進行蝕刻而形 成貫通所述第二半導體層以及所述第一半導體層的第一溝槽的工序、在所 述第一溝槽內(nèi)形成支承體的工序、對所述第二半導體層進行蝕刻而形成使所述第一半導體層露出的第二溝槽的工序、通過借助所述第二溝槽對所述 第一半導體層進行蝕刻而在所述第二半導體層和所述半導體基板之間形 成空洞部的工序、在所述空洞部形成半導體膜的工序、和對所述半導體膜 進行熱氧化的工序。
在這里，本發(fā)明的"半導體基板"例如是塊狀的硅(Si)基板，"第
一半導體層"例如是單晶的硅化鍺(SiGe)層，"第二半導體層"例如是 單晶的Si層。SiGe層以及Si層例如可以通過外延生長法形成。另外，本 發(fā)明的"支承體"例如是由硅氧化物(Si02)膜或硅氮化物(Si4N4)膜等 絕緣膜形成的。進而，本發(fā)明的"半導體膜"例如是非晶態(tài)硅(a—Si) 或多晶硅(Poly—Si)膜。
根據(jù)發(fā)明1的半導體裝置的制造方法，在對半導體膜進行熱氧化形成 氧化膜時，能夠通過與自半導體膜向氧化膜的組成變化相伴隨的體積膨 脹，使第二半導體層翹曲成剖視下為凸狀。因此，可以向第二半導體層施 加向外側(cè)拉伸的力(即拉伸應力)。另外，通過施加這樣的拉伸應力，可 以使第二半導體層具有應變，而提高電子的遷移率。發(fā)明2的半導體裝置的制造方法，其特征在于，在發(fā)明1的 半導體裝置的制造方法中，所述形成半導體膜的工序是按照掩埋所述空洞 部的所述第一溝槽側(cè)的端部且在所述空洞部的中心部殘留間隙的方式在 所述空洞部形成所述半導體膜的工序。根據(jù)這樣的方法，在空洞部的第一 溝槽側(cè)的端部，不進行半導體膜的氧化，另一方面，在空洞部的中心部， 進行半導體膜的氧化。其結(jié)果，與空洞部的第一溝槽側(cè)的端部相比，體積 膨脹在中心部更加顯著，所以容易使第二半導體層翹曲成在剖視下為凸 狀。發(fā)明3的半導體裝置的制造方法，其特征在于，在發(fā)明1或 者發(fā)明2的半導體裝置的制造方法中，在所述形成空洞部的工序和所述形 成半導體膜的工序之間，還有分別對面向所述空洞部的內(nèi)部的所述半導體 基板的表面和所述第二半導體層的背面進行熱氧化而形成基底氧化膜的 工序，在所述形成半導體膜的工序中，在形成了所述基底氧化膜的所述空 洞部形成該半導體膜。根據(jù)這樣的方法，當對半導體膜進行熱氧化而形成 氧化膜時，可以防止在半導體膜之后緊接著就連續(xù)氧化第二半導體層。[發(fā)明4]發(fā)明4的半導體裝置的制造方法，其特征在于，在發(fā)明3的 半導體裝置的制造方法中，當設(shè)所述空洞部的空洞寬度為Wl，設(shè)在形成 了所述基底氧化膜之后殘留于所述空洞部的間隙的最大空隙寬度為W2 時，將分別形成于所述空洞部上下的所述基底氧化膜的膜厚目標值Tox 設(shè)定成與所述Wl相同的大小，并且將分別形成于所述空洞部上下的所述 半導體膜的膜厚目標值Tdepo設(shè)定成在(W2 — 50[A]) /2>Tdepo>W2/4的 范圍內(nèi)。在這里，"空洞部的空洞寬度"是指空洞部的在剖視下的高度。 另外，"間隙的最大空隙寬度"是間隙的在剖視下的最大高度。根據(jù)這樣 的方法，能夠以良好的再現(xiàn)性使第二半導體層翹曲成凸狀。發(fā)明5的半導體裝置的制造方法，其特征在于，在發(fā)明l 發(fā)明4中任意一項所述的半導體裝置的制造方法中，所述半導體膜是非晶 態(tài)結(jié)構(gòu)的半導體膜。根據(jù)這樣的方法，與多晶結(jié)構(gòu)的半導體膜相比，可以 提高半導體膜向空洞部的掩埋性，即便在空洞部的深處，也能容易地形成 半導體膜。發(fā)明6的半導體裝置的制造方法，其特征在于，在發(fā)明l 發(fā)明4中任意一項所述的半導體裝置的制造方法中，所述半導體膜是多晶 結(jié)構(gòu)的半導體膜。根據(jù)這樣的方法，與非晶態(tài)結(jié)構(gòu)的半導體膜相比，可以 提高空洞部內(nèi)從上下方向堆積的半導體膜彼此的密接性，例如容易地在空 洞部的第一溝槽側(cè)的端部形成間隙少的半導體膜。發(fā)明7的半導體裝置的制造方法，其特征在于，在發(fā)明5的 半導體裝置的制造方法，在所述形成半導體膜的工序和所述對半導體膜進 行熱氧化的工序之間，還有對所述非晶態(tài)結(jié)構(gòu)的半導體膜實施熱處理而將 該半導體膜多晶化的工序。根據(jù)這樣的方法，可以同時提高半導體膜向空
洞部的掩埋性和在空洞部內(nèi)的半導體膜的密接性。發(fā)明8的半導體裝置的制造方法，其特征在于，在發(fā)明l 發(fā)明7中任意一項所述的半導體裝置的制造方法中，所述半導體膜是硅。


圖l是表示實施方式的半導體裝置的制造方法的圖(其一)。 圖2是表示實施方式的半導體裝置的制造方法的圖(其二)。
8圖3是用于說明膜厚的設(shè)定方法的圖(其一)。 圖4是用于說明膜厚的設(shè)定方法的圖(其二)。 圖5是用于說明膜厚的設(shè)定方法的圖(其三)。
圖6是用于說明膜厚的設(shè)定方法的圖(其四)。
圖7是示意性表示CMP處理之后的SOI結(jié)構(gòu)的俯視圖和SEM觀察圖。
圖8是表示其他實施方式的半導體裝置的制造方法的圖。
圖9是表示晶片的翹曲和遷移率的關(guān)系的圖。
圖IO是表示實驗的樣子的圖。
圖ll是表示現(xiàn)有例的半導體裝置的制造方法的圖(其一)。 圖12是表示現(xiàn)有例的半導體裝置的制造方法的圖(其二)。 圖13是表示現(xiàn)有例的半導體裝置的制造方法的圖(其三)。 圖14是表示用于提高遷移率的應力的方向的圖。 圖中l(wèi)一Si基板，3 —SiGe層，5 — Si層，11—支承體(Si02膜)， 21 —空洞部，23、 27 —Si02膜，h—支承體孔。
具體實施例方式
以下，參照

本發(fā)明的實施方式。 (1)關(guān)于制造工序
圖1 (a) 圖2 (c)是表示本發(fā)明的實施方式的半導體裝置的制造 方法的剖視圖。
首先，在圖1 (a)中，在塊狀的硅(Si)基板1上形成硅化鍺(SiGe) 層3，在其上形成單晶的硅(Si)層5。這些SiGe層3、 Si層5例如通過 外延生長法連續(xù)形成。接著，通過光刻技術(shù)以及蝕刻技術(shù)，分別對Si層5、 SiGe層3進行局部蝕刻。由此，在與元件分離區(qū)域(即未形成SOI結(jié)構(gòu) 的區(qū)域)在俯視下重疊的區(qū)域，形成以Si基板1為底面的支承體孔h。在 該蝕刻工序中，可以用Si基板l的表面制止蝕刻，也可以對Si基板l進 行過蝕刻而形成凹部。
接著，以掩埋支承體孔h的方式在Si基板1上形成硅氧化(Si02) 膜。該Si02膜例如通過CVD形成。而且，利用光刻技術(shù)及蝕刻技術(shù)順次分別對該Si02膜、Si層5以及SiGe層3進行局部蝕刻。由此，如圖1 (b)所示，形成由SiOj莫構(gòu)成的支承體ll，同時在與元件分離區(qū)域在俯 視下重疊的區(qū)域(未圖示，但為紙面的前側(cè)和后側(cè)的區(qū)域)形成以Si基 板1為底面的溝槽。在形成該溝槽的工序中，可以用Si基板1的表面制 止蝕刻，也可以對Si基板1進行過蝕刻而形成凹部。
接著，如圖1 (c)所示，借助未圖示的溝槽，使例如氟代硝酸溶液 接觸Si層5以及SiGe層3各自的側(cè)面，選擇性地蝕刻SiGe層3而將其 除去。由此，在Si層5和Si基板l之間形成空洞部21。在使用了氟代硝 酸溶液的濕式蝕刻中，與Si相比，SiGe的蝕刻速度更大(即，相對于Si 的蝕刻的選擇比大)，所以可以在殘留Si層5的同時僅對SiGe層3進行 蝕刻而將其除去。在形成了空洞部21之后，Si層5由支承體(Si02膜) ll支承。其中，在對上述的SiGe層3進行蝕刻的工序中，可以使用氟代 硝酸過水、氨過水、或氟代乙酸過水等。過水是指過氧化氫水。此時，與 Si相比，SiGe的蝕刻速度更大，所以可以選擇性地除去SiGe層3。
接著，對整個Si基板1實施熱氧化處理。由此，如圖2 (a)所示， 在整個空洞部21殘留間隙，同時在面向空洞部21的內(nèi)部的Si基板1的 表面和Si層5的背面分別形成SK)2膜23。其中，在該熱氧化工序中，由 于支承體(Si02膜)11和Si層5的熱膨脹系數(shù)的差異，Si層5在剖視下 翹曲成凸狀若干。
接著，通過例如CVD法在Si基板1上堆積非晶態(tài)硅(a—Si)膜。 由此，如圖2 (b)所示，至少在空洞部21的中心部殘留間隙，同時在空 洞部21內(nèi)形成a—Si膜25。其中，在該a—Si膜25的形成工序中，如圖 2 (b)所示，優(yōu)選對a—Si膜25的形成條件(例如厚度)進行調(diào)節(jié)，以 便空洞部的支承體孔h側(cè)的端部被a—Si膜25完全掩埋。
接著，對整個Si基板l實施熱氧化處理。由此，如圖2 (c)所示， 對空洞部內(nèi)的a—Si膜進行熱氧化，形成SiOj莫27。在該熱氧化工序中， 由于支承體(Si02膜)11和Si層5的熱膨脹系數(shù)的差異，以及與自a— Si膜25向&02膜27的組成變化相伴隨的體積膨脹，Si層5的中心部(即 溝道區(qū)域)進一步翹曲成凸狀。
其中，如圖2 (b)所示，在空洞部的支承體孔h側(cè)的端部被a—Si膜25完全掩埋的情況下，難以向該部分供給氧等，不怎么進行a—Si膜 25的氧化。其結(jié)果，與空洞部的支承體孔h側(cè)的端部相比，在中心部的 體積膨脹更顯著，所以容易使Si層5翹曲成剖視下為凸狀。另外，在該 熱氧化工序中，面向空洞部的Si層5的背面和Si基板l的表面分別被Si02 膜覆蓋，所以即便在過度氧化a—Si膜的情況下，可以防止氧化進行至Si 層5背面和Si基板1表面。其結(jié)果，可以防止Si層5的計劃外的薄膜化。
接著，例如通過CVD法，例如使Si02膜(未圖示)堆積在Si基板l 上，完全掩埋(紙面前側(cè)和后側(cè)的)溝槽。此時，當在空洞部殘留有間隙 時，可以利用該Si02膜的形成工序完全掩埋空洞部。
這以后的工序與以往的SBSI法相同。即，邊利用例如CMP(Chemical Mechanical Polish)將Si02膜平坦化邊將其除去，使Si層5的表面露出。 由此，在塊狀的Si基板1上完成由SiOj莫(即BOX層)27和Si層(即 SOI層)5構(gòu)成的SOI結(jié)構(gòu)。其中，在上述的平坦化工序中，優(yōu)選以在Si 層5上殘留了少量Si02膜27的狀態(tài)停止CMP，例如通過使用了 DHF (DilutedHF:稀氫氟酸)等的濕式蝕刻除去殘留的SiCy莫。由此，可以 防止Si層5因CMP受到損壞。
隨后，在Si層5上形成例如MOS晶體管。具體而言，在Si層5的 表面形成柵極絕緣膜(未圖示)。柵極絕緣膜例如是由熱氧化形成的Si02 膜或硅氧化氮化物膜(SiON)、或者High—k材料膜。接著，在形成有 該柵極絕緣膜的SOI基板的整個面上形成多晶硅(poly—Si)膜。該多晶 硅膜的形成例如是利用CVD法進行的。在這里，向多晶硅膜中進行雜質(zhì) 的離子注入，或者用in—Situ等導入，使多晶硅膜具有導電性。接著，通 過光刻技術(shù)以及蝕刻技術(shù)，對多晶硅膜進行局部蝕刻，形成柵電極(未圖 示)。此外，以柵電極為掩模，向Si層5進行雜質(zhì)的離子注入，實施熱 處理，形成源極或漏極(未圖示)。如此，完成MOS晶體管。 (2)關(guān)于膜厚的設(shè)定方法
接著，對Si02膜27的膜厚和a—Si膜25的膜厚各自的設(shè)定方法的一 例進行說明。
圖3 (a) 圖6 (b)是用于說明上述膜厚的設(shè)定方法的剖視圖。如 圖3 (a)以及(b)所示，在Si的氧化工序中，如果將通過對Si進行氧
ii化而形成的Si02的膜厚設(shè)為TOX，以原來的Si表面為中心，上下分別形
成具有Tox/2的厚度的Si02。也就是說，是Si的消耗量所形成的Si02 的膜厚=1: 2的關(guān)系。因此，如圖4 (a)以及(b)所示，在用自上下生
長的Si02掩埋空洞部時，如果使上下的Si02的膜厚目標值分別設(shè)為空洞
寬度W1 (即SiGe層的膜厚)，則上下的Si02彼此完全密接，間隙消失。 不過，這樣的Si02彼此的翹曲密接可以由上下的Si沒有翹曲的理想狀態(tài) 得到實現(xiàn)。
另一方面，如圖5 (a)以及(b)所示，在Si層5發(fā)生翹曲時的實際 的SBSI的情況下，如果使從上下生長的SiCy莫23的膜厚目標值分別為 Wl，在支承體孔側(cè)的最端部，上下的&02膜23彼此密接，但越向中心 部，間隙的空隙寬度越是增大。此時，最大空隙寬度W2與翹曲量B等值。
在這里，如圖6 (a)以及(b)所示，在通過a—Si膜25 (或者后述 的poly—Si膜35)掩埋了空洞部之后，從間隙的氧化使Si層5進一步翹 曲成凸狀，所以在a—Si膜25 (或者poly—Si膜35)的掩埋之后，需要 在空洞部內(nèi)殘留間隙W3。 W3的適當范圍例如如式(1)所示。
50[A]<W3<W2/2 ...... (1)
此時的a—Si膜25 (或者poly—Si膜35)的掩埋量、即空洞部內(nèi)的 堆積總膜厚Tfill的范圍例如如式(2)所示。
W2_50>Tfill> W2 — W2/2 = W2/2 ...... (2)
在通過CVD的a—Si膜25 (或者poly—Si膜35)的堆積工序中，空 洞部自上下生長的a—Si膜25 (或者poly—Si膜35)掩埋。因此，a—Si 膜25 (或者poly—Si膜35)的沉積量(即膜厚)Tdepo的范圍例如如式 (3)所示。
(W2 —50) /2>Tdepo> W2/4 ...... (3)
如此，為了使Si層5為向上的凸狀，優(yōu)選使Si02膜23的膜厚目標值 Tox與空洞寬度Wl (二SiGe膜厚)相等，另外，優(yōu)選將a—Si膜25 (或 者poly—Si膜35)的沉積量Tdepo設(shè)定成滿足式(3)。其中，如圖5 (b) 所示，W2是BOX氧化后殘留在空洞部的間隙的最大空隙寬度，與BOX 氧化后的主動翹曲量(active curvature) B等值。
在上述的實施方式中，作為一例，可以將SiQ2膜23的膜厚目標值Tox
12設(shè)定例如300[A]。另夕卜，此時的主動翹曲量B (=W2)例如成為500[A]。 進而，可以將a—Si膜25 (或者poly—Si膜35)的沉積量Tdepo例如設(shè) 定成200[A]。在W2二500[A]時，設(shè)成Tdepo二200[A]，這一點由式(3，) 明確地知道，傾向于使Tdepo較厚，這是因為將Tdepo設(shè)定得較厚，能 使在空洞部內(nèi)最終殘留的間隙減小。關(guān)于在空洞部內(nèi)最終殘留的間隙，從 防止蝕刻液的滲入等的觀點來看，是越小越好。 225[A]>Tdepo>125[A]……(3，)
如上述說明所示，根據(jù)本發(fā)明的實施方式，在對a—Si膜25進行熱 氧化形成&02膜27時，通過與自a—Si膜25向&02膜27的組成變化相 伴隨的體積膨脹，可以使Si層5翹曲成在剖視下為凸狀。因此，可以向 Si層5施加向外側(cè)拉伸的力(即拉伸應力)。另外，通過這樣的拉伸應力 的施加，可以使Si層5具有應變，使電子的遷移率提高。
圖7 (a)是表示CMP處理后的SOI結(jié)構(gòu)的模式平面圖。另外，圖7 (b)是沿著X7—X'7線切斷上述SOI結(jié)構(gòu)并用SEM拍攝的圖。如圖7 (b)所示，通過上述的制造方法，BOX層在中心部有膨脹，沿著該BOX 層的膨脹，SOI層翹曲成在剖視下為凸狀得到確認。通過該凸狀的翹曲， 向Si層5整體施加拉伸應力，成為具有應變的狀態(tài)。
在該實施方式中，Si基板l與本發(fā)明的"半導體基板"相對應，SiGe 層3與本發(fā)明的"第一半導體層"相對應。另外，Si層5與本發(fā)明的"第 二半導體層"相對應，支承體孔h與本發(fā)明的第一溝槽相對應。進而，在 紙面前側(cè)和后側(cè)形成的溝槽與本發(fā)明的"第二溝槽"相對應，a—Si膜25 與本發(fā)明的"半導體膜"相對應。此外，Si02膜23與本發(fā)明的"基底氧 化膜"相對應，Si02膜27與本發(fā)明的"氧化膜"相對應。
其中，在上述的實施方式中，作為本發(fā)明的"半導體膜"的一例，對 使用a—Si膜25的情況進行了說明，但本方面并不限于此。例如，作為 上述的"半導體膜"，如圖8所示，可以使用多晶硅(poly—Si)膜35。 即便是這樣的構(gòu)成，也與上述實施方式一樣，可以向溝道區(qū)域的Si層5 施加拉伸應力，使其具有應變，可以使電子的遷移率提高。
在這里，如果說明本發(fā)明的a—Si膜25和poly—Si膜35的各自的優(yōu) 優(yōu)勢，在"半導體膜"使用a—Si膜25的情況下，與poly—Si膜35相比，
13可以提高Si膜向空洞部21的掩埋性，即便是空洞部21的深處也可以容 易地形成Si膜。另夕卜，在"半導體膜"使用poly—Si膜35的情況下，與 a—Si膜25相比，可以提高在空洞部21內(nèi)自上下方向堆積的Si膜彼此的 密接性，例如，可以在空洞部21的支承體孔h側(cè)的端部容易地形成間隙 少的Si膜。
進而，在本發(fā)明中，作為"半導體膜"，可以在最初堆積a—Si膜25， 在進行用于形成SiOj莫27的熱氧化之前，對a—Si膜25實施熱處理，將 該Si膜多晶化。即，可以在形成SiOj莫27之前，通過熱處理使a—Si膜 25變成poly—Si膜35。根據(jù)這樣的方法，可以同時提高Si膜向空洞部 21的掩埋性和在空洞部21內(nèi)的Si膜的密接性，所以在后來的熱氧化工序 中，可以形成間隙少的Si02膜27。
權(quán)利要求
1. 一種半導體裝置的制造方法，包括在半導體基板上形成第一半導體層的工序；在所述第一半導體層上形成第二半導體層的工序；對所述第二半導體層以及所述第一半導體層進行蝕刻，從而形成貫通所述第二半導體層以及所述第一半導體層的第一溝槽的工序；在所述第一溝槽內(nèi)形成支承體的工序；對所述第二半導體層進行蝕刻，從而形成使所述第一半導體層露出的第二溝槽的工序；通過借助所述第二溝槽對所述第一半導體層進行蝕刻，從而在所述第二半導體層和所述半導體基板之間形成空洞部的工序；在所述空洞部內(nèi)形成半導體膜的工序；和對所述半導體膜進行熱氧化的工序。
2. 如權(quán)利要求1所述的半導體裝置的制造方法，其特征在于， 形成所述半導體膜的工序是按照掩埋所述空洞部的所述第一溝槽側(cè)的端部且在所述空洞部的中心部殘留間隙的方式在所述空洞部內(nèi)形成所 述半導體膜的工序。
3. 如權(quán)利要求1或者2所述的半導體裝置的制造方法，其特征在于，在形成所述空洞部的工序和形成所述半導體膜的工序之間還包含分 別對面向所述空洞部的內(nèi)部的所述半導體基板的表面和所述第二半導體 層的背面進行熱氧化而形成基底氧化膜的工序，.在形成所述半導體膜的工序中，在形成有所述基底氧化膜的所述空洞 部內(nèi)形成該半導體膜。
4. 如權(quán)利要求3所述的半導體裝置的制造方法，其特征在于， 當設(shè)所述空洞部的空洞寬度為Wl，設(shè)在形成了所述基底氧化膜之后殘留于所述空洞部的間隙的最大空隙寬度為W2時，將分別形成于所述空洞部的上下的所述基底氧化膜的膜厚目標值 Tox設(shè)定成與所述Wl相同的大小，并且將分別形成于所述空洞部的上下的所述半導體膜的膜厚目標值Tdepo設(shè)定成在(W2 — 50[A]) /2>Tdepo>W2/4的范圍內(nèi)。
5. 如權(quán)利要求1 4中任意一項所述的半導體裝置的制造方法，其特 征在于，所述半導體膜是非晶態(tài)結(jié)構(gòu)的半導體膜。
6. 如權(quán)利要求1 4中任意一項所述的半導體裝置的制造方法，其特 征在于，所述半導體膜是多晶結(jié)構(gòu)的半導體膜。
7. 如權(quán)利要求5所述的半導體裝置的制造方法，其特征在于，在形成所述半導體膜的工序和對所述半導體膜進行熱氧化的工序之 問i不包含.對所沭非晶態(tài)結(jié)抝的半異休臘定施執(zhí)補理，以將這車異休臘名晶化的工序。
8. 如權(quán)利要求1 7中任意一項所述的半導體裝置的制造方法，其特 征在于，所述半導體膜是硅。
全文摘要
本發(fā)明提供一種可以實現(xiàn)使電子的遷移率提高的SBSI器件的半導體裝置的制造方法。其包括在Si基板(1)上形成SiGe層的工序、在SiGe層上形成Si層(5)的工序、對Si層(5)以及SiGe層進行蝕刻而形成貫通Si層(5)以及SiGe層的支承體孔(h)的工序、在支承體孔(h)上形成支承體(11)的工序、對Si層(5)進行蝕刻而形成使SiGe層露出的溝槽(紙面的前側(cè)和后側(cè))的工序、通過借助所述溝槽對SiGe層進行蝕刻而在Si層(5)和Si基板(1)之間形成空洞部(21)的工序、在空洞部(21)形成a-Si膜(25)的工序、和對a-Si膜(25)進行熱氧化形成SiO₂膜(27)的工序。
文檔編號H01L21/20GK101471249SQ20081019020
公開日2009年7月1日 申請日期2008年12月26日 優(yōu)先權(quán)日2007年12月28日
發(fā)明者松澤勇介 申請人:精工愛普生株式會社