專利名稱：雙工函數(shù)半導(dǎo)體元件及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及制作CMOS元件的方法，特別涉及具有金屬柵極的柵極堆疊 的CMOS元件。
背景技術(shù)：
為了增進(jìn)性能，金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)的持續(xù)縮小 化造成柵極漏電流隨氧化硅柵極介電層的薄化而增加。為了處理此問題，已 使用高介電常數(shù)(high-k)材料來取代氧化硅柵極介電層，其中高介電常數(shù)材料 泛指介電常數(shù)大于氧化硅的材料。隨著高介電常數(shù)材料的導(dǎo)入，引起了新的 問題，稱作費(fèi)米能階釘止(Fermi level pinning)。費(fèi)米能階釘止效應(yīng)發(fā)生于多 晶硅與金屬氧化物之間的界面，且于金屬氧化物半導(dǎo)體場效應(yīng)晶體管元件中 造成高啟始電壓(threshold voltage)。
一種解決此問題的公知方法是導(dǎo)入金屬柵極。然而，目前已證實(shí)難以找 出與公知CMOS工藝相容的能帶邊緣金屬(band-edge metals)，即具有n型或 p型功函數(shù)(work function, WF)的金屬。CMOS可使用具有單介電層或雙介電 層的雙金屬柵極(dual metal gates沐制作。在這兩種情形中，皆需要選擇性地 移除其中一金屬柵極，增加工藝的實(shí)質(zhì)復(fù)雜度與成本。
另一種CMOS制作上的公知解決方法是使用完全硅化(Fully Silicided， FUSI)柵極，不需選擇性移除柵極或柵極介電層。然而，完全硅化柵極在nMOS 與pMOS上需要不同的硅化晶相(silicide phases)。在小元件上，完全硅化柵 極的晶相或成分傾向不規(guī)則分布，會造成嚴(yán)重的晶片內(nèi)啟始電壓 (within-wafer threshold voltage)不均勻。

發(fā)明內(nèi)容
為了解決上述現(xiàn)有技術(shù)的缺陷，本發(fā)明提供一種制作雙功函數(shù)半導(dǎo)體元 件的方法，包括提供具有第一區(qū)與第二區(qū)的基底，于第一區(qū)與第二區(qū)上形成柵極介電層，于柵極介電層上形成金屬柵極層，其中金屬柵極層具有第一(初 鍍)功函數(shù)，第一(初鍍)功函數(shù)可以通過于其上引發(fā)應(yīng)變而調(diào)整，以及選擇性 形成第一應(yīng)變導(dǎo)電層于第一區(qū)的金屬柵極層上，第一應(yīng)變導(dǎo)電層施加選定的 應(yīng)變于金屬柵極層上，因而引發(fā)第一區(qū)的金屬柵極層的第一(初鍍)功函數(shù)產(chǎn) 生第一預(yù)定功函數(shù)偏移(A WF1)。
本發(fā)明另提供一種由上述方法制得的雙功函數(shù)半導(dǎo)體元件。 本發(fā)明又提供一種由上述方法制得的雙功函數(shù)半導(dǎo)體元件，且雙功函數(shù)
半導(dǎo)體元件于第一區(qū)上包括NMOS晶體管，且于第二區(qū)上包括PMOS晶體 管。
本發(fā)明能夠使金屬氧化物半導(dǎo)體場效應(yīng)晶體管元件中的啟始電壓得到 改善，并且工藝簡單，成本較低。
為讓本發(fā)明的上述和其他目的、特征、和優(yōu)點(diǎn)能更明顯易懂，下文特舉 出優(yōu)選實(shí)施例，并配合附圖，作詳細(xì)說明如下。


圖1顯示計(jì)算而得的功函數(shù)偏移(eV)與施加于Ta(110)層上的應(yīng)變(。/。)的
關(guān)系圖，其中菱形點(diǎn)代表單軸應(yīng)變，而方形點(diǎn)代表雙軸應(yīng)變。
圖2顯示熱處理對硅上TiN層的應(yīng)力(dynes/cm2)的影響，其中(l)代表初 鍍、(2)代表預(yù)先退火(30(TC-65(TC)、 (3)代表快速熱退火(650。C)、 (4)代表尖 峰退火(105(TC)。
圖3a-圖3b顯示通道應(yīng)力(MPa)與薄膜本質(zhì)應(yīng)力(GPa)的關(guān)系圖，其中菱 形點(diǎn)代表填充金屬(即應(yīng)變金屬層)、方形點(diǎn)代表厚度5nm的功函數(shù)金屬、三 角形點(diǎn)代表厚度50nm的接觸蝕刻停止層。
圖4a-圖4f顯示制作包括至少一應(yīng)變導(dǎo)電層的半導(dǎo)體元件的不同工藝步驟。
圖5顯示包括第一與第二應(yīng)變導(dǎo)電層的半導(dǎo)體元件。 上述附圖中的附圖標(biāo)記說明如下
3 金屬柵極層；8 多晶硅層；2 柵極介電層；5 介電間隙壁；4、 10、 7 應(yīng)變導(dǎo)電層；6 、 6， 介電層。
具體實(shí)施例方式
現(xiàn)有技術(shù)已公開應(yīng)變層(strained layers)及其應(yīng)變加強(qiáng)技術(shù)，例如絕緣層 上覆應(yīng)變硅(SSOI)或再外延硅鍺(SiGe re-growth)，可用于CMOSFET(互補(bǔ)式 金屬氧化物半導(dǎo)體場效應(yīng)晶體管)技術(shù)中以增進(jìn)元件性能。所引發(fā)的應(yīng)變可傳 播至通道區(qū)(channel)，進(jìn)一步調(diào)整能帶圖而使驅(qū)動電流(drive current)增加。 可將應(yīng)變層移除而利用應(yīng)力記憶技術(shù)(stress memorization, SMT)保留應(yīng)變層 所帶來的好處，或者也可保留應(yīng)變層而作為例如接觸蝕刻停止層(CESL)。
本發(fā)明的數(shù)個(gè)實(shí)施例包括一種制作雙功函數(shù)(dual work function)半導(dǎo)體 元件的方法，其使用應(yīng)變導(dǎo)電層(strained conductive layers)來調(diào)整功函數(shù)。
接著將進(jìn)一步詳細(xì)敘述本發(fā)明的數(shù)個(gè)特定實(shí)施例。本領(lǐng)域普通技術(shù)人員 應(yīng)當(dāng)明白，在不脫離本發(fā)明實(shí)施例的精神與教示下，還可有許多其他的實(shí)施 例變化。
在本文中，提到某特定化合物的名稱或分子式時(shí)，其可包括精確的化學(xué) 計(jì)量組成與非化學(xué)計(jì)量組成的材料。在化學(xué)式中，元素的下標(biāo)不具有數(shù)字時(shí)， 表示其化學(xué)計(jì)量組成是1。在本發(fā)明實(shí)施例中，實(shí)際的化學(xué)計(jì)量組成與化合 物名稱或分子式所代表的精確化學(xué)計(jì)量組成可有著加減20%的差異。即當(dāng)給 定一數(shù)字下標(biāo)時(shí)，實(shí)際的化學(xué)計(jì)量組成與所給予的下標(biāo)數(shù)值可有加減20%的 差異。這些數(shù)值差異可不需加總為一整數(shù)，且此偏移是可預(yù)期的。這些變化 可能是因刻意選擇或控制工藝而造成，或者可能是由于不預(yù)期的工藝變化造 成。
本發(fā)明公開一種制作雙功函數(shù)半導(dǎo)體元件的方法，包括
-提供具有第一與第二區(qū)的基底；
-于第一區(qū)與第二區(qū)上形成柵極介電層；
-于柵極介電層上形成金屬柵極層，其中金屬柵極層具有第一(或初鍍， as deposited)功函數(shù)，可借著于其上引發(fā)應(yīng)力而調(diào)整；
-選擇性地于第一區(qū)上的金屬柵極層上形成第一應(yīng)變導(dǎo)電層，第一應(yīng)變
導(dǎo)電層于金屬柵極層上施加選定的應(yīng)變，因而引發(fā)第一區(qū)上金屬柵極層的第 一(初鍍)功函數(shù)產(chǎn)生第一預(yù)定功函數(shù)偏移(work flmction shift, △ WF1)。
柵極介電層可包括一或多層的介電材料，例如Si02、 SiON或高介電常 數(shù)材料。柵極包括柵極介電層上的金屬柵極層及金屬柵極層上的一或多層導(dǎo)電 層。與柵極介電層接觸的金屬柵極層的功函數(shù)決定元件的啟始電壓。金屬柵
極層可包括金屬或共濺鍍(co-sputtered)的金屬硅化物。
金屬柵極層上的導(dǎo)電層可包括金屬、多晶硅、或硅化物。導(dǎo)電層的物理 特性，如材質(zhì)、厚度、沉積方法等，經(jīng)選擇以于金屬柵極上施加選定的應(yīng)變， 因而引發(fā)金屬柵極層的功函數(shù)產(chǎn)生預(yù)定的功函數(shù)偏移。導(dǎo)電層有助于降低柵 極的接觸電阻。
此方法的優(yōu)點(diǎn)之一在于金屬柵極的有效(effective)功函數(shù)通過導(dǎo)入應(yīng)變 導(dǎo)電層而調(diào)整。此方法的另一優(yōu)點(diǎn)在于通過導(dǎo)入應(yīng)變導(dǎo)電層以施加應(yīng)力于通 道區(qū)上，可增進(jìn)載流子移動率。
本發(fā)明的一實(shí)施例中，公開通過如圖4a-圖4e所示的柵極最后方法 (gate-last approach)而選擇性形成第一應(yīng)變導(dǎo)電層，包括
_于第一與第二區(qū)的金屬柵極層3上沉積多晶硅層8;
-將多晶硅層8、金屬柵極層3、及柵極介電層2圖案化以于第一與第二 區(qū)上皆形成柵極結(jié)構(gòu)；
-形成介電間隙壁5，覆蓋柵極結(jié)構(gòu)的側(cè)壁；
-于第一區(qū)進(jìn)行柵極置換工藝，包括將第一區(qū)上的多晶硅層8以第一應(yīng) 變導(dǎo)電層4置換。
本發(fā)明的另一實(shí)施例公開通過柵極最先方法(gate-first approach)而選擇 性形成第一應(yīng)變導(dǎo)電層，包括
-于第一與第二區(qū)的金屬柵極層上沉積第一應(yīng)變導(dǎo)電層； -選擇性移除第二區(qū)的金屬柵極層上的第一應(yīng)變導(dǎo)電層。 本發(fā)明的一實(shí)施例中，公開一種制作雙功函數(shù)半導(dǎo)體元件的方法，還包 括選擇性形成第二應(yīng)變導(dǎo)電層10于第二區(qū)的金屬柵極層3上，第二應(yīng)變導(dǎo) 電層施加選定的應(yīng)變于金屬柵極層上，因而引發(fā)第二區(qū)的金屬柵極層的第一 (初鍍)功函數(shù)產(chǎn)生第二預(yù)定功函數(shù)偏移(A WF2)。此實(shí)施例顯示于圖5中。
本發(fā)明的另一實(shí)施例公開一種制作雙功函數(shù)半導(dǎo)體元件的方法，還包括 選擇性形成第三應(yīng)變導(dǎo)電層7于至少一第一及第二區(qū)上的柵極結(jié)構(gòu)與間隙壁 上，第三應(yīng)變導(dǎo)體層施加選定的應(yīng)變于柵極結(jié)構(gòu)上(包括金屬柵極層3)，因 而分別引發(fā)至少一第一及第二區(qū)上的金屬柵極層的第一(初鍍)功函數(shù)產(chǎn)生第
7三預(yù)定功函數(shù)偏移(AWF3)。此實(shí)施例顯示于圖4f中。
在本發(fā)明的一特定實(shí)施例中，公開一整合方法，其中第三應(yīng)變導(dǎo)電層7
沉積于柵極結(jié)構(gòu)與間隙壁上。整合方法包括以下的步驟
(1) 標(biāo)準(zhǔn)CMOS工藝，包括有源區(qū)與淺溝槽絕緣(STI)區(qū)的定義與阱區(qū)注
入；
(2) 形成柵極介電層，例如Si02、 SiON或任何高介電常數(shù)材料(其介電常 數(shù)高于Si02);
(3) 柵極的形成與圖案化，柵極包括金屬層(例如Ta、 TaN、 TaC)或用以 轉(zhuǎn)變?yōu)橥耆杌瘱艠O(FUSI)的多晶硅層；
(4) 接合形成(junction formation),間隙壁定義、源極/漏極快速熱退火 (RTA)、及源極/漏極硅化(S/D silicidation);
(5) 形成第三應(yīng)變導(dǎo)電層于柵極結(jié)構(gòu)與間隙壁上。第三應(yīng)變導(dǎo)電層可包括 例如TiN或鴇；
(6) 自其中一區(qū)(NMOS區(qū)或PMOS區(qū))選擇性移除第三應(yīng)變導(dǎo)電層。第三 應(yīng)變導(dǎo)電層可于NMOS區(qū)或PMOS區(qū)保留，取決于金屬柵極層的初鍍功函 數(shù)與所需用來以預(yù)定值(pre-determined value, shift)調(diào)整初鍍功函數(shù)的應(yīng)力。
應(yīng)變的形式(拉伸或壓縮)與本質(zhì)程度(intrinsic level)決定初鍍功函數(shù)，應(yīng) 變受到所使用金屬種類、金屬層的厚度、沉積方法(例如ALD、 CVD、 AVD、 PVD)、及不同熱處理的溫度預(yù)算(temperature budget)的影響。金屬層的厚度 較佳介于約0.5-10納米，更佳介于約5-10納米。
第三應(yīng)變導(dǎo)電層7較佳可夾層于兩介電層之間，可增進(jìn)第三應(yīng)變導(dǎo)電層 的附著并避免漏電流路徑產(chǎn)生。
在本發(fā)明的另一實(shí)施例中，可在沉積過程中或沉積后(post-deposition)， 例如通過注入或等離子體摻雜將元素(例如C、 N、或0)導(dǎo)入第一/第二/第三 應(yīng)變導(dǎo)電層中。
本發(fā)明一實(shí)施例中，公開一種方法，還包括在沉積第一(4)、第二(IO)、 或第三(7)應(yīng)變導(dǎo)電層后，進(jìn)行熱處理，其中熱處理經(jīng)選定以進(jìn)一步以預(yù)定的 方式調(diào)整施加于金屬柵極層3上的應(yīng)力以及所引發(fā)的金屬柵極的第一(初鍍) 功函數(shù)的功函數(shù)偏移。
在本發(fā)明還公開一種雙功函數(shù)半導(dǎo)體元件，包括
8-第一基底區(qū)上的第一晶體管及第二基底區(qū)上的第二晶體管，包括
-柵極介電層2，第一晶體管的柵極介電層具有與第二晶體管的柵極介 電層大抵相同的厚度與成分；以及
-金屬柵極層3，位于柵極介電層上且具有第一(初鍍)功函數(shù)，可通過于 其上引發(fā)應(yīng)變而調(diào)整，第一晶體管的金屬柵極層與第二晶體管的金屬柵極層 具有大抵相同的成分與厚度；
-第一晶體管還包括第一應(yīng)變導(dǎo)電層4于金屬柵極層上，第一應(yīng)變導(dǎo)電 層施加選定的應(yīng)變于金屬柵極層上，因而引發(fā)金屬柵極層的第一(初鍍)功函 數(shù)產(chǎn)生第一預(yù)定功函數(shù)偏移(A WF1)。
在本發(fā)明一實(shí)施例中，第二晶體管還包括第二應(yīng)變導(dǎo)電層10于金屬柵 極層3上，第二應(yīng)變導(dǎo)電層施加選定的應(yīng)變于金屬柵極層上，因而引發(fā)金屬 柵極層的第一(初鍍)功函數(shù)產(chǎn)生第二預(yù)定功函數(shù)偏移(A WF2)。
在本發(fā)明的另一實(shí)施例中，公開一種半導(dǎo)體元件，還包括選擇性形成第 三應(yīng)變導(dǎo)電層7于至少一第一晶體管與第二晶體管的柵極結(jié)構(gòu)與間隙壁上，
第三應(yīng)變導(dǎo)電層施加選定的應(yīng)變于包含金屬柵極層的柵極結(jié)構(gòu)上，因而引發(fā) 金屬柵極層的第一(初鍍)功函數(shù)產(chǎn)生第三預(yù)定功函數(shù)偏移(AWF3)。
在本發(fā)明的另一實(shí)施例中，第一/第二/第三應(yīng)變導(dǎo)電層還包括C、 N、 O、 或前述的組合。
在本發(fā)明的又一實(shí)施例中，第一晶體管還包括接觸第三應(yīng)變導(dǎo)電層兩側(cè) 的介電層，因而形成介電層-應(yīng)變金屬層-介電層的堆疊(三明治結(jié)構(gòu))。
在本發(fā)明一實(shí)施例中，第一晶體管是NMOS晶體管，而第二晶體管是 PMOS晶體管。
在本發(fā)明另一實(shí)施例中，第一晶體管是PMOS晶體管，而第二晶體管是 NMOS晶體管。
在本發(fā)明又一實(shí)施例中，金屬柵極層3具有中間能隙(mid-gap)初鍍功函 數(shù)，而第一預(yù)定功函數(shù)偏移(A WF1)與第二預(yù)定功函數(shù)偏移(A WF2)相對于中 間能隙具有相反符號(opposite sign)。
在本發(fā)明一特定實(shí)施例中，第一應(yīng)變導(dǎo)電層4與第三應(yīng)變導(dǎo)電層7是由 相同的材料制成。
在本發(fā)明一實(shí)施例中，基底包括Si、 Ge、 SiGe、 SOI(絕緣層上覆硅)、GeOI(絕緣層上覆鍺)、三五族材料、或前述的組合。
在本發(fā)明一實(shí)施例中，柵極介電層2包括Si02、 SiON、高介電常數(shù)材 料、或前述的組合。
在本發(fā)明一實(shí)施例中，金屬柵極層3包括金屬或共濺鍍的硅化物。
在本發(fā)明數(shù)個(gè)實(shí)施例中，金屬柵極層3包括Mo、 Ru、 W、 Al、共濺鍍 的鎳硅化物、或前述的組合。金屬柵極層的厚度較佳低于IO奈米。
在本發(fā)明實(shí)施例中，第一應(yīng)變導(dǎo)電層4包括金屬碳化物、金屬氮化物、 金屬硅化物、或前述的組合。
在本發(fā)明一特定實(shí)施例中，第一應(yīng)變導(dǎo)電層包括TaxCy、 WxCy、 TixNy、
TaxNy、 TiAlN、 TaAlN、或前述的組合，其中x與y是實(shí)數(shù)(real number),且 0<x， y《l。
在本發(fā)明另一實(shí)施例中，第二應(yīng)變導(dǎo)電層10包括TaxCy、 WxCy、 TixNy、 TaxNy、 TiAlN、 TaAlN、或前述的組合，其中x與y是實(shí)數(shù)，且0<x， y《l。
在本發(fā)明又一實(shí)施例中，第三應(yīng)變導(dǎo)電層7包括金屬碳化物、金屬氮化 物、金屬硅化物、或前述的組合。
模擬數(shù)據(jù)已顯示當(dāng)引發(fā)某應(yīng)變于純鉭(Ta)層(晶面110)上時(shí)，會導(dǎo)致功函 數(shù)偏移。請參照圖l，可發(fā)現(xiàn)約5-10。/。的應(yīng)變可引發(fā)功函數(shù)偏移約300meV， 其足以轉(zhuǎn)換(switch)元件，例如將PMOS形式轉(zhuǎn)換為NMOS形式。取決于所 選用的金屬柵極層3，所需用以引發(fā)相似功函數(shù)偏移的應(yīng)變的大小可預(yù)先決 定。
如圖2所示，不同的熱處理可進(jìn)一步調(diào)整應(yīng)變，造成硅上的TiN層的應(yīng) 力有高達(dá)UGPa的變化，變化量取決于所施加熱處理的溫度預(yù)算。
釆用所公開的應(yīng)變導(dǎo)電(金屬)層的額外好處之一是如圖3a-圖3b所示的 通道應(yīng)力調(diào)整。
圖4a-圖4f顯示制作包含至少一應(yīng)變導(dǎo)電層的半導(dǎo)體元件的工藝步驟。 (a)定義金屬插層多晶硅柵極(metal inserted polysilicon gate, MIPS)與定義間 隙壁；(b)在化學(xué)機(jī)械研磨(CMP)前沉積介電層6; (c)對介電層6進(jìn)行化學(xué) 機(jī)械研磨；(d)選擇性移除其中一多晶硅柵極(或多晶硅層8); (e)填入第一 應(yīng)變導(dǎo)電層4并對其進(jìn)行化學(xué)機(jī)械研磨；(f)于薄緩沖介電層6，上沉積第三 應(yīng)變導(dǎo)電層7。金屬柵極層3具有初鍍(本質(zhì))功函數(shù)，取決于金屬的種類、厚度、沉積
方法、與熱處理度。金屬柵極層可包括Mo、 Ru、 W、 Al、共濺鍍的硅化 物(如M與Si)。
柵極介電層2可包括Si02、 SiON、或任何高介電常數(shù)材料。高介電常 數(shù)材料的選擇可能會響高介電常數(shù)材料/金屬柵極堆的應(yīng)力行為(stress behavior)。
如圖4a-圖4e所示，第一應(yīng)變導(dǎo)電層4通過置換柵極工藝而沉積于金屬 柵極層3上，用以免可能會調(diào)整應(yīng)變的高工藝。
第一應(yīng)變導(dǎo)電層4可包括金屬碳化物或金屬氮化物，例如TaxCy、 WxCy、 TixNy、 TaxNy。第一應(yīng)變導(dǎo)電層的材質(zhì)、厚度、與沉積方法可經(jīng)選擇而使預(yù) 定程度的應(yīng)變能于金屬柵極層3中引發(fā)，且在隨后的工藝中能與金屬柵極層 間維持適合附著性。
置換柵極工藝還包括介電層(例如氧化硅)的沉積與介電層的化學(xué)機(jī)械研 磨(如圖4b-圖4c所示)，接著濕式移除第二區(qū)中的多晶硅層8，而第一區(qū)則 以掩模保護(hù)(圖4d)，并如圖4e所示，形成第一應(yīng)變導(dǎo)電層4。
在一特定實(shí)施例中，當(dāng)于PMOS區(qū)上使用置換柵極時(shí)，可于NMOS區(qū) 形成完全硅化(FUSI)柵極。
此外，間隙壁的定義可先沉積緩沖介電層6，，并接著沉積第三應(yīng)變 導(dǎo)電層(如TiN、 W)。
圖5顯示具有第一應(yīng)變導(dǎo)電層4的PMOS金屬柵極與具有第二應(yīng)變導(dǎo)電 層10的NMOS晶體管。
雖然本發(fā)明已以數(shù)個(gè)優(yōu)選實(shí)施例公開如上，然其并非用以限定本發(fā)明， 任何所屬技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，當(dāng)可 作任意的更動與潤飾，因此本發(fā)明的保護(hù)范圍當(dāng)視所附的權(quán)利要求所界定的 范圍為準(zhǔn)。
ii
權(quán)利要求
1. 一種制作雙功函數(shù)半導(dǎo)體元件的方法，包括提供具有一第一區(qū)與一第二區(qū)的一基底；于該第一區(qū)與該第二區(qū)上形成一柵極介電層；于該柵極介電層上形成一金屬柵極層，其中該金屬柵極層具有一第一功函數(shù)，該第一功函數(shù)可以通過于其上引發(fā)應(yīng)變而調(diào)整；以及選擇性形成一第一應(yīng)變導(dǎo)電層于該第一區(qū)的該金屬柵極層上，該第一應(yīng)變導(dǎo)電層施加一選定的應(yīng)變于該金屬柵極層上，因而引發(fā)該第一區(qū)的該金屬柵極層的該第一功函數(shù)產(chǎn)生一第一預(yù)定功函數(shù)偏移。
2. 如權(quán)利要求1所述的制作雙功函數(shù)半導(dǎo)體元件的方法，其中選擇性形 成該第一應(yīng)變導(dǎo)電層的步驟包括沉積一多晶硅層于該第一區(qū)與該第二區(qū)的金屬柵極層上； 將該多晶硅層、該金屬柵極層、及該柵極介電層圖案化以形成一柵極結(jié) 構(gòu)于該第一區(qū)與該第二區(qū)上；形成介電間隙壁，覆蓋于該柵極結(jié)構(gòu)的側(cè)壁；以及于該第一區(qū)進(jìn)行一置換柵極工藝，包括以該第一應(yīng)變導(dǎo)電層置換該第一 區(qū)上的該多晶硅層。
3. 如權(quán)利要求1所述的制作雙功函數(shù)半導(dǎo)體元件的方法，其中選擇性形 成該第一應(yīng)變導(dǎo)電層的步驟包括沉積一第一應(yīng)變導(dǎo)電層于該第一區(qū)與該第二區(qū)的金屬柵極層上；以及 選擇性移除該第二區(qū)的該金屬柵極層上的該第一應(yīng)變導(dǎo)電層。
4. 如權(quán)利要求1所述的制作雙功函數(shù)半導(dǎo)體元件的方法，還包括選擇性 形成一第二應(yīng)變導(dǎo)電層于該第二區(qū)的該金屬柵極層上，該第二應(yīng)變導(dǎo)電層施 加一選定的應(yīng)變于該金屬柵極層上，因而引發(fā)該第二區(qū)的該金屬柵極層的該 第一功函數(shù)產(chǎn)生一第二預(yù)定功函數(shù)偏移。
5. 如權(quán)利要求2所述的制作雙功函數(shù)半導(dǎo)體元件的方法，還包括選擇性 形成一第三應(yīng)變導(dǎo)電層于至少一該第一區(qū)及該第二區(qū)的該柵極結(jié)構(gòu)與該間 隙壁上，該第三應(yīng)變導(dǎo)電層施加一選定的應(yīng)變于包括該金屬柵極層的該柵極 結(jié)構(gòu)上，因而分別引發(fā)至少一該第一區(qū)與該第二區(qū)的該金屬柵極層的該第一 功函數(shù)產(chǎn)生一第三預(yù)定功函數(shù)偏移。
6. 如權(quán)利要求5所述的制作雙功函數(shù)半導(dǎo)體元件的方法，還包括形成一 介電層，該介電層與該第三應(yīng)變導(dǎo)電層的兩側(cè)接觸，因而形成一介電層-應(yīng)變 金屬層-介電層的堆疊。
7. 如權(quán)利要求4所述的制作雙功函數(shù)半導(dǎo)體元件的方法，其中該金屬柵極層具有一中間能隙初鍍功函數(shù)，且該第一預(yù)定功函數(shù)偏移與該第二預(yù)定功 函數(shù)偏移相對于該中間能隙初鍍功函數(shù)具有相反符號。
8. 如權(quán)利要求5所述的制作雙功函數(shù)半導(dǎo)體元件的方法，還包括在沉積 該第一應(yīng)變導(dǎo)電層、該第二應(yīng)變導(dǎo)電層、或該第三應(yīng)變導(dǎo)電層其中之一后， 進(jìn)行一熱處理，其中該熱處理是經(jīng)選定以進(jìn)一步以一預(yù)定的方式調(diào)整施加于 該金屬柵極層上的應(yīng)力以及所引發(fā)的該金屬柵極的該第一功函數(shù)的功函數(shù) 偏移。
9. 如權(quán)利要求5所述的制作雙功函數(shù)半導(dǎo)體元件的方法，其中該第一應(yīng) 變導(dǎo)電層與該第三應(yīng)變導(dǎo)電層由相同的材料制成。
10. 如權(quán)利要求1所述的制作雙功函數(shù)半導(dǎo)體元件的方法，其中該金屬柵極層包括一金屬或一金屬硅化物；或該金屬柵極層包括Mo、 Ru、 W、 Al、共濺鍍的鎳硅化物、或前述的組合。
11. 如權(quán)利要求1所述的制作雙功函數(shù)半導(dǎo)體元件的方法，其中該金屬 柵極層的厚度低于IO納米。
12. 如權(quán)利要求1所述的制作雙功函數(shù)半導(dǎo)體元件的方法，其中該第一 應(yīng)變導(dǎo)電層包括金屬碳化物、金屬氮化物、金屬硅化物、或前述的組合；該第一應(yīng)變導(dǎo)電層包括TaxCy、 WxCy、 TixNy、 TaxNy、 TiAlN、 TaAlN、 或前述的組合，其中x與y是實(shí)數(shù)，且(Kx， y《l;或該方法還包括導(dǎo)入C、 N、 O、或前述的組合于該第一應(yīng)變導(dǎo)電層中。
13. 如權(quán)利要求4項(xiàng)所述的制作雙功函數(shù)半導(dǎo)體元件的方法，其中該第 二應(yīng)變導(dǎo)電層包括TaxCy、 WxCy、 TixNy、 TaxNy、 TiAlN、 TaAlN、或前述的 組合，其中x與y是實(shí)數(shù)，且(Kx， y《1。
14. 一種雙功函數(shù)半導(dǎo)體元件，由權(quán)利要求1項(xiàng)所述的方法制得。
15. —種雙功函數(shù)半導(dǎo)體元件，由權(quán)利要求1項(xiàng)所述的方法制得，該雙 功函數(shù)半導(dǎo)體元件于該第一區(qū)上包括一 NMOS晶體管，且于該第二區(qū)上包括 一PMOS晶體管。
全文摘要
一種制作雙功函數(shù)半導(dǎo)體元件的方法，包括提供具有第一區(qū)與第二區(qū)的基底，于第一區(qū)與第二區(qū)上形成柵極介電層，于柵極介電層上形成金屬柵極層，其中金屬柵極層具有第一(初鍍)功函數(shù)，第一(初鍍)功函數(shù)可以通過于其上引發(fā)應(yīng)變而調(diào)整，以及選擇性形成第一應(yīng)變導(dǎo)電層于第一區(qū)的金屬柵極層上，第一應(yīng)變導(dǎo)電層施加選定的應(yīng)變于金屬柵極層上，因而引發(fā)第一區(qū)的金屬柵極層的第一(初鍍)功函數(shù)產(chǎn)生第一預(yù)定功函數(shù)偏移(ΔWF1)。本發(fā)明還提供以上述方法而制得的雙功函數(shù)半導(dǎo)體元件。本發(fā)明能夠使金屬氧化物半導(dǎo)體場效應(yīng)晶體管元件中的啟始電壓得到改善，并且工藝簡單，成本較低。
文檔編號H01L21/8238GK101471303SQ20081017335
公開日2009年7月1日 申請日期2008年11月13日 優(yōu)先權(quán)日2007年11月13日
發(fā)明者于洪宇, 張守仁, 湯瑪斯·Y·哈夫曼, 玻陀斯·杰佛瑞 申請人:臺灣積體電路制造股份有限公司;跨大學(xué)校際微電子卓越研究中心