專利名稱：：Nor閃存器件及其制造方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種NOR閃存器件及其制造方法。
背景技術(shù)：
：非易失性存儲器具有即使在電源中斷時也不丟失存儲數(shù)據(jù)的優(yōu)點(diǎn)。因此它常常用于將數(shù)據(jù)存儲在比如個人計算機(jī)(PC)基本輸入/輸出系統(tǒng)(BIOS)、機(jī)頂盒、打印機(jī)和網(wǎng)絡(luò)服務(wù)器這樣的系統(tǒng)中。近來非易失性存儲器正使用于數(shù)字相機(jī)和移動電話(cellularphone)中。一種常用非易失性存儲器是能夠以成塊方式或者根據(jù)分區(qū)單位來電擦除存儲單元中數(shù)據(jù)的電可擦除可編程只讀存儲器(EEPROM)型閃存器件。在用于這種閃存器件的編程操作過程中，來自漏極區(qū)域中的溝道熱電子積累浮柵中的電子，由此增加單元晶體管的閾值電壓。在擦除操作過程中，閃存器件在源極、襯底與浮柵之間生成高電壓以使浮柵中積累的電子放電，由此降低單元晶體管的閾值電壓。隨著高集成度的快速發(fā)展，需要減小單元尺寸。然而由于難以在工藝中保證裕度，所以難以進(jìn)一步減小單元尺寸。
發(fā)明內(nèi)容本發(fā)明的實(shí)施例提供一種NOR閃存器件及其制造方法。根據(jù)一個實(shí)施例的NOR閃存器件可以包括在半導(dǎo)體襯底上形成的柵極，該柵極配置為具有成行排列的第一多晶硅圖案、在第一多晶硅圖案上的介電膜以及在介電膜上和在第一多晶硅圖案之上排列的第二多晶硅圖案?？梢栽谙噜彽谝欢嗑Ч鑸D案之間以成列的形式在半導(dǎo)體襯底中設(shè)置多個電極。各電極列可設(shè)置為在端部分具有接觸部。根據(jù)一個實(shí)施例的NOR閃存器件的制造方法可以包括在半導(dǎo)體襯底上形成隧道氧化物膜；在隧道氧化物膜上形成第一多晶硅圖案；通過使用第一多晶硅圖案作為掩模，在半導(dǎo)體襯底上執(zhí)行離子注入工藝，而在半導(dǎo)體襯底的相鄰第一多晶硅圖案之間形成電極線；在形成有隧道氧化物膜和第一多晶硅圖案的半導(dǎo)體襯底上形成介電膜和第二多晶硅圖案；以及在各電極線的端部形成接觸部。本發(fā)明能夠減少單元的尺寸并且增加存儲器件的集成度。圖1至圖6是根據(jù)一個實(shí)施例的NOR閃存器件的橫截面視圖。圖7是根據(jù)一個實(shí)施例的NOR閃存器件的透視圖。圖8至圖11是用于說明根據(jù)一個實(shí)施例的NOR閃存器件的操作的視圖。具體實(shí)施例方式下文將參照附圖描述NOR閃存器件及其制造方法的實(shí)施例。當(dāng)這里使用術(shù)語"(在)......上"或者"(在)......之上"時，在提及層、區(qū)域、圖案或者結(jié)構(gòu)時，可以理解的是，該層、區(qū)域、圖案或者結(jié)構(gòu)可以直接地在另一層或者結(jié)構(gòu)上或者也可以存在中間層、區(qū)域、圖案或者結(jié)構(gòu)。當(dāng)這里使用術(shù)語"(在)......下"或者"(在)......以下"時，在提及層、區(qū)域、圖案或者結(jié)構(gòu)時，可以理解的是，該層、區(qū)域、圖案或者結(jié)構(gòu)可以直接地在其它層或者結(jié)構(gòu)下，或者也可以存在中間層、區(qū)域、圖案或結(jié)構(gòu)。在附圖中為了說明方便和清楚，可以夸大或者示意地示出或省略各層的厚度和尺寸。各部件的尺寸也可以不必按規(guī)定比例。NOR閃存器件可以提供用于讀取操作的外部地址總線從而允許隨機(jī)存取能力。此外，單元與位線并聯(lián)連接，這允許單獨(dú)地對單元讀取和編程。NOR閃存器件的擦除和寫入操作在逐個分區(qū)的基礎(chǔ)上進(jìn)行。圖6是根據(jù)一個實(shí)施例的NOR閃存器件的橫截面視圖，圖7是根據(jù)一個實(shí)施例的NOR閃存器件的透視圖。參照圖6和圖7，根據(jù)一個實(shí)施例的NOR閃存器件包括柵極80，形成于半導(dǎo)體襯底10上并且由第一多晶硅圖案32、介電膜40和第二多晶硅圖案60配置而成；多個電極18，以成行的形式位于半導(dǎo)體襯底10中的相鄰第一多晶硅圖案32之間；以及接觸部(contact)，在各電極18線上形成(圖8的標(biāo)號70)。如圖5b中所示，介電膜40可以由氧化物-氮化物-氧化物(ONO)膜形成，該ONO膜由第一氧化物膜42、氮化物膜44和第二氧化物膜46的堆疊物配置而成?？梢詫⒌谝谎趸锬?2設(shè)置為使該第一氧化物膜42與半導(dǎo)體襯底10的電極18相接觸的區(qū)域比第一氧化物膜42與第一多晶硅圖案32相接觸的區(qū)域更厚。根據(jù)實(shí)施例，可以按與第二多晶硅圖案60相交的圖案來設(shè)置電極18。例如，第二多晶硅圖案60可以形成為垂直于電極線18的縱軸。將參照圖1-圖7描述制造NOR閃存器件的方法。先參照圖1，可以在半導(dǎo)體襯底10中形成N阱12和P阱14。雖然未示出，但是半導(dǎo)體襯底10可以包括外延層?？梢酝ㄟ^將離子如砷(As)或者磷(P)以高濃度注入到襯底10中來形成N阱，而可以通過將離子如硼(B)以低濃度注入到襯底10中來形成P阱。參照圖2，可以在半導(dǎo)體襯底10上形成隧道氧化物膜20和第一多晶硅膜30。當(dāng)編程(熱載流子注入)和擦除(福勒一諾德漢隧道效應(yīng)(FN隧道效應(yīng)))時利用隧道氧化物膜20。因此在某些實(shí)施例中，可以通過濕氧化工藝來形成高質(zhì)量氧化物膜。參照圖3，可以圖案化第一多晶硅膜30以成行地形成相互分開預(yù)定間隔的第一多晶硅圖案32。第一多晶硅圖案32可以用作浮柵。這時，可以通過最小化在第一多晶硅圖案32之間的間隔來增加耦合比。在常規(guī)閃存器件中，在浮柵之間形成接觸部，因此在浮柵之間形成接觸需要設(shè)計裕度。然而根據(jù)本發(fā)明的實(shí)施例，由于在半導(dǎo)體襯底中形成用于源極/漏極區(qū)域的電極，所以可以減少常規(guī)接觸裕度。因此，可以通過最小化第一多晶硅圖案32之間的間隔來實(shí)現(xiàn)閃存器件的高集成度。如圖4中所示，可以在形成有第一多晶硅圖案32的半導(dǎo)體襯底10之上執(zhí)行離子注入工藝，以形成離子注入層圖案16。在一個實(shí)施例中，可以通過使用第一多晶硅圖案32作為掩模，以lxlO"5xlO"個原子/厘米2的劑量和約2040KeV的能量注入砷(As)離子來執(zhí)行離子注入工藝。由于使用成行的第一多晶硅圖案32作為掩模來執(zhí)行離子注入，所以無需更多掩模，通過自對準(zhǔn)方法來形成離子注入圖案16。通過熱處理工藝來激活離子注入層圖案16，從而它們可以用作電極(參見圖5a的標(biāo)號18)。參照圖5a和圖5b，可以在包括第一多晶硅圖案32的半導(dǎo)體襯底10上形成介電膜40。介電膜40可以由依次形成第一氧化物膜42、氮化物膜44和第二氧化物膜46的氧化物-氮化物-氧化物(ONO)形成。介電膜40用于隔離上下多晶硅圖案。例如可以通過熱氧化工藝來形成第一氧化物膜42。例如可以通過低壓化學(xué)氣相沉積(LP-CVD)工藝來形成氮化物膜44。例如可以通過化學(xué)氣相沉積(CVD)工藝借助高溫氧化(HTO)來形成第二氧化物膜42。在用于形成第一氧化物膜42的熱氧化工藝中，可以激活離子注入圖案16的擴(kuò)散現(xiàn)象以形成電極18。因而，可以使用第一多晶硅圖案32通過自對準(zhǔn)方法來形成電極18。因此無需符合電極18與作為浮柵的第一多晶硅圖案32的重疊(overlay)。另外，在形成離子注入層圖案16之后，無需用于激活的單獨(dú)熱工藝，即可通過用于形成第一氧化物膜42的熱氧化工藝來激活離子注入層16。另外參照圖5b，當(dāng)執(zhí)行用于形成第一氧化物膜42的熱氧化工藝時，在形成離子注入層圖案16的區(qū)域出現(xiàn)熱氧化的速度更快，從而與半導(dǎo)體襯底10的電極18相接觸的區(qū)域42a形成為比與第一多晶硅圖案32相接觸的區(qū)域42b更厚。由于與半導(dǎo)體襯底io的電極18相接觸的區(qū)域42a形成為比與第一多晶硅圖案32相接觸的區(qū)域42b更厚，所以可以在用于形成控制柵極的蝕刻工藝(稍后描述)中阻止對形成有電極18的襯底的損壞。因此能夠阻止因蝕刻損壞而引起的電極18中電阻的增加。在一個具體實(shí)施例中，與第一多晶硅圖案32相接觸的區(qū)域42b的第一氧化物膜42可以形成為約IOOA的厚度，而與半導(dǎo)體襯底10的電極18相接觸的區(qū)域的第一氧化物膜42可以形成為約250~300A的厚度。參照圖6，可以在形成有第一多晶硅圖案32和介電膜40的半導(dǎo)體襯底10上形成第二多晶硅圖案60。第一多晶硅圖案32、介電膜40和第二多晶硅圖案60提供柵極80。根據(jù)一個實(shí)施例，可以在襯底10上形成第二多晶硅膜。然后，可以通過例如光刻工藝來提供用于形成第二多晶硅圖案60的圖案掩模。可以蝕刻第二多晶硅膜以形成第二多晶硅圖案60。在進(jìn)一步實(shí)施例中，可以去除暴露的介電質(zhì)40和第一多晶硅圖案32的暴露區(qū)域。在蝕刻工藝中，由于厚厚地形成與半導(dǎo)體襯底10的電極18接觸的區(qū)域42a的第一氧化物膜42，所以可以阻止對電極18的損壞。第二多晶硅圖案60可以用作控制柵極以激發(fā)在第二多晶硅圖案60以下形成的第一多晶硅圖案32中的電荷，從而第二多晶硅圖案60實(shí)現(xiàn)施加用于充電和放電的偏置電壓的作用。參照圖7，控制柵極(第二多晶硅圖案60)可以用作字線(WL)，電極18可以用作位線(BL)。在又一實(shí)施例中，可以在柵極80的側(cè)壁上形成間隔件(未示出)，可以在形成有柵極80和間隔件的半導(dǎo)體襯底IO上形成層間隔離膜(未示出)?？梢酝ㄟ^層間隔離膜形成連接到各電極18的接觸部(參見圖8的標(biāo)號70)。這時，可以對用作位線的各電極18形成一個接觸部。圖8至圖11是用于說明根據(jù)一個實(shí)施例的NOR閃存器件的操作的視圖。圖8是根據(jù)一個實(shí)施例布置的NOR閃存器件的平面示意圖，圖9是用于說明編程操作的圖。如圖8中所示，形成NOR閃存器件，從而電極18和用作控制柵極的第二多晶硅圖案60以交叉線方式排列?？梢栽谠诟麟姌O18位于第二多晶硅圖案線60外側(cè)的電極線18的端部區(qū)域處上形成接觸部70?？刂茤艠O(第二多晶硅圖案60)可以用作字線(WL)而電極18可以用作位線(BL)。在根據(jù)一個實(shí)施例的NOR閃存器件中，為了對C區(qū)域編程，BL0和BL3電極為浮置的、BL1電極接地，向BL2電極施加5V電壓?？刂茤艠O(第二多晶硅圖案60)的WL0、WL2和WL3電極接地，向WL1電極施加9V電壓，并且半導(dǎo)體襯底10的P阱區(qū)域14接地。如示出了包括C區(qū)域的橫截面的圖9中所示，(使用BL1和BL2)向C區(qū)域的溝道施加地電壓和5V電壓以產(chǎn)生熱載流子，同時向WL1電極施加9V電壓，從而將來自C區(qū)域溝道的熱載流子注入到浮柵(第一多晶硅圖案32)用于編程。這時，由于BL0浮置，所以即使向WL1電極施加9V電壓而從BL1向A區(qū)域的溝道施加地電壓，在A區(qū)域中也不發(fā)生編程。此外，由于BL3浮置，所以即使向B區(qū)域的溝道施加5V電壓而向WL1電極施加9V電壓，在B區(qū)域中也不發(fā)生編程。向D區(qū)域和E區(qū)域的溝道施加地電壓和5V電壓從而生成熱載流子，但是WL0和WL2電極接地，從而對于這些區(qū)域不執(zhí)行編程操作。圖10是根據(jù)一個實(shí)施例布置的NOR閃存器件的平面示意圖，圖11是用于說明擦除操作的視圖。在根據(jù)一個實(shí)施例的NOR閃存器件中，為了擦除已編程的C區(qū)域，使BL0和BL3電極浮置、BL1電極接地而向BL2電極施加9V電壓?？刂茤艠O的WL0、WL2和WL3電極接地，向WL1電極施加-9V電壓，而向半導(dǎo)體襯底10的P阱區(qū)域14施加9V電壓。如圖11中所示，向C區(qū)域的溝道施加地電壓和9V電壓，并且同時向WL1電極施加-9V而向半導(dǎo)體襯底10的P阱區(qū)域14施加9V以使在編程操作過程中注入浮柵的電子放電。通過F-N隧道效應(yīng)出現(xiàn)放電。表1示出了根據(jù)具體實(shí)施例的NOR閃存器件的操作所施加的電壓。<table>tableseeoriginaldocumentpage10</column></row><table>根據(jù)操作單元，電極18可以是源極或者漏極。因此，在表中提供的源極和漏極區(qū)別代表了作為用于單元的電極18的特定位線。如上所述，由于作為位線的電極使用浮柵來自對準(zhǔn)，所以應(yīng)當(dāng)符合浮柵和有源區(qū)的對準(zhǔn)。另外，由于使用浮柵作為掩模通過注入離子來形成電極，所以無需單獨(dú)掩模。此外，通過使用熱氧化工藝來形成用于ONO膜的初始氧化物膜，所以在離子注入之后也不需要單獨(dú)的熱處理工藝。另外，根據(jù)位線而不是按單元來提供接觸部，可以增加工藝裕度并且提高單元的集成度，這使得能夠?qū)崿F(xiàn)存儲器件的緊湊性。通過利用NOR型結(jié)構(gòu)可以實(shí)現(xiàn)高速操作，并且與NAND型閃存一樣設(shè)置數(shù)目減少的接觸部則可以兼?zhèn)銷OR型和NAND型閃存的優(yōu)點(diǎn)。根據(jù)實(shí)施例，與電極區(qū)相接觸的ONO膜的氧化物膜形成為比該氧化物膜與其它區(qū)域相接觸的部分更厚，從而當(dāng)在形成控制柵極過程中執(zhí)行后續(xù)蝕刻工藝時保護(hù)電極。因此有可能阻止因蝕刻損壞所致的位線電阻增加。根據(jù)一個實(shí)施例，由電極分離各單元，而無需在單元之間形成淺溝槽隔離，這使得能夠減少單元的尺寸并且增加存儲器件的集成度。在本說明書中提到的"一個實(shí)施例"、"實(shí)施例"、"示例性實(shí)施例"等，都意味著結(jié)合實(shí)施例所描述的特定的特征、結(jié)構(gòu)、或特性被包含在本發(fā)明的至少一個實(shí)施例中。在本說明書各處出1L的這些詞語并不一定都指同一個實(shí)施例。此外，當(dāng)結(jié)合任一實(shí)施例來描述特定的特征、結(jié)構(gòu)、或特性時，則認(rèn)為其落入本領(lǐng)域技術(shù)人員可以結(jié)合其它的實(shí)施例來實(shí)施這些特征、結(jié)構(gòu)或特性的范圍內(nèi)。雖然以上參考本發(fā)明的多個示例性實(shí)施例而對實(shí)施例進(jìn)行了描述，但應(yīng)理解的是，本領(lǐng)域人員可以導(dǎo)出落在此公開文件的原理的精神和范圍內(nèi)的許多其它改型和實(shí)施例。更具體地說，在此公開文件、附圖以及所附權(quán)利要求書的范圍內(nèi)，能夠?qū)M件和/或附件組合排列中的排列進(jìn)行各種變更與改型。除了組件和/或排列的變更與改型之外，本發(fā)明的其他應(yīng)用對本領(lǐng)域技術(shù)人員而言也是顯而易見的。權(quán)利要求1.一種NOR閃存器件，包括柵極，位于半導(dǎo)體襯底上，所述柵極包括多個第一多晶硅圖案，以預(yù)定間隔隔開，用于提供浮柵，介電膜，位于所述多個第一多晶硅圖案上，以及第二多晶硅圖案，在所述多個第一多晶硅圖案之上排列并且位于所述介電膜上，用于提供用于所述浮柵的控制柵極；線形的多個電極，各電極以介于相鄰的所述第一多晶硅圖案之間的所述間隔設(shè)置于所述半導(dǎo)體襯底中；以及接觸部，用于所述多個電極，所述接觸部設(shè)置于各電極上的端部區(qū)域。2.根據(jù)權(quán)利要求1所述的NOR閃存器件，其中所述第二多晶硅圖案形成字線。3.根據(jù)權(quán)利要求l所述的NOR閃存器件，其中所述多個電極中的各電極形成位線。4.根據(jù)權(quán)利要求l所述的NOR閃存器件，其中所述介電膜包括由第一氧化物膜、氮化物膜和第二氧化物膜的堆疊物配置的氧化物-氮化物-氧化物膜。5.根據(jù)權(quán)利要求4所述的NOR閃存器件，其中所述第一氧化物膜與所述多個電極相接觸的部分比所述第一氧化物膜與所述第一多晶硅圖案相接觸的部分更厚。6.根據(jù)權(quán)利要求5所述的NOR閃存器件，其中所述第一氧化物膜與所述多個電極相接觸的所述部分具有約250-300A的厚度。7.根據(jù)權(quán)利要求l所述的NOR閃存器件，其中所述多個電極以與所述第二多晶硅圖案相交的圖案來形成，從而各電極在與所述第二多晶硅圖案的縱軸垂直的方向上延伸。8.根據(jù)權(quán)利要求l所述的NOR閃存器件，其中所述多個電極在相鄰的所述第一多晶硅圖案之間自對準(zhǔn)。9.根據(jù)權(quán)利要求l所述的NOR閃存器件，其中所述多個電極通過將離子注入到所述半導(dǎo)體襯底的區(qū)域中來形成。10.—種NOR閃存器件的制造方法，包括在半導(dǎo)體襯底上形成隧道氧化物膜；在所述隧道氧化物膜上形成多個第一多晶硅圖案；在所述半導(dǎo)體襯底中相鄰的第一多晶硅圖案之間形成具有線形的多個電極；在所述多個第一多晶硅圖案上形成介電膜；在所述介電膜上形成第二多晶硅圖案，所述第二多晶硅圖案在與所述多個電極的縱軸垂直的方向上排列；以及在各電極上形成接觸部。11.根據(jù)權(quán)利要求10所述的方法，其中在所述半導(dǎo)體襯底中相鄰的第一多晶硅圖案之間形成所述電極包括使用所述多個第一多晶硅圖案作為掩模來執(zhí)行離子注入工藝。12.根據(jù)權(quán)利要求10所述的方法，其中形成所述介電膜包括通過形成第一氧化物膜、形成氮化物膜和形成第二氧化物膜來形成氧化物-氮化物-氧化物膜。13.根據(jù)權(quán)利要求12所述的方法，其中形成所述第一氧化物膜包括執(zhí)行熱氧化工藝。14.根據(jù)權(quán)利要求12所述的方法，其中在所述半導(dǎo)體襯底中相鄰的第一多晶硅圖案之間形成所述電極包括使用所述多個第一多晶硅圖案作為掩模來執(zhí)行離子注入工藝；以及在用于形成所述第一氧化物膜的熱氧化工藝過程中激活注入的離子。15.根據(jù)權(quán)利要求12所述的方法，其中形成所述第一氧化物膜包括形成所述第一氧化物膜與所述多個電極相接觸的區(qū)域，所述第一氧化物膜與所述多個電極相接觸的區(qū)域比所述第一氧化物膜與所述多個第一多晶硅圖案相接觸的區(qū)域更厚。16.根據(jù)權(quán)利要求15所述的方法，其中與所述多個電極接觸的所述區(qū)域的所述第一氧化物膜形成為約250~300A的厚度。17.根據(jù)權(quán)利要求15所述的方法，其中形成所述第二多晶硅圖案包括在形成有所述多個第一多晶硅圖案和所述介電膜的所述半導(dǎo)體襯底上形成第二多晶硅層；以及通過在所述第二多晶硅層上執(zhí)行蝕刻工藝直至暴露所述介電質(zhì)的多個區(qū)域來圖案化所述第二多晶硅層，所述方法還包括蝕刻所述介電質(zhì)的多個暴露區(qū)域，直至暴露所述多個第一多晶硅圖案的多個區(qū)域；以及蝕刻所述多個第一多晶硅圖案的多個暴露區(qū)域，其中在蝕刻所述多個第一多晶硅圖案的所述多個暴露區(qū)域時，厚厚地形成的所述第一氧化物膜保護(hù)所述電極不受損壞。18.根據(jù)權(quán)利要求12所述的方法，其中形成所述氮化物膜包括執(zhí)行低壓化學(xué)氣相沉積工藝；形成所述第二氧化物膜包括執(zhí)行化學(xué)氣相沉積工藝。19.根據(jù)權(quán)利要求10所述的方法，其中形成所述多個電極包括使用所述第一多晶硅圖案作為掩模，以"10155><1015個原子/厘米2的劑量和約2040KeV的能量將砷離子注入到所述襯底中。20.根據(jù)權(quán)利要求10所述的方法，其中使用所述多個第一多晶硅圖案通過自對準(zhǔn)方法來形成所述電極，從而符合所述多個電極與所述多個第一多晶硅圖案的重疊對準(zhǔn)。全文摘要本發(fā)明提供了NOR閃存及其制造方法的實(shí)施例?？梢栽谙噜彽谝欢嗑Ч鑸D案之形成位線作為自對準(zhǔn)源極和漏極區(qū)域?？梢愿鶕?jù)位線而不是根據(jù)每個單元來提供用于源極和漏極區(qū)域的接觸?？梢孕纬勺志€作為第二多晶硅圖案，這些第二多晶硅圖案用作為控制柵極并且設(shè)置為與位線的縱軸垂直供。在形成第二多晶硅圖案過程中，可以蝕刻介電膜和第一多晶硅圖案的暴露區(qū)域以在第二多晶硅圖案以下形成浮柵。本發(fā)明能夠減少單元的尺寸并且增加存儲器件的集成度。文檔編號H01L27/115GK101369585SQ20081014596公開日2009年2月18日申請日期2008年8月14日優(yōu)先權(quán)日2007年8月14日發(fā)明者樸圣根申請人:東部高科股份有限公司