專(zhuān)利名稱：集成電路制作方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)于一種集成電路設(shè)計(jì)及布局(Integrated Circuit Design and Layout)技術(shù)，特別是指一種具備光掩模(mask)再利用性的集成電路制作方法。
背景技術(shù)：
在許多系統(tǒng)應(yīng)用中，經(jīng)常會(huì)使用多個(gè)功能相似的硬件單元來(lái)增強(qiáng)工作效 能。例如，通訊系統(tǒng)通過(guò)增加接收器個(gè)數(shù)提升接收能力；電腦系統(tǒng)以多個(gè)處 理器來(lái)加快運(yùn)算速度并提高可承載運(yùn)算能力。其中，各個(gè)系統(tǒng)所需硬件單元 的^:目隨應(yīng)用層次和目的而不同。
已知用以提供不同硬件單元數(shù)目的方法有三
第一種方法，是利用單一套光掩模制作包含硬件單元的管芯(die)，然后 依據(jù)實(shí)際應(yīng)用將多個(gè)管芯封裝(package)成包含期望硬件單元數(shù)目的芯片。如 此雖可大幅降低光掩模費(fèi)用，但是硬件單元間的溝通將受限于每一管芯的焊 墊(pad)數(shù)目，且傳送速度也受影響。除此之外，封裝成本也將相對(duì)提高許多。
第二種方法，是針對(duì)每一需要不同硬件單元數(shù)目的用途，分別制作一套 光掩模來(lái)生產(chǎn)對(duì)應(yīng)芯片(chip)。雖然較不用擔(dān)心硬件單元間的溝通，但是下 單多套光掩模并不符經(jīng)濟(jì)效益。
第三種方法，是以一套光掩模生產(chǎn)包含硬件單元的芯片，然后視情況在 印刷電路板(Printed Circuit Board,簡(jiǎn)稱PCB)上設(shè)置期望數(shù)目的芯片。這樣 的方法雖然可以簡(jiǎn)化光掩模和封裝的下單，但是實(shí)際應(yīng)用時(shí)硬件單元間的溝 通仍會(huì)受到每一芯片的接腳(pin)的限制，且所費(fèi)封裝成本也不低。

發(fā)明內(nèi)容
因此，本發(fā)明的目的，即在于提供一種可以降低光掩模和封裝成本的集 成電路制作方法，能重復(fù)利用光掩模來(lái)生產(chǎn)多種包含不同硬件單元數(shù)目的芯 片，且不使硬件單元間的溝通受到過(guò)多限制。于是，本發(fā)明集成電路制作方法包含以下步驟在多個(gè)硬件單元整合布 線的S層電路布局中，將同一硬件單元的電路布線分布于每層的相對(duì)相同位 置；將每層的相對(duì)相同位置形成聚集電路，并于其中的C層至少以溝通布線 連接同一層的不同硬件單元的聚集電路；及將每個(gè)溝通布線集中于其中C層 的另一個(gè)相對(duì)相同位置，且C為小于S的正整數(shù)；其中，該另一個(gè)相對(duì)相同 位置至少包含一切割道以上的寬度，且該切割道是否切割將決定所產(chǎn)生的管 芯數(shù)目以及每一管芯所包含的硬件單元數(shù)目。


圖r是一示意圖，說(shuō)明屬于同一硬件單元的電路布線分布于s層電路布
局的相對(duì)相同位置；
圖2是一示意圖，說(shuō)明管芯包含多個(gè)模塊，且每個(gè)模塊間預(yù)留適當(dāng)寬度 的切割道；
圖3是一示意圖，說(shuō)明管芯受一道額外切割所切割；
圖4是一示意圖，說(shuō)明管芯受二道額外切割所切割；
圖5是一示意圖，說(shuō)明管芯受二道額外切割而形成分別包含一個(gè)硬件單 元的切割區(qū)塊；及
圖6是一示意圖，說(shuō)明管芯受二道額外切割而形成分別包含一、二、四 個(gè)硬件單元的切割區(qū)塊。主要元件符號(hào)說(shuō)明
1:管芯
11:模塊
111:輸入輸出焊墊 12:模塊
121:輸入輸出焊墊 13:模塊
131:輸入輸出焊墊 14:模塊
141:輸入輸出焊墊 15:信號(hào)連接 2:管芯cutl 7:額外切割 imitl 4:硬件單元 C畫(huà)s卜4: 聚集電路
Punit1 4: 位置 Pconnect <丄置
具體實(shí)施例方式
有關(guān)本發(fā)明的前述及其他技術(shù)內(nèi)容、特點(diǎn)與功效，在以下配合參考附圖 示出的二個(gè)優(yōu)選實(shí)施例的詳細(xì)說(shuō)明中，將可清楚的呈現(xiàn)。
在本發(fā)明被詳細(xì)描述之前，要注意的是，在以下的說(shuō)明內(nèi)容中，類(lèi)似的 元件是以相同的編號(hào)來(lái)表示。
本發(fā)明集成電路制作方法的優(yōu)選實(shí)施例適用于生產(chǎn)多種包含不同硬件
單元數(shù)目的芯片，且每一硬件單元皆可獨(dú)立或合并運(yùn)作，例如每一硬件單 元可作為無(wú)線通訊系統(tǒng)的接收器。主要原理在于先將多個(gè)功能相似的硬件單 元整合布線(routing)在S層電路布局(layout)中，然后經(jīng)光掩模制作和芯片加 工后，再將其切割并封裝成包含期望^:目的硬件單元的芯片。第一優(yōu)選實(shí)施例
請(qǐng)參閱圖l,在電路布局時(shí)，使屬于同一硬件單元unitl、 unit2、 unit3、 unit4的電路布線分布于該S層電路布局的相對(duì)相同位置Puniu、 Punit2、 Punit3、 Punit4,并集合每層的相對(duì)相同位置Punit,~4形成聚集電路C
massl 、 C隱ss2、 Cmass3、
Cmass4。于其中的C層，至少以溝通布線連接同一層的不同硬件單元unit1 4 的聚集電路Cmassl~4，并將每個(gè)溝通布線集中于其中C層的另一個(gè)相對(duì)相同
位置Pc畫(huà)ect,且C為小于S的正整數(shù)。而該另一個(gè)相對(duì)相同位置Pc畫(huà)ect至少
包含一切割道以上的寬度，且該切割道是否切割將決定所產(chǎn)生的管芯(die)數(shù)
目以及每一管芯所包含的硬件單元數(shù)目。
此外，這些聚集電路CmasSM的安置(place)間隔必須符合芯片切割規(guī)則， 以使不同聚集電路Cmassl~4間預(yù)留適當(dāng)寬度的切割道，確保之后的切割作業(yè) 不令硬件單元unitl 4效能受損壞。這樣的做法不同于一般布局所采用的任 意布線方式。
而溝通布線所在的C層電路布局可根據(jù)單一芯片所期望硬件單元數(shù)目 來(lái)調(diào)整修改，以適切地僅聯(lián)系不同數(shù)目的硬件單元，以為后續(xù)作業(yè)中若有要切割切割道做準(zhǔn)備。此時(shí)其余(s-c)層電路布局是維持不變的，且至多需調(diào)整
該C層電路布局。舉例來(lái)說(shuō)若是已知會(huì)需要生產(chǎn)包含四硬件單元的芯片(用 途l,如圖2所示)、包含二硬件單元的芯片(用途2，如圖3所示)及包含 一硬件單元的芯片(用途3，如圖4所示)。當(dāng)已完成用途l芯片的布局時(shí)， 只需要修改C層電路布局中的至少 一部分(假設(shè)是C2unit( C2> 0))層電路布局) 即可完成用途2芯片的布局；當(dāng)已完成用途2芯片的布局時(shí)，只需要再修改 C層電路布局中的至少一部分CE設(shè)相較于用途2芯片的布局，會(huì)發(fā)生異動(dòng)的 電路布局層數(shù)是C^it(C,一 >0))個(gè))即可完成用途3芯片的布局。請(qǐng)注意，布
局修改可能是針對(duì)修改層的Pe謹(jǐn)ect(例如去除溝通布線)或是Punit卜4(例如
避免輸入浮接(i叩ut floating))位置。
接著，為每一層可能的電路布局制作一光掩模層，而本例的可能電路布 局層數(shù)為S+C2unit+Clunit。然后，根據(jù)實(shí)際用途，從這些光掩模層中選出適當(dāng) 的S個(gè)光掩模層來(lái)加工成所需芯片(wafer)，如圖2、 3、 4所示。
以圖2而言，芯片的其中一管芯(die)l包含多個(gè)分別對(duì)應(yīng)這些聚集電路 Cm咖卜4的模塊11、 12、 13、 14和多個(gè)分別對(duì)應(yīng)這些溝通布線且位于切割道 上的信號(hào)連接15,而不同模塊11~14間的信號(hào)連接15是曝露于相關(guān)模塊 1卜14外。并且每一模塊11~14包括多個(gè)輸入輸出焊墊111、 121、 131、 141(1/0 pad)。其中，圖3和圖4的部分切割道不存在具聯(lián)系作用的信號(hào)連接15是因 為布局時(shí)已視情況調(diào)整修改。
接著，對(duì)管芯1進(jìn)行額外切割以得到包含期望硬件單元數(shù)目的切割區(qū)塊， 且每一切割道皆可選擇進(jìn)行切割或不進(jìn)行切割。選擇用途1時(shí)(見(jiàn)圖2),因 為恰巧管芯1的硬件單元數(shù)目符合所需，所以不需進(jìn)行額外切割。選擇用途 2時(shí)(見(jiàn)圖3)，是沿著已無(wú)聯(lián)系關(guān)系的切割道來(lái)執(zhí)行一額外切割cutl,來(lái)得到 二個(gè)切割區(qū)塊(一個(gè)由模塊11和12組成， 一個(gè)由模塊13和14組成)。同理， 對(duì)圖4(用途3)中已無(wú)聯(lián)系關(guān)系的切割道進(jìn)行額外切割cut2、 cut3,即可獲取 四個(gè)分別屬于模塊11 14的切割區(qū)塊。由于所得切割區(qū)塊均可獨(dú)立運(yùn)作，所 以皆可視為管芯，最后分別進(jìn)行封裝作業(yè)即能獲取期望的芯片。
本實(shí)施例修改電路布局的原因在于當(dāng)模塊11~14的運(yùn)作不能獨(dú)立于信 號(hào)連接15時(shí)，若不經(jīng)修改直接對(duì)圖2的管芯1進(jìn)行切割，可能會(huì)造成每一 切割區(qū)塊內(nèi)的部分相關(guān)電^各無(wú)法正常運(yùn)作，例如輸入浮4妄(input floating)。
至此可知，本實(shí)施例僅需通過(guò)不同版本的修改電路布局和額外切割作業(yè)，便能制成期望芯片。在這樣的芯片中，硬件單元unitl 4間的溝通是直 接以布局布線來(lái)實(shí)現(xiàn)，所以傳送速度不受影響，且信號(hào)連接15數(shù)目可依據(jù) 布線電路而定，不會(huì)像已知那樣受芯片的接腳或管芯的焊墊所限制。第二優(yōu)選實(shí)施例
而布局作業(yè)時(shí)，未必需要修改該C層電路布局，可以視實(shí)際電路設(shè)計(jì)來(lái) 判定。而當(dāng)電路設(shè)計(jì)使得模塊11 14的運(yùn)作能獨(dú)立于信號(hào)連接15時(shí)，電路 布局不需異動(dòng)，可直接任意切割該管芯來(lái)取得期望芯片，例如圖5的管芯 1可通過(guò)額外切割cut4、 cut5來(lái)制成包含一個(gè)硬件單元的芯片。而圖6的管 芯2可受額外切割cut6、 cut7切割后，分別封裝為包含一、二、四個(gè)硬件單 元的芯片。
值得注意的是，通常修改層數(shù)會(huì)隨電路設(shè)計(jì)優(yōu)劣而不同，最差情況是所 有集中布局的C層電路布局都必須修改，而最佳情況是不需修改即可進(jìn)行切 割。所以，電路設(shè)計(jì)者的事先考量將有助于本發(fā)明的順利進(jìn)行。譬如 一些 電路設(shè)計(jì)者會(huì)為各種可能情況(即針對(duì)每一管芯所包含的硬件單元數(shù)目)設(shè)定 工作模式，當(dāng)選用特定工作模式時(shí)，可使切割區(qū)塊的運(yùn)作獨(dú)立于信號(hào)連接15, 如此便可降低修改電路布局層數(shù)，甚至是不需任何更動(dòng)。
更值得注意的是，集中布局的C個(gè)光掩模層可以是指金屬(Metal)光掩模 層或連接(Via)光掩模層，且不以此為限。且該C個(gè)光掩模層可以是彼此連續(xù) 關(guān)系，也可以自所有S個(gè)光掩模層中任意選取。當(dāng)然，被修改的C她2、 Cunitl 層電路布局也不必是連續(xù)的。再者，這些信號(hào)連接15可以是用來(lái)聯(lián)系不同 模塊11 14,但也可用來(lái)當(dāng)作相關(guān)模塊11 14的輸入輸出焊墊111~141,以 為輸入輸出用途。
綜上所述，本發(fā)明集成電路制作方法將用以溝通不同硬件單元unitl 4 的聚集電路C,s, 4間溝通布線集中布局在C層電路布局內(nèi)，所以最多只需 修改其中C2unit、 Qunit層電路布局，即可進(jìn)行光掩模和芯片切割作業(yè)，以封 裝成多個(gè)包含不同硬件單元數(shù)目的芯片，且無(wú)礙于硬件單元unitl 4間的溝 通，故確實(shí)能達(dá)成本發(fā)明的目的。
以上所述者，僅為本發(fā)明的優(yōu)選實(shí)施例而已，當(dāng)不能以此限定本發(fā)明實(shí) 施的范圍，即大凡依本發(fā)明權(quán)利要求及發(fā)明說(shuō)明內(nèi)容所作的筒單的等同變化 與修飾，皆仍屬本發(fā)明專(zhuān)利涵蓋的范圍內(nèi)。
權(quán)利要求
1.一種集成電路制作方法，包含以下步驟在多個(gè)硬件單元整合布線的S層電路布局中，將同一硬件單元的電路布線分布于每層的相對(duì)相同位置；將每層的相對(duì)相同位置形成聚集電路，并于其中的C層至少以溝通布線連接同一層的不同硬件單元的聚集電路；及將每個(gè)溝通布線集中于其中C層的另一個(gè)相對(duì)相同位置，且C為小于S的正整數(shù)；其中，該另一個(gè)相對(duì)相同位置至少包含一切割道以上的寬度，且該切割道是否切割將決定所產(chǎn)生的管芯數(shù)目以及每一管芯所包含的硬件單元數(shù)目。
2. 依據(jù)權(quán)利要求1所述的集成電路制作方法，其中每一聚集電路的安置 間隔均符合芯片切割規(guī)則，以預(yù)留適當(dāng)寬度作為該切割道。
3. 依據(jù)權(quán)利要求1所述的集成電路制作方法，其中每一切割道皆可選擇 進(jìn)行切割或不進(jìn)行切割。
4. 依據(jù)權(quán)利要求1所述的集成電路制作方法，其中若有要切割該切割 道，則至多需調(diào)整該C層電路布局。
5. 依據(jù)權(quán)利要求4所述的集成電路制作方法，其中該C層電路布局可根 據(jù)切割出的管芯所將包含的硬件單元數(shù)目來(lái)調(diào)整。 '
6. 依據(jù)權(quán)利要求1所述的集成電路制作方法，其中對(duì)應(yīng)C層電路布局的 是金屬光掩模層。
7. 依據(jù)權(quán)利要求1所述的集成電路制作方法，其中對(duì)應(yīng)C層電路布局的 是連接光掩模層。
8. 依據(jù)權(quán)利要求1所述的集成電路制作方法，其中對(duì)應(yīng)C層電路布局的 包含金屬光掩模層及連接光掩模層。
9. 依據(jù)權(quán)利要求1所述的集成電路制作方法，其中每一管芯包含多個(gè)分 別對(duì)應(yīng)這些溝通布線的信號(hào)連接，而其中一部份能用來(lái)當(dāng)作輸入輸出用途。
10. 依據(jù)權(quán)利要求1所述的集成電路制作方法，還包含以下步驟 針對(duì)每一管芯所包含的硬件單元數(shù)目，對(duì)個(gè)別管芯設(shè)定工作模式。
11. 依據(jù)權(quán)利要求1所述的集成電路制作方法，其中每一硬件單元皆可獨(dú) 立或合并作為無(wú)線通訊系統(tǒng)的接收器。
全文摘要
本發(fā)明公開(kāi)了一種集成電路制作方法，其包含以下步驟在多個(gè)硬件單元整合布線的S層電路布局中，將同一硬件單元的電路布線分布于每層的相對(duì)相同位置；將每層的相對(duì)相同位置形成聚集電路，并于其中的C層至少以溝通布線連接同一層的不同硬件單元的聚集電路；及將每個(gè)溝通布線集中于其中C層的另一個(gè)相對(duì)相同位置，且C為小于S的正整數(shù)；其中，該另一個(gè)相對(duì)相同位置至少包含一切割道以上的寬度，且該切割道是否切割將決定所產(chǎn)生的管芯數(shù)目以及每一管芯所包含的硬件單元數(shù)目。
文檔編號(hào)H01L21/70GK101609811SQ200810128859
公開(kāi)日2009年12月23日 申請(qǐng)日期2008年6月20日 優(yōu)先權(quán)日2008年6月20日
發(fā)明者康漢彰, 楊立平, 陳碧成, 顏仁鴻 申請(qǐng)人:瑞昱半導(dǎo)體股份有限公司