專利名稱：集成電路封裝及其形成方法、晶圓級集成電路封裝結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路封裝技術(shù)，更具體地說，涉及晶圓級球柵陣列封裝。
背景技術(shù)：
通常使用封裝技術(shù)來實(shí)現(xiàn)集成電路芯片與其它電路的連接，將其貼裝在印
刷電路板(PCB)上。球柵陣列(BGA)封裝就是這類IC芯片封裝技術(shù)中的一種。 與當(dāng)前其它'封裝解決方案相比較，BGA封裝能夠提供更小的腳位 (footprints) 。 BGA封裝在封裝基片的底部外表面設(shè)有焊球盤(solder ball pads)陣列。將焊球貼附在悍球盤上，焊球回流即可將封裝體貼裝在PCB上。
晶圓級BGA封裝是一種較先進(jìn)的BGA封裝。業(yè)內(nèi)有關(guān)晶圓級BGA封裝有多 種稱法，其中包括晶圓級芯片尺寸封裝(WLCSP)。在晶圓級BGA封裝中，當(dāng)IC 芯片尚未從其加工晶圓上分割下來時(shí)，就將焊球直接安裝到IC芯片上。因而， 相對于包括傳統(tǒng)BGA封裝在內(nèi)的其它IC封裝類型，晶圓級BGA封裝能夠制造 得更加細(xì)小，且較高的引腳外突(with high pin out)。
由于目前在縮小制造公差(如65nm)以及滿足嚴(yán)格的用戶可靠性、成本壓 力方面的持續(xù)需求，為晶圓級BGA封裝技術(shù)的實(shí)施帶來困難。在工作性能及可 靠性評估測試中，需要在晶圓級BGA封裝上施加外部應(yīng)力。這些應(yīng)力將通過焊 料互連轉(zhuǎn)移到封裝體上。對于晶圓級封裝，通常需要在封裝體中設(shè)計(jì)兩層聚合 物作為焊球互連與芯片之間的應(yīng)力緩沖層。然而，在BGA封裝中加設(shè)兩層聚合 物會增大成本。
因此，有必要對晶圓級封裝制造工藝進(jìn)行改進(jìn)，使其既能夠滿足所需的可 靠性，又能符合成本要求，同時(shí)能夠縮小制造公差且具有更小的封裝尺寸
發(fā)明內(nèi)容
本發(fā)明公開了一種晶圓級集成電路(ic)封裝的方法、系統(tǒng)及裝置。使用了
路由互連將芯片接線端連接至突點(diǎn)互連(或其它類型的封裝互連)。 一方面，路 由互連直接(例如使用焊料)將芯片接線端和突點(diǎn)互連相連。另一方面，在路
由互連上加一層金屬層，以安裝(mount)突點(diǎn)互連，從而將芯片接線端連接至 突點(diǎn)互連。
在另一方面，可以采用單個(gè)絕緣層來吸收加在突點(diǎn)互連上的應(yīng)力，同時(shí)相 比多個(gè)聚合物層配置而言，單個(gè)絕緣層配置能夠使所需要的制造過程步驟更 少。
在本發(fā)明的一個(gè)示例中，提供一種IC封裝，包括IC芯片、IC芯片表面 的絕緣層、多個(gè)路徑(via)、多個(gè)路由互連(routing interconnect)及多個(gè) 突點(diǎn)互連(bump interconnect)。所述IC封裝具有在IC芯片表面配置成陣列 的多個(gè)接線端。多個(gè)路徑穿過所述絕緣層與所述多個(gè)接線端相連。多個(gè)路由互 連中的每一個(gè)具有第一部分和第二部分。每個(gè)路由互連的第一部分經(jīng)由對應(yīng)的 路徑與多個(gè)接線端中對應(yīng)的一個(gè)接線端相連，每個(gè)路由互連的第二部分在所述 絕緣層上延伸。多個(gè)突點(diǎn)互連中的每一個(gè)突點(diǎn)互連與多個(gè)路由互連中對應(yīng)的一 個(gè)路由互連的第二部分相連。
在本發(fā)明的另一示例中，提供一種形成多個(gè)IC封裝的方法。接收(receive)
具有多個(gè)集成電路區(qū)域的晶圓，每個(gè)集成電路區(qū)域都具有在晶圓的表面配置成 陣列的多個(gè)接線端。在晶圓上形成絕緣層。穿過絕緣層形成多個(gè)路徑(via)， 以實(shí)現(xiàn)到達(dá)每個(gè)集成電路區(qū)域的多個(gè)片上接線端的連通。在絕緣層上形成多個(gè) 路由互連，使得多個(gè)路由互連中的每一個(gè)路由互連具有經(jīng)由穿過絕緣層的對應(yīng) 路徑與對應(yīng)的接線端相連的第一部分，以及在絕緣層上延伸的第二部分。在多 個(gè)路由互連上形成多個(gè)突點(diǎn)互連，使得每一個(gè)突點(diǎn)互連被連接至多個(gè)路由互連 中對應(yīng)的路由互連的第二部分。
在本發(fā)明的又一示例中，提供一種晶圓級封裝結(jié)構(gòu)，包括晶圓、晶圓上的 絕緣層、穿過絕緣層的多個(gè)路徑、絕緣層上的多個(gè)路由互連、以及多個(gè)路由互 連上的多個(gè)突點(diǎn)互連。晶圓具有多個(gè)集成電路區(qū)域。每個(gè)集成電路區(qū)域具有在 晶圓表面配置成陣列的接線端。多個(gè)路徑實(shí)現(xiàn)到達(dá)每個(gè)集成電路區(qū)域中多個(gè)接
線端的連接。多個(gè)路由互連中的每一個(gè)路由互連具有經(jīng)由對應(yīng)路徑與對應(yīng)的接 線端相連的第一部分，以及在絕緣層上延伸的第二部分。多個(gè)突點(diǎn)互連中的每 一個(gè)突點(diǎn)互連連接至多個(gè)路由互連中對應(yīng)的路由互連的第二部分。
根據(jù)本發(fā)明的一方面，提供一種形成集成電路(IC)封裝的方法，包括
接收(receive)具有多個(gè)集成電路區(qū)域的晶圓，每個(gè)集成電路區(qū)域都具有 在晶圓的表面配置成陣列的多個(gè)接線端(terminal); 在晶圓上形成絕緣層；
穿過絕緣層形成多個(gè)路徑，以實(shí)現(xiàn)到達(dá)每個(gè)集成電路區(qū)域的多個(gè)接線端的 連通；
在絕緣層上形成多個(gè)路由互連(routing interconnect),使得多個(gè)路由互 連中的每一個(gè)路由互連具有經(jīng)由穿過絕緣層的對應(yīng)路徑與對應(yīng)的接線端相連 的第一部分，以及在絕緣層上延伸(extends over the insulating layer)的
第二部分；
在多個(gè)路由互連上形成多個(gè)突點(diǎn)互連(bump interconnect),使得每一個(gè) 突點(diǎn)互連被連接至多個(gè)路由互連中對應(yīng)的路由互連的第二部分。 作為優(yōu)選，形成多個(gè)路由互連包括 堆疊多層材料以形成每一個(gè)路由互連的第二部分；及 在用于連接突點(diǎn)互連的區(qū)域，至少移除所述堆疊的多層材料的最外層。 作為優(yōu)選，形成多個(gè)路由互連包括
在每一個(gè)路由互連上用于連接突點(diǎn)互連的區(qū)域放置可軟焊材料。
作為優(yōu)選，形成多個(gè)路由互連包括形成具有經(jīng)由第一路徑與對應(yīng)的接線端 相連的第一部分和在絕緣層上延伸的第二部分的第一路由互連；
其中，在多個(gè)路由互連上形成多個(gè)突點(diǎn)互連包括形成與所述第一路由互連 的第二部分相連的第一突點(diǎn)互連，其中第一路徑具有最靠近第一突點(diǎn)互連的邊 緣位置，而第一突點(diǎn)互連具有最靠近第一路徑的底部邊緣位置；及
其中，形成第一突點(diǎn)互連包括形成未覆蓋第一路徑的第一突點(diǎn)互連，使得 第一路徑邊緣位置與第一突點(diǎn)互連底部邊緣位置之間的距離大于零。
作為優(yōu)選，形成多個(gè)路由互連包括形成具有經(jīng)由第一路徑與對應(yīng)的接線端
相連的第一部分和在絕緣層上延伸的第二部分的第一路由互連；及
其中，在多個(gè)路由互連上形成多個(gè)突點(diǎn)互連包括形成與第一路由互連的第
二部分相連的第一突點(diǎn)互連，并使第一突點(diǎn)互連覆蓋所述第一路徑。
作為優(yōu)選，所述第一路徑的開口部分具有一個(gè)中心點(diǎn)，所述第一突點(diǎn)互連
底部也具有一個(gè)中心點(diǎn)，其中形成連接至第一路由互連的第二部分的第一突點(diǎn)
互連包括-
形成第一突點(diǎn)互連使得第一路徑的中心點(diǎn)與所述第一突點(diǎn)互連底部中心 點(diǎn)之間沿第一路由互連的距離大于零。
作為優(yōu)選，形成所述連接至第一路由互連的第二部分的第一突點(diǎn)互連包
括
第一突點(diǎn)互連至少部分地填充所述第一路徑。
作為優(yōu)選，形成多個(gè)路由互連包括
形成第一路由互連，使其具有穿過第一路徑與相應(yīng)接線端相連的第一部 分、在絕緣層上延伸的第二部分、及連接在第一路由互連的第一和第二部分之 間的第三部分。
作為優(yōu)選，在所述多個(gè)路由互連上形成多個(gè)突點(diǎn)互連包括形成連接至第一 路由互連的第二部分的第一突點(diǎn)互連，并使第一突點(diǎn)互連不覆蓋所述第一路 徑。
作為優(yōu)選，形成第一突點(diǎn)互連進(jìn)一步包括
在第一路由互連的第二部分上放置焊料，以形成所述第一突點(diǎn)互連，并使 用第一路由互連的第三部分作為導(dǎo)管使得焊料至少部分地填充所述第一路徑。 作為優(yōu)選，所述方法進(jìn)一步包括
在所述放置焊料步驟中，對所述第一路由互連的第三部分的寬度進(jìn)行配 置，以調(diào)節(jié)流進(jìn)第一路徑的焊料的流量。
根據(jù)本發(fā)明的另一方面，提供一種集成電路ac)封裝，包括
集成電路芯片，其具有在集成電路芯片表面配置成陣列的多個(gè)接線端； 集成電路芯片表面的絕緣層；
多個(gè)路徑，其穿過所述絕緣層與所述多個(gè)接線端相連；
多個(gè)路由互連，其中每一個(gè)路由互連具有第一部分和第二部分，每個(gè)路由 互連的第一部分經(jīng)由對應(yīng)的路徑與多個(gè)接線端中對應(yīng)的一個(gè)接線端相連，每個(gè) 路由互連的第二部分在所述絕緣層上延伸；
多個(gè)突點(diǎn)互連，其中每一個(gè)突點(diǎn)互連與多個(gè)路由互連中對應(yīng)的一個(gè)路由互 連的第二部分相連。
作為優(yōu)選，所述每一個(gè)路由互連的第二部分包括堆疊起來的多個(gè)材料層， 其中在用于連接突點(diǎn)互連的區(qū)域所述堆疊的多層材料的最外層被移除。
作為優(yōu)選，所述每一個(gè)路由互連的第二部分包括在用于連接突點(diǎn)互連的區(qū) 域的最外層的可軟焊層。
作為優(yōu)選，所述多個(gè)路由互連包括第一路由互連，其中第一路由互連的第 一部分穿過第一路徑與相應(yīng)的接線端相連，第一突點(diǎn)互連連接到所述第一路由 互連的第二部分；
其中，其中第一路徑具有最靠近第一突點(diǎn)互連的邊緣位置，而第一突點(diǎn)互 連具有最靠近第一路徑的底部邊緣位置；
其中，第一突點(diǎn)互連未覆蓋第一路徑，第一路徑邊緣位置與第一突點(diǎn)互連 底部邊緣位置之間的距離大于零。
作為優(yōu)選，所述多個(gè)路由互連包括第一路由互連，其中所述第一路由互連 的第一部分經(jīng)由第一路徑與對應(yīng)的接線端相連，第一突點(diǎn)互連連接到所述第一 路由互連的第二部分，
其中，第一突點(diǎn)互連覆蓋所述第一路徑。
作為優(yōu)選，所述第一路徑的開口部分具有一個(gè)中心點(diǎn)，所述第一突點(diǎn)互連
底部也具有一個(gè)中心點(diǎn)，其中所述第一路徑的中心點(diǎn)與所述第一突點(diǎn)互連底部
邊中心點(diǎn)之間的距離大于零。
作為優(yōu)選，所述第一突點(diǎn)互連至少部分地填充第一路徑。
作為優(yōu)選，所述多個(gè)路由互連包括第一路由互連，其中所述第一路由互連
的第一部分經(jīng)由第一路徑與對應(yīng)的接線端相連，第一突點(diǎn)互連連接到所述第一
路由互連的第二部分，
其中，所述第一路由互連包括連接在第一路由互連的第一和第二部分之間 的第三部分。
作為優(yōu)選，所述第一突點(diǎn)互連未覆蓋第一路徑，
其中，放置在第一路由互連的第二部分上用于形成所述第一突點(diǎn)互連的焊 料使用第一路由互連的第三部分作為導(dǎo)管使焊料至少部分地填充所述第一路 徑。
作為優(yōu)選，所述第一路由互連的第三部分的寬度小于所述第一路徑的直徑。
作為優(yōu)選，所述第一路由互連的第三部分的寬度小于所述第一路徑的直徑。
作為優(yōu)選，所述絕緣層為聚合物。
作為優(yōu)選，所述絕緣層用于吸收集成電路芯片與多個(gè)突點(diǎn)互連之間的應(yīng)力。
根據(jù)本發(fā)明的又一方面，提供一種晶圓級集成電路封裝結(jié)構(gòu)，包括 具有多個(gè)集成電路區(qū)域的晶圓，每個(gè)集成電路區(qū)域具有在晶圓表面配置成 陣列的接線端；
晶圓表面的絕緣層；
穿過絕緣層的多個(gè)路徑，用于實(shí)現(xiàn)到達(dá)每個(gè)集成電路區(qū)域中多個(gè)接線端的 連接；
絕緣層上的多個(gè)路由互連，其中多個(gè)路由互連中的每一個(gè)路由互連具有經(jīng) 由對應(yīng)路徑與對應(yīng)的接線端相連的第一部分，以及在絕緣層上延伸的第二部 分；及
多個(gè)路由互連上的多個(gè)突點(diǎn)互連，其中多個(gè)突點(diǎn)互連中的每一個(gè)突點(diǎn)互連 連接至多個(gè)路由互連中對應(yīng)的路由互連的第二部分。
從以下對本發(fā)明的描述中，可以得到對本發(fā)明的各個(gè)方面、各種優(yōu)點(diǎn)、創(chuàng) 新特征的更深入的理解。需注意發(fā)明內(nèi)容和摘要部分給出了一個(gè)或多個(gè)示例性 實(shí)施例，但這些并不是本發(fā)明發(fā)明人預(yù)期的全部實(shí)施例。


下面將結(jié)合附圖及實(shí)施例對本發(fā)明作進(jìn)一步說明，附圖中 圖1是本發(fā)明晶圓級封裝加工工序的示例性步驟的流程圖； 圖2是示例性晶圓的俯視圖3是晶圓的截面圖，示出了晶圓上的集成電路區(qū)域的示意圖； 圖4是晶圓后端工序的示例性步驟的流程圖5是具有重新分布層和突點(diǎn)下部金屬化層的晶圓前端工序的示例性步 驟的流程圖6是晶圓的集成電路區(qū)域的示意圖7是晶圓的部分集成電路區(qū)域的截面圖8是晶圓的部分集成電路區(qū)域的俯視圖9是具有突點(diǎn)下部金屬化層的晶圓前端工序的示例性步驟的流程圖； 圖IO是晶圓的集成電路區(qū)域的示意圖； 圖11晶圓的部分集成電路區(qū)域的截面圖12是具有突點(diǎn)下部金屬化層的晶圓前端工序的示例性步驟的流程圖； 圖13是晶圓的部分集成電路區(qū)域的截面圖； 圖14是根據(jù)本發(fā)明實(shí)施例的形成集成電路封裝的流程圖； 圖15是根據(jù)本發(fā)明實(shí)施例，按照圖14的流程圖加工的部分集成電路區(qū)域 的截面圖16-18是根據(jù)本發(fā)明的實(shí)施例，在前端組裝各個(gè)階段的部分集成電路區(qū) 域的俯視圖19-23是根據(jù)本發(fā)明的實(shí)施例，各種集成電路區(qū)域的截面圖； 圖24和25是根據(jù)本發(fā)明實(shí)施例的示例性路由互連的俯視圖。 以下將結(jié)合附圖對本發(fā)明進(jìn)行描述。附圖中，相同的附圖標(biāo)記代表相同或
功能相似的部件。另外，附圖標(biāo)記最左邊的數(shù)字表示其在附圖中第一次出現(xiàn)時(shí)
所在該幅附圖的圖號。
具體實(shí)施方式
引言
本說明書描述了本發(fā)明的一個(gè)或多個(gè)實(shí)施例。所描述的實(shí)施例僅用于舉例 說明本發(fā)明。本發(fā)明的范圍不限于所描述的實(shí)施例，而是由本發(fā)明的權(quán)利要求 所限定。
本申請中出現(xiàn)的"一個(gè)實(shí)施例"、"實(shí)施例"、"示例"等術(shù)語，指的是本申 請描述的實(shí)施例可包括有特定的特征、結(jié)構(gòu)或特性，但是并非每個(gè)實(shí)施例都必 須包括有這些特定特征、結(jié)構(gòu)或特性。此外，該術(shù)語也并非必須指同一個(gè)實(shí)施 例。當(dāng)結(jié)合一個(gè)實(shí)施例介紹特定特征、結(jié)構(gòu)或特性時(shí)，可以認(rèn)為本領(lǐng)域的技術(shù) 人員能夠?qū)⒃撎卣?、結(jié)構(gòu)或特性結(jié)合到其它實(shí)施例中，不管本申請中是否有明 確的描述。
此外，需要理解的是，本申請中所使用的與空間方位有關(guān)的描述(例如"上 面"、"下面"、"左邊"、"右邊"、"向上"、"向下"、"頂部"、"底部"等)僅僅 是出于舉例解釋的目的，本申請中所介紹的結(jié)構(gòu)的實(shí)際實(shí)現(xiàn)可以具有各種不同 的方位或方式。
傳統(tǒng)晶圓級封裝工藝 "晶圓級封裝"是一種集成電路封裝技術(shù)，其中當(dāng)集成電路芯片仍然處于 晶圓形態(tài)時(shí)，就已設(shè)置好所有的封裝相關(guān)互連部件。在設(shè)置了封裝相關(guān)互連部 件之后，再對晶圓進(jìn)行測試并分割成獨(dú)立的器件，直接送給用戶供其使用。因 此，不需要小心謹(jǐn)慎地對器件進(jìn)行獨(dú)立封裝。晶圓級封裝的最終尺寸基本與芯 片的尺寸相應(yīng)，是一種極小尺寸封裝解決方案。隨著對小型設(shè)備功能性需求的 增加，晶圓級封裝正變得日益普及。其應(yīng)用范圍包括移動設(shè)備，諸如蜂窩電話、
PDA及MP3播放機(jī)。
圖1所示為晶圓級封裝加工工序的示例性步驟的流程100。流程100開始 于步驟102。在步驟102，在晶圓表面制作多個(gè)集成電路從而劃分出多個(gè)集成 電路區(qū)域。例如，圖2所示為示例性晶圓的俯視圖。晶圓200可以是硅、砷化
鎵或其它類型的晶圓。如圖2所示，晶圓200的表面202被劃分成多個(gè)集成電 路區(qū)域(在圖2中用小矩形表示)。按照流程100的工藝步驟，每一個(gè)集成電路 區(qū)域被獨(dú)立封裝成單個(gè)晶圓級球柵陣列封裝。
在步驟104，進(jìn)行晶圓的前端工序(front —end processing),在多個(gè)集 成電路區(qū)域中每一個(gè)區(qū)域的晶圓表面上粘貼互連焊球陣列。晶圓級封裝的關(guān)鍵 部分在于前端工序——步驟104。在此步驟，要在晶圓上設(shè)置適當(dāng)?shù)幕ミB和封 裝材料。例如，圖3是晶圓200的截面圖，示出了晶圓上的集成電路區(qū)域300。 如圖3所示，集成電路區(qū)域300在表面202粘附有多個(gè)互連焊球302a-302e。 互連焊球302a-302e可以是焊料、其它金屬、金屬/合金組合物等?；ミB焊球 302用于將由集成電路區(qū)域300構(gòu)成的BGA封裝連接到外部裝置，如PCB。
在步驟106，在晶圓上對多個(gè)集成電路區(qū)域中每一個(gè)區(qū)域進(jìn)行測試。例如， 每一個(gè)集成電路區(qū)域的互連焊球302能夠與探針相接觸，以便提供接地、電源
及測試輸入信號，并接收測試輸出信號。
在步驟108，進(jìn)行晶圓的后端工序(back — end processing),將晶圓分 割成多個(gè)單獨(dú)的集成電路封裝。后端工序的例子將在后面進(jìn)行描述。
在步驟110，裝運(yùn)分離開的集成電路封裝。例如，分離開的集成電路封裝 可以裝運(yùn)到倉庫、用戶、設(shè)備裝配場所、下步工序的場所等。
圖4是按照流程100中的步驟108，進(jìn)行晶圓后端工序的示例性步驟的流 程400。在所有的后端工序應(yīng)用中，流程400中并不是全部都是必需步驟。且 流程400中的步驟并不一定必需按所示的順序進(jìn)行。流程400開始于步驟402。 在步驟402,對晶圓進(jìn)行背磨(backgrinding)處理。例如，可以對晶圓200進(jìn) 行背磨，將晶圓的厚度減少到所需的數(shù)值。
在步驟404，在晶圓上對多個(gè)集成電路區(qū)域中每一個(gè)區(qū)域進(jìn)行標(biāo)記。例如， 每一個(gè)集成電路區(qū)域可以標(biāo)記上用于識別特定類型球柵陣列封裝的信息，諸如 制造商識別信息、產(chǎn)品編號信息(part number information)等。舉例來說， 集成電路區(qū)域300的標(biāo)記可印在圖3所示的晶圓200表面202相對的一面。
在步驟406，對晶圓進(jìn)行劃片以將晶圓分割成多個(gè)單獨(dú)的集成電路封裝。 如本領(lǐng)域技術(shù)人員所知悉，可以采用各種適當(dāng)?shù)姆椒▽A進(jìn)行免I片，以在物
理上將這些集成電路區(qū)域相互分離。
在步驟408，裝運(yùn)多個(gè)分離開的集成電路封裝。例如分離開的集成電路封 裝可以放置到一個(gè)或多個(gè)帶子/巻軸上單獨(dú)包裝，或采用其它將集成電路封裝 運(yùn)送給用戶的方法。
晶圓級封裝的可靠性是非常重要的。在許多采用這些封裝類型的應(yīng)用中， 如手持式移動設(shè)備，集成電路封裝與設(shè)備(其與這些集成電路封裝連為一體) 之間的互連部分、以及集成電路封裝本身必須能夠承受各種應(yīng)力。這些應(yīng)力例 如包括溫度周期(例如環(huán)境溫度的變化或電源開/關(guān)周期)及機(jī)械震動(例如設(shè) 備滑落)。晶圓級封裝的結(jié)構(gòu)在集成電路封裝的可靠性方面以及集成電路封裝 與系統(tǒng)之間互連的可靠性方面起著重要的作用。
步驟104的前端工序是能否形成可靠IC封裝的關(guān)鍵。取決于諸如晶圓制 作方法等因素，步驟104的前端工序可以不同方式進(jìn)行。在一些情況下，前端 工序需要涂敷金屬層以形成從芯片接線端到外部封裝接線端的電路/路徑。這 種金屬層通常稱為再分布層(RDL)。
步驟104的前端工序有三種常用的執(zhí)行方案。在第一種方案中，"再分布 層"(RDL)、突點(diǎn)下部金屬化層(UBM)和突點(diǎn)互連(連同多個(gè)聚合物層)用于將電 信號從芯片接線端路由到外部(例如PCB)接線端。關(guān)于第一方案的例子將結(jié)合 圖5中的流程500進(jìn)行描述。在第二方案中，不使用RDL。作為替代，使用單 層聚合物、UBM和突點(diǎn)互連在片上接線端(on-chip terminal)和外部接線端 (external terminal)之間路由信號。在第三方案中，不使用RDL。使用UBM 和突點(diǎn)互連在片上接線端和外部接線端之間路由信號。第二和第三方案也將在 后面進(jìn)行描述。
圖5所示為具有再分布層和突點(diǎn)下部金屬化層(under bump metallization layer)的晶圓前端工序的示例性步驟的流程500。流程500開 始于步驟502。在步驟502，接收(receive)具有多個(gè)集成電路區(qū)域的晶圓，每 個(gè)集成電路區(qū)域都設(shè)有配置成環(huán)狀的多個(gè)片上接線端。舉例來說，圖6是晶圓 (如圖2所示的晶圓200)的集成電路區(qū)域600的仰視圖。如圖6所示，集成電 路區(qū)域600包括接線端604(在圖6中表示出個(gè)別接線端604a和604b)構(gòu)成的 環(huán)602。接線端604在集成電路區(qū)域600的下表面(例如表面202)、鄰近集成 電路區(qū)域600的外周排列成環(huán)602狀。 一個(gè)集成電路區(qū)域可以包括一個(gè)或多個(gè) 這樣的環(huán)602。接線端604可以是集成電路區(qū)域600的(或由集成電路區(qū)域600 定義的)輸入、輸出、測試、電源、接地等焊盤。
在步驟504，在晶圓的多個(gè)集成電路區(qū)域上形成第一聚合物層。圖7是按 照流程500所制作的部分集成電路區(qū)域600的截面圖。如圖7所示，部分集成 電路區(qū)域600包括芯片部分702a、芯片部分702a上表面704上的接線端604a、 覆蓋芯片部分702a上表面704其余部分的鈍化層706。第一聚合物層708在 晶圓的集成電路區(qū)域600 (和晶圓上其它集成電路區(qū)域)上形成，并覆蓋接線端 604a和鈍化層706。
在步驟506，穿過第一聚合物層形成多個(gè)第一路徑(via)，以實(shí)現(xiàn)到達(dá)多 個(gè)片上接線端的連通。例如，如圖7所示，穿過第一聚合物層708形成第一路 徑710a。與第一路徑710a相類似，穿過第一聚合物層708形成多個(gè)路徑710， 每一路徑與集成電路區(qū)域600的相應(yīng)接線端604相連通。
在步驟508，在第一聚合物層上形成多個(gè)再分布層，每一個(gè)再分布層都具 有通過相應(yīng)第一路徑與相應(yīng)的片上接線端相連(in contact with)的第一部 分、以及在第一聚合物層上延伸的第二部分。例如，如圖7所示，在第一聚合 物層708上形成再分布層712a。如圖所示，再分布層712a的第一部分714通 過第一路徑710a與接線端604a相連，再分布層712a的第二部分716在第一 聚合物層708上延伸。以這種方式，形成多個(gè)再分布層712。
舉例來說，圖8示出了集成電路區(qū)域600左邊802的部分集成電路區(qū)域 600的俯視圖。如圖8所示，在第一聚合物層708上形成有4個(gè)再分布層 712a-712d，每一個(gè)再分布層都包含第一部分714和第二部分716。再分布層 712a-712d的第一部分714通過四個(gè)相應(yīng)的第一路徑(圖8中未示出)與四個(gè)對 應(yīng)的接線端(圖8中未示出)相連。再分布層712a-712d的第二部分716在第一 聚合物層708上延伸(例如在圖8的右向)。
如本領(lǐng)域技術(shù)人員所知悉，再分布層(RDL)712可以采用多種技術(shù)(例如電 鍍、噴濺等)沉積在第一聚合物層708上，并且可采用多種不同的平版印刷術(shù)
或其它方式對其進(jìn)行處理。再分布層712a的第一部分714的形成與標(biāo)準(zhǔn)路徑 電鍍相類似，再分布層712a的第二部分716以與基片上形成標(biāo)準(zhǔn)金屬跡線 (trace)類似的方式從第一部分714延伸出來。
在步驟510，在第一聚合物層和多個(gè)再分布層上形成第二聚合物層。例如， 如圖7所示，第二聚合物層718在晶圓的集成電路區(qū)域600(和晶圓上其它集 成電路區(qū)域)上形成，并覆蓋第一聚合物層708和再分布層712a。
在步驟512，穿過第二聚合物層形成多個(gè)第二路徑，以實(shí)現(xiàn)到達(dá)多個(gè)再分 布層中每一個(gè)再分布層上第二部分的連通。例如，如圖7所示，穿過第二聚合 物層718形成第二路徑720a，以實(shí)現(xiàn)到達(dá)再分布層712a第二部分716的連通 性。以這種方式，穿過第二聚合物層718形成多個(gè)第二路徑720，每一路徑都 可實(shí)現(xiàn)到相應(yīng)再分布層712第二部分716的連通。舉例來說，圖8所示的位置 804a-804d(以虛線表示，其上第二路徑720a-720d對應(yīng)于再分布層712a -712d) 可以穿過第二聚合物層718(圖8中未示出)而形成。
在步驟514，在第二聚合物層上形成多個(gè)突點(diǎn)下部金屬化層，每一突點(diǎn)下 部金屬化層通過對應(yīng)的第二路徑與相應(yīng)再分布層的第二部分相連通。例如，如 圖7所示，突點(diǎn)下部金屬化層722a通過對應(yīng)的第二路徑720a與再分布層712a 的第二部分716相連通。以這種方式，多個(gè)突點(diǎn)下部金屬化層722可以通過對 應(yīng)的第二路徑720與對應(yīng)的再分布層712相連通。舉例來說，在圖8中，突點(diǎn) 下部金屬化層722a-722d(圖8中未示出)可以通過相應(yīng)的第二路徑 720a-720d(圖8中未示出)在位置804a-804d處形成。
突點(diǎn)下部金屬化(UBM)層722通常是一個(gè)或多個(gè)金屬層(例如通過金屬沉 積——電鍍、噴濺等形成)，用于實(shí)現(xiàn)再分布層722和封裝互連機(jī)制(諸如步驟 516中將描述的突點(diǎn)互連)之間的牢固連接。對于焊料封裝互連機(jī)制，UBM層用 作為可軟焊層。此外，UBM可以保護(hù)其下面的金屬或電路不受封裝互連機(jī)制所 用的不同金屬/合金之間的化學(xué)/熱/電相互作用的影響。在一個(gè)實(shí)施例中，UBM 層722的形成與標(biāo)準(zhǔn)路徑電鍍(standard via plating)相似。
在步驟516，在多個(gè)突點(diǎn)下部金屬化層上形成多個(gè)突點(diǎn)互連。例如，如圖 7所示，突點(diǎn)互連724a在突點(diǎn)下部金屬化層722a上形成。以這種方式，多個(gè)
突點(diǎn)互連724可以在對應(yīng)的突點(diǎn)下部金屬化層722上形成。舉例來說，在圖8 中，突點(diǎn)互連724a-724d(圖8中未示出)可以在位置804a-804d處形成，每一 個(gè)突點(diǎn)互連都與突點(diǎn)下部金屬化層722a-722d(圖8中未示出)中對應(yīng)的一個(gè) 相接觸。例如，突點(diǎn)互連724可以是焊料球。
以這種方式，從每個(gè)接線端604到對應(yīng)的突點(diǎn)互連724(即穿過對應(yīng)的再 分布層712和突點(diǎn)下部金屬化層722)形成電連接。如剛才結(jié)合流程500進(jìn)行 的描述，多個(gè)聚合物層(例如層708和718)可用于支持該電連接。在許多情況 下，單個(gè)或多個(gè)聚合物材料層沉積在晶圓上各個(gè)RDL或UBM金屬層的下方、上 方、或各層之間。聚合物層有多個(gè)作用。例如，它們可以作為不同電路/金屬 層之間的電絕緣體，包括再分布層712和突點(diǎn)下部金屬化層722及芯片(芯片 部分702a)內(nèi)電路之間的電絕緣體。相對而言聚合物層是較軟的材料，其在封 裝至系統(tǒng)互連(package —to—system interconnect)(例如突點(diǎn)互連724)禾口 芯片之間作為機(jī)械緩沖層來保護(hù)芯片，吸收施加在互連點(diǎn)上的外部應(yīng)力。聚合 物層還在封裝至系統(tǒng)互連和芯片之間作為機(jī)械緩沖層，保護(hù)互連點(diǎn)不受由于封 裝和系統(tǒng)中各種材料(芯片、PCB、焊料等)的材料性能不匹配而產(chǎn)生的應(yīng)力的 影響。
結(jié)合流程500描述的第一種前端工序方案存在一些不足之處。例如，需要 兩個(gè)聚合物層以及沉積RDL層，這些都需要許多工藝步驟和額外的材料，從而 使成本上升。而且，許多新型芯片在設(shè)計(jì)上不再需要芯片接線端與外部接線端 之間的RDL型路由。換句話說，通過在芯片內(nèi)部進(jìn)行路由(例如在流程100的 步驟102中的電路制作過程中)，芯片接線端被設(shè)計(jì)成與外部接線端相重合(be coincident with)，而不是采用芯片外部RDL。第二和第三種前端工序方案涉
及芯片接線端與外部接線端相重合的封裝類型。
圖9是根據(jù)第二種方案的晶圓前端工序的示例性步驟的流程900。流程900 開始于步驟902。在步驟902，接收具有多個(gè)集成電路區(qū)域的晶圓，每個(gè)集成 電路區(qū)域都具有配置成陣列的多個(gè)片上接線端。舉例來說，圖IO是晶圓(如圖 2所示的晶圓200)的集成電路區(qū)域1000的仰視圖。如圖IO所示，集成電路區(qū) 域1000包括接線端604 (在圖10中表示出個(gè)別接線端604a和604b)構(gòu)成的矩形陣列1002。接線端604在集成電路區(qū)域1000的下表面(例如表面202)排列 成陣列1002。
在步驟904，在晶圓的多個(gè)集成電路區(qū)域上形成聚合物層。圖11是按照 流程900所制作的部分集成電路區(qū)域1000的截面圖。如圖11所示，部分集成 電路區(qū)域1000包括芯片部分702a、芯片部分702a上表面704上的接線端604a、 覆蓋芯片部分702a上表面704(除接線端604a以外部分)的鈍化層706。聚合 物層708在晶圓的集成電路區(qū)域IOOO(和晶圓上其它集成電路區(qū)域)上形成， 并覆蓋接線端604a和鈍化層706。
在步驟906，穿過聚合物層形成多個(gè)路徑，以實(shí)現(xiàn)到達(dá)多個(gè)片上接線端的 連通。例如，如圖11所示，穿過聚合物層708形成路徑710a。與路徑710a 相類似，穿過聚合物層708形成多個(gè)路徑710，每一路徑與集成電路區(qū)域1000 的相應(yīng)接線端604相連通。
在步驟908，在聚合物層上形成多個(gè)突點(diǎn)下部金屬化層，每一突點(diǎn)下部金 屬化層位于相應(yīng)的路徑中心部位，并通過對應(yīng)的路徑與相應(yīng)的片上接線端相 連。例如，如圖11所示，突點(diǎn)下部金屬化層722a通過路徑710a與接線端604a 相連。以這種方式，多個(gè)突點(diǎn)下部金屬化層722可以通過對應(yīng)的路徑710與對 應(yīng)的接線端604相連。
在步驟910，在多個(gè)突點(diǎn)下部金屬化層上形成多個(gè)突點(diǎn)互連。例如，如圖 ll所示，突點(diǎn)互連724a在突點(diǎn)下部金屬化層722a上形成。與突點(diǎn)互連724a 相似，多個(gè)突點(diǎn)互連724可以在對應(yīng)的突點(diǎn)下部金屬化層722上形成。以這種 方式，從每個(gè)接線端604到對應(yīng)的突點(diǎn)互連724 (即通過相應(yīng)的突點(diǎn)下部金屬 化層)都形成電連接。
流程900的第二種前端工序方案存在不足之處。相比第一種方案(流程 500)，第二種方案由于所需要的步驟少、僅使用單層聚合物(聚合物層708)、 而且不需要再分布層，因而成本低。但是，芯片接線端與外部接線端相重合 (coincident)。在工作狀態(tài)或在可靠性評估測試過程中，經(jīng)流程900制得的 (resulting) IC封裝上會有外部應(yīng)力施加。該應(yīng)力將通過突點(diǎn)互連724a轉(zhuǎn)移 給IC封裝。雖然在芯片(芯片部分702a)與突點(diǎn)互連724a之間有一些聚合物
材料，但大部分界面(接線端到UBM722a)仍然為剛性連接。由于突點(diǎn)互連724a 與芯片部分702a之間通過這種剛性連接發(fā)生的應(yīng)力轉(zhuǎn)移，第二種方案存在很 大的芯片損壞風(fēng)險(xiǎn)。
圖12是根據(jù)第三種方案的晶圓前端工序的示例性步驟的流程1200。流程 1200開始于步驟1202。在步驟1202，接收具有多個(gè)集成電路區(qū)域的晶圓，每 個(gè)集成電路區(qū)域都具有配置成陣列的多個(gè)片上接線端。舉例來說，接收如圖2 所示的晶圓200，其具有與如圖10所示的集成電路區(qū)域1000相似的多個(gè)集成 電路區(qū)域。
在步驟1204，形成多個(gè)突點(diǎn)下部金屬化層，每一突點(diǎn)下部金屬化層與相 應(yīng)的片上接線端相連。圖13是按照流程1200所制作的部分集成電路區(qū)域1300 的截面圖。如圖13所示，部分集成電路區(qū)域1300包括芯片部分702a、芯片 部分702a上表面704上的接線端604a，以及覆蓋住芯片部分702a上表面704 其余部分的鈍化層706。圖13中還示出了直接在接線端604a上形成的突點(diǎn)下 部金屬化層722a。以這種方式，可以形成與集成電路區(qū)域?qū)?yīng)的接線端604 相連的多個(gè)突點(diǎn)下部金屬化層722。
在步驟1206,在多個(gè)突點(diǎn)下部金屬化層上形成多個(gè)突點(diǎn)互連。例如，如 圖13所示，突點(diǎn)互連724a在突點(diǎn)下部金屬化層722a上形成。同樣，可以形 成與相應(yīng)的突點(diǎn)下部金屬化層722相連的多個(gè)突點(diǎn)互連(interconnect) 724。
以這種方式，從每一個(gè)接線端604到對應(yīng)的突點(diǎn)互連724(即通過相應(yīng)的 突點(diǎn)下部金屬化層)都形成電連接。流程1300的第三種前端工序方案存在不足 之處。相比第一種方案和第二種方案(流程500和900)，第三種方案由于只需 很少步驟、不使用聚合物、而且不需要再分布層，因而成本低。但是，由于 沒有聚合物層，芯片(芯片部分702a)與突點(diǎn)互連724a之間的唯一界面是突點(diǎn) 下部金屬化層722a，其通常是剛性的。因此，突點(diǎn)互連724a遭受的大部分應(yīng) 力被直接轉(zhuǎn)移到芯片上。因而存在很大風(fēng)險(xiǎn)——使芯片遭到損壞。對于先進(jìn)的 硅工藝技術(shù)，由于使用的是很脆且易碎的低k電介質(zhì)材料，這一風(fēng)險(xiǎn)更大。
以下對本發(fā)明的示例性實(shí)施例進(jìn)行描述，其克服了上述三種前端工序的缺陷。
示例性實(shí)施例
此處所描述的實(shí)施例用于舉例說明本發(fā)明，本發(fā)明不限于這些實(shí)施例。此 處所描述的實(shí)施例可適用于各種類型的集成電路封裝。對本領(lǐng)域技術(shù)人員而 言，根據(jù)本發(fā)明的教導(dǎo)可以容易地得出更多的結(jié)構(gòu)和操作實(shí)施例，包括對本發(fā) 明實(shí)施例的修改/替換。
根據(jù)一實(shí)施例，對每一芯片接線端使用路由互連(routing interconnect) 將芯片接線端連接到突點(diǎn)互連(或其它類型的封裝互連)。在一個(gè)實(shí)施例中，路 由互連直接將芯片接線端連接到突點(diǎn)互連。在另一實(shí)施例中，突點(diǎn)下部金屬化 層將突點(diǎn)互連置于路由互連之上，這樣也可將芯片接線端連接至突點(diǎn)互連。在 這些實(shí)施例中，使用路由互連與芯片之間的絕緣層來吸收應(yīng)力，同時(shí)相比多個(gè) 聚合物層配置而言，僅需很少的制造工藝步驟。
圖14是根據(jù)本發(fā)明實(shí)施例的形成集成電路封裝的流程1400示意圖。根據(jù) 此處的討論，本領(lǐng)域技術(shù)人員可容易地得出其它結(jié)構(gòu)和操作實(shí)施例。
流程1400開始于步驟1402。在步驟1402，接收(receive)具有多個(gè)集成 電路區(qū)域的晶圓，每個(gè)集成電路區(qū)域都具有配置成陣列的多個(gè)片上接線端。舉 例來說，接收與圖2所示的晶圓200類似的晶圓，其上具有如圖10所示的集 成電路區(qū)域1000類似的多個(gè)集成電路區(qū)域。如圖10所示，集成電路區(qū)域1000 包括接線端604(在圖10中表示出個(gè)別接線端604a和604b)構(gòu)成的矩形陣列 1002。接線端604在集成電路區(qū)域1000的下表面(例如表面202)排列成陣列 1002。陣列1002可以是如圖10所示接線端的規(guī)則矩形，也可以是其它接線 端陣列圖案或排列，包括交錯排列的接線端陣列等。陣列1002無需是接線端 604的完全陣列(full array)。
在步驟1404，在晶圓的多個(gè)集成電路區(qū)域上形成絕緣層。圖15是根據(jù)本 發(fā)明實(shí)施例，按照流程1400所制作的部分集成電路區(qū)域1500的截面圖。如圖 15所示，部分集成電路區(qū)域1500包括芯片部分702a、芯片部分702a上表面 704上的接線端604a、覆蓋芯片部分702a上表面704(除接線端604a以外部 分)的鈍化層706。絕緣材料層1502在晶圓的集成電路區(qū)域1500(和晶圓上其
它集成電路區(qū)域)上形成，并覆蓋接線端604a和鈍化層706。絕緣層1502可 以吸收震動而且是電絕緣材料，諸如聚合物、電介質(zhì)材料和/或其它震動吸收 且電絕緣材料。絕緣層1502可包括一層或多層材料。絕緣層1502可以通過本 領(lǐng)域技術(shù)人員所知悉的任意方式(傳統(tǒng)或其它方式)進(jìn)行涂敷。
在步驟1406，穿過絕緣層形成多個(gè)路徑，以實(shí)現(xiàn)到達(dá)多個(gè)片上接線端的 連通。例如，如圖15所示，路徑1504a穿過絕緣層1502形成。多個(gè)路徑1504 穿過絕緣層1502形成，每一路徑提供集成電路區(qū)域1500的相應(yīng)接線端604 的連通性。例如，圖16示出了根據(jù)本發(fā)明一實(shí)施例鄰近區(qū)域1500左側(cè)1602 的部分集成電路區(qū)域1500的俯視圖。圖中示出了 4個(gè)路徑1504a-1504d，它 們是路徑1504較大陣列的一部分。如圖16所示，路徑1504a-1504d穿過絕緣 層1502形成，實(shí)現(xiàn)了到相應(yīng)的片上接線端604a-604d的連通性。注意路徑1504 可以帶有傾斜壁，如圖15所示，也可帶有豎直壁(例如路徑1504可為圓筒形)， 或可以具有其它形狀。路徑1504可以通過本領(lǐng)域技術(shù)人員所知悉的任意方式 形成，包括蝕刻、鉆孔等。
在步驟1408，在絕緣層上形成多個(gè)路由互連，使得多個(gè)路由互連中的每 一個(gè)路由互連具有經(jīng)由穿過絕緣層的對應(yīng)路徑與對應(yīng)的接線端相連的第一部 分，以及在絕緣層上延伸的第二部分。例如，如圖15所示，路由互連1056a 在絕緣層1502上形成。與圖7所示的路由分布層712a相似，路由互連1056 具有第一部分1508和第二部分1510。路由互連1506的第一部分1508通過路 由1504a與接線端604a相連，路由互連1506的第二部分1510在絕緣層1502 上延伸(例如橫向地)。以這種方式，多個(gè)絕緣層1502在集成電路區(qū)域1500 上形成。
舉例來說，圖17是圖16所示的部分集成電路區(qū)域1500的俯視圖。在圖 17中，在絕緣層1502上形成有4個(gè)路由互連1506a-1506d，每一個(gè)路由互連 具有第一部分1508和第二部分1510。路由互連1506a-1506d的第一部分 1508a-1508d通過對應(yīng)的路徑1504a-1504d(如圖16所示)與相應(yīng)的接線端 604a-604d (如圖16所示)相連。路由互連1506a-1506d的第二部分 1510a-1510d在絕緣層1502上延伸(例如中圖16的右向)。
注意路由互連1506的第二部分1510可以具有各種不同形狀。例如，如圖 17所示，第二部分1508可以為矩形。作為另一選擇，第二部分1508可以為 圓形，如以下將結(jié)合一些例子詳細(xì)描述的，或者是其它形狀。例如，路由互連 1506a的第一部分1508可以與標(biāo)準(zhǔn)路徑電鍍相似，路由互連1506a的第二部 分1510可以在基底上形成標(biāo)準(zhǔn)金屬跡線相似的方式從第一部分1508向外延 伸。路由互連1506可以由任何合適的導(dǎo)電材料形成，包括金屬諸如焊料或焊 料合金、銅、鋁、金、銀、鎳、錫、鈦，金屬/合金的組合物等。路由互連1506 可以任何方式形成，包括如本領(lǐng)域技術(shù)人員所知悉的噴濺、電鍍、平版印刷工 藝等。
在步驟1410，在多個(gè)金屬化層(metallization layer)上形成多個(gè)突點(diǎn)互 連，每一個(gè)突點(diǎn)互連被連接至對應(yīng)的金屬化層的第二部分。例如，如圖15所 示，突點(diǎn)互連1512a在路由互連1506a上形成。以這種方式，可以形成與對應(yīng) 的路由互連1506相連通的多個(gè)突點(diǎn)互連1512。舉例來說，在圖18中，形成 有多個(gè)突點(diǎn)互連1512a -1512d (作為突點(diǎn)互連1512陣列的一部分)，每一個(gè) 突點(diǎn)互連1512a-1512d與對應(yīng)的路由互連1506a-1506d相連通。突點(diǎn)互連1512 可以由任何合適的導(dǎo)電材料形成，包括金屬諸如焊料或焊料合金、銅、鋁、金、 銀、鎳、錫、鈦，金屬/合金的組合物等。突點(diǎn)互連1512可根據(jù)特定應(yīng)用的需 要設(shè)計(jì)成任意的尺寸和斜度(pitch)。突點(diǎn)互連1512可以任何方式形成，包 括如本領(lǐng)域技術(shù)人員所知悉的噴濺、電鍍、平版印刷工藝等。
以這種方式，使用相應(yīng)的路由互連1506實(shí)現(xiàn)從每一個(gè)接線端406到對應(yīng) 的突點(diǎn)互連1512的電連接。根據(jù)特定應(yīng)用的需求，可以形成任意數(shù)量的這種 電連接，包括形成十個(gè)、千個(gè)，甚至更大的接線端604陣列。在晶圓經(jīng)過流程 1400的處理之后，進(jìn)一步按照圖1所示的流程100的步驟對晶圓進(jìn)行處理， 將這些集成電路區(qū)域分割成分離開的集成電路封裝。例如，可以對每個(gè)集成電 路區(qū)域進(jìn)行測試(步驟106)、對這些集成電路區(qū)域進(jìn)行后端處理將其分割成分 離開的集成電路封裝(步驟108)、并對分離開的集成電路封裝進(jìn)行裝運(yùn)(步驟 110)。
如圖15和18所示，在一個(gè)實(shí)施例中，對突點(diǎn)互連1512定位使其完全位
于絕緣層1502上(穿過路由互連1506)。絕緣層1502可以為制得的集成電路 封裝實(shí)現(xiàn)應(yīng)力(施加在突點(diǎn)互連1512上的應(yīng)力)吸收。上面結(jié)合圖9-13所述的 第二和第三方案沒有足夠的應(yīng)力吸收機(jī)制，其可能會導(dǎo)致不希望的芯片損壞。 另外，如圖15所示，突點(diǎn)互連1512a完全位于絕緣層1502上而無需額外的材 料層。上面結(jié)合圖5-8所述的第一方案需要兩個(gè)聚合物層，是一種更加復(fù)雜且 昂貴的技術(shù)。因此，結(jié)合圖14-18所述的實(shí)施例相比之前描述的三種方案更具 優(yōu)勢。
在一個(gè)實(shí)施例中，之前所述的三種傳統(tǒng)方案所述的用于安裝(mounting) 突點(diǎn)互連的突點(diǎn)下部金屬化層不再需要。如圖15所示，突點(diǎn)互連1512a直接 附著在路由互連1506a上。例如，突點(diǎn)互連1512a可通過焊接(例如回流)直接 附著在路由互連1506a上。
圖19是根據(jù)本發(fā)明另一實(shí)施例的部分集成電路區(qū)域1900的截面圖。在圖 19所示的實(shí)施例中，路由互連1506a包括多層1902a-1902c。例如多層1902a -1902c是由一種或多種不同材料層(如前面提及的不同金屬/金屬合金)堆疊 起來的。在圖19中，多層1902a-1902c中的最外層1902a在區(qū)域1904處，也 就是突點(diǎn)互連1512a與路由互連1506a連接處，被移除(采用化學(xué)蝕刻或平版 印刷術(shù))。在圖19中，最外層1902a采用不可軟焊的材料，突點(diǎn)互連1512a 是焊料，其不會粘附在最外層1902a材料上。然而，第二層1902b是可軟焊的 材料，突點(diǎn)互連1512a可粘附在其上。因此，在區(qū)域1904處從路由互連1506 上移除最外層1902a材料，以使突點(diǎn)互連1512a可以粘著在第二層1902b上。 此外，由于最外層1902a是不可軟焊的，且出現(xiàn)在區(qū)域1904外部的路由互連 1506a上，因此它(最外層1902a)可以防止突點(diǎn)互連1512a的焊料向路徑1504a 浸潤，從而在接線端604a處對芯片產(chǎn)生潛在的危害。
圖20是根據(jù)本發(fā)明又一實(shí)施例的部分集成電路區(qū)域2000的截面圖。
在圖20所示的實(shí)施例中，在路由互連1506a上區(qū)域2004處形成一個(gè)附加 金屬層2002。在圖20中，突點(diǎn)互連1512a是悍料，它不會粘附到路由互連1506a 的材料(其為不可軟焊的)上。然而，附加金屬層2002的材料是可軟焊的，因 此突點(diǎn)互連1512a可以粘附在附加金屬層2002上。這樣，附加金屬層2002
作為路由互連1506a在區(qū)域2004處的最外部可軟焊層，使得突點(diǎn)互連1512a 通過通過附加金屬層2002粘著在路由互連1506a上。此外，不可軟焊的路由 互連1506a可以防止突點(diǎn)互連1512a的焊料向路徑1504a浸潤，對芯片產(chǎn)生潛 在的危害。
在實(shí)施例中，突點(diǎn)互連1512的位置和/或尺寸可以有各種形式。例如，圖 21是圖20所示的集成電路區(qū)域2000的截面圖。在圖21中，路徑1504a的開 口具有最靠近突點(diǎn)互連1512a的邊緣位置2102。突點(diǎn)互連1512a具有最靠近 路徑1504a的底部邊緣位置2104 (例如當(dāng)附加金屬層2002存在時(shí)，與附加金 屬層2002的邊緣重合)。在圖21的實(shí)施例中，突點(diǎn)互連1512a未覆蓋在路徑 1504a上(例如在圖21中未重疊在路徑1504a上)。此外，路徑邊緣位置2102 與突點(diǎn)互連1512a底部邊緣位置2104之間的距離大于零。因此，路徑1504a 與突點(diǎn)互連1512a是隔開的。
在另一實(shí)施例中，路徑與突點(diǎn)互連之間的距離為零，或者甚至可能重疊。 例如，圖22示出了集成電路區(qū)域2200的截面圖，其中突點(diǎn)互連2202a粘著在 路由互連1506a上，并覆蓋路徑1504a。事實(shí)上，在圖22中突點(diǎn)互連2202a 完全覆蓋路徑1504a。如圖22所示，路徑1504a的開口有一個(gè)中心點(diǎn)2204。 突點(diǎn)互連2202a的底部有一個(gè)中心點(diǎn)2206。路徑1504a的中心點(diǎn)2204與突點(diǎn) 互連2202a底部的中心點(diǎn)2206之間的距離2208大于零。這樣，在一實(shí)施例中， 路徑1504a和突點(diǎn)互連2202a可以重疊但在集成電路區(qū)域2200中不同心，即 它們的中心點(diǎn)是相互錯開的。
此外，當(dāng)重疊時(shí)，突點(diǎn)互連可以部分地或全部地充滿對應(yīng)的路徑1504a。 例如，在圖22所示的實(shí)施例中，突點(diǎn)互連2202a充滿路徑1504a。
在另一個(gè)實(shí)施例中，路徑和對應(yīng)的突點(diǎn)互連可以隔開一段距離，但是路由 互連可以設(shè)計(jì)成允許焊料從突點(diǎn)互連流到路徑(如在突點(diǎn)互連的回流焊期間)。 例如，圖23示出了集成電路區(qū)域2300的截面圖，其中突點(diǎn)互連2302a粘著在 路由互連2304a上。在圖23中，突點(diǎn)互連2302a與路徑1504a未重疊。如圖 23所示，路由互連2304a包括第一部分2306、第二部分2308和第三部分2310。 第一部分2306通過路徑1504a與接線端604a相連。第一突點(diǎn)互連2302a與第
二部分2308相連。第三部分2310類似于絕緣層1502上形成的跡線，其將第 一和第二部分2306和2308連接到一起。第三部分2310的設(shè)計(jì)使得加在路由 互連2304a的第二部分2308上的焊料能夠流入路徑1504a(例如在突點(diǎn)互連 2302a的回流焊期間)。這樣，第三部分2310的作用就像從第二部分2308到 第一部分2306的焊料導(dǎo)管。
第三部分2310可以設(shè)計(jì)成各種形式，以控制從第二部分2308到第一部分 2306的焊料的流速。圖24和25示出了第三部分2310的示例性實(shí)施例。圖24 示出了路由互連2304a的俯視圖，其中第三部分2310的寬度2402大于路徑 1504a的直徑2404。圖25示出了另一路由互連2304a的俯視圖，其中第三部 分2310的寬度2502小于路徑1504a的直徑2404。這樣，圖24的實(shí)施例能使 焊料流的流速更大，因?yàn)閳D24中的第三部分2310相對于圖25中的第三部分 2310更寬。而圖25的實(shí)施例能使焊料流的流速更小，因?yàn)閳D25中的第三部 分2310比圖24中的第三部分2310更窄。第三部分2310的寬度可以不斷縮小 直到焊料基本上不流向路徑1504a。
結(jié)論
以上描述了本發(fā)明的各種實(shí)施例，應(yīng)當(dāng)理解，其目的僅在于舉例說明，而 沒有限制性。本領(lǐng)域的技術(shù)人員知悉，在不離開本發(fā)明的精神和范圍情況下， 在形式上和細(xì)節(jié)上還可做各種的改變。因此，本發(fā)明的保護(hù)范圍不當(dāng)僅局限于 以上描述的任一實(shí)施例，而應(yīng)該依照權(quán)利要求及其等同來限定。
權(quán)利要求
1、一種形成集成電路封裝的方法，其特征在于，包括接收具有多個(gè)集成電路區(qū)域的晶圓，每個(gè)集成電路區(qū)域都具有在晶圓的表面配置成陣列的多個(gè)接線端；在晶圓上形成絕緣層；穿過絕緣層形成多個(gè)路徑，以實(shí)現(xiàn)到達(dá)每個(gè)集成電路區(qū)域的多個(gè)接線端的連通；在絕緣層上形成多個(gè)路由互連，使得多個(gè)路由互連中的每一個(gè)路由互連具有經(jīng)由穿過絕緣層的對應(yīng)路徑與對應(yīng)的接線端相連的第一部分，以及在絕緣層上延伸的第二部分；在多個(gè)路由互連上形成多個(gè)突點(diǎn)互連，使得每一個(gè)突點(diǎn)互連被連接至多個(gè)路由互連中對應(yīng)的路由互連的第二部分。
2、 根據(jù)權(quán)利要求l所述的形成集成電路封裝的方法，其特征在于，形成 多個(gè)路由互連包括堆疊多層材料以形成每一個(gè)路由互連的第二部分；及 在用于連接突點(diǎn)互連的區(qū)域，至少移除所述堆疊的多層材料的最外層。
3、 根據(jù)權(quán)利要求l所述的形成集成電路封裝的方法，其特征在于，形成 多個(gè)路由互連包括在每一個(gè)路由互連上用于連接突點(diǎn)互連的區(qū)域放置可軟悍材料。
4、 根據(jù)權(quán)利要求1所述的形成集成電路封裝的方法，其特征在于，形成 多個(gè)路由互連包括形成具有經(jīng)由第一路徑與對應(yīng)的接線端相連的第一部分和 在絕緣層上延伸的第二部分的第一路由互連；其中，在多個(gè)路由互連上形成多個(gè)突點(diǎn)互連包括形成與所述第一路由互 連的第二部分相連的第一突點(diǎn)互連，其中第一路徑具有最靠近第一突點(diǎn)互連 的邊緣位置，而第一突點(diǎn)互連具有最靠近第一路徑的底部邊緣位置；及其中，形成第一突點(diǎn)互連包括形成未覆蓋第一路徑的第一突點(diǎn)互連，使 得第一路徑邊緣位置與第一突點(diǎn)互連底部邊緣位置之間的距離大于零。 ，
5、 根據(jù)權(quán)利要求1所述的形成集成電路封裝的方法，其特征在于，形成 多個(gè)路由互連包括形成具有經(jīng)由第一路徑與對應(yīng)的接線端相連的第一部分和 在絕緣層上延伸的第二部分的第一路由互連；及其中，在多個(gè)路由互連上形成多個(gè)突點(diǎn)互連包括形成與第一路由互連的 第二部分相連的第一突點(diǎn)互連，并使第一突點(diǎn)互連覆蓋所述第一路徑。
6、 根據(jù)權(quán)利要求5所述的形成集成電路封裝的方法，其特征在于，所述 第一路徑的開口部分具有一個(gè)中心點(diǎn)，所述第一突點(diǎn)互連底部也具有一個(gè)中 心點(diǎn)，其中形成連接至第一路由互連的第二部分的第一突點(diǎn)互連包括形成第一突點(diǎn)互連使得第一路徑的中心點(diǎn)與所述第一突點(diǎn)互連底部中心 點(diǎn)之間沿第一路由互連的距離大于零。
7、 一種集成電路封裝，其特征在于，包括集成電路芯片，其具有在集成電路芯片表面配置成陣列的多個(gè)接線端； 集成電路芯片表面的絕緣層；多個(gè)路徑，其穿過所述絕緣層與所述多個(gè)接線端相連；多個(gè)路由互連，其中每一個(gè)路由互連具有第一部分和第二部分，每個(gè)路由互連的第一部分經(jīng)由對應(yīng)的路徑與多個(gè)接線端中對應(yīng)的一個(gè)接線端相連，每個(gè)路由互連的第二部分在所述絕緣層上延伸；多個(gè)突點(diǎn)互連，其中每一個(gè)突點(diǎn)互連與多個(gè)路由互連中對應(yīng)的一個(gè)路由互連的第二部分相連。
8、 根據(jù)權(quán)利要求7所述的集成電路封裝，其特征在于，所述每一個(gè)路由 互連的第二部分包括堆疊起來的多個(gè)材料層，其中在用于連接突點(diǎn)互連的區(qū) 域所述堆疊的多層材料的最外層被移除。
9、 根據(jù)權(quán)利要求7所述的集成電路封裝，其特征在于，所述每一個(gè)路由 互連的第二部分包括在用于連接突點(diǎn)互連的區(qū)域的最外層的可軟焊層。
10、 一種晶圓級集成電路封裝結(jié)構(gòu)，其特征在于，包括 具有多個(gè)集成電路區(qū)域的晶圓，每個(gè)集成電路區(qū)域具有在晶圓表面配置成陣列的接線端；晶圓表面的絕緣層； 穿過絕緣層的多個(gè)路徑，用于實(shí)現(xiàn)到達(dá)每個(gè)集成電路區(qū)域中多個(gè)接線端 的連接；絕緣層上的多個(gè)路由互連，其中多個(gè)路由互連中的每一個(gè)路由互連具有 經(jīng)由對應(yīng)路徑與對應(yīng)的接線端相連的第一部分，以及在絕緣層上延伸的第二 部分；及多個(gè)路由互連上的多個(gè)突點(diǎn)互連，其中多個(gè)突點(diǎn)互連中的每一個(gè)突點(diǎn)互 連連接至多個(gè)路由互連中對應(yīng)的路由互連的第二部分。
全文摘要
本發(fā)明公開了一種晶圓級集成電路封裝的方法、集成電路封裝及晶圓級集成電路封裝結(jié)構(gòu)。其中集成電路封裝包括集成電路芯片、集成電路芯片表面的絕緣層、多個(gè)路徑、多個(gè)路由互連及多個(gè)突點(diǎn)互連。所述集成電路封裝具有多個(gè)在集成電路芯片表面配置成陣列的接線端。多個(gè)路徑穿過所述絕緣層與所述多個(gè)接線端相連。多個(gè)路由互連中的每一個(gè)具有第一部分和第二部分。每個(gè)路由互連的第一部分經(jīng)由對應(yīng)的路徑與多個(gè)接線端中對應(yīng)的一個(gè)接線端相連，每個(gè)路由互連的第二部分在所述絕緣層上延伸。多個(gè)突點(diǎn)互連中的每一個(gè)突點(diǎn)互連與多個(gè)路由互連中對應(yīng)的一個(gè)路由互連的第二部分相連。
文檔編號H01L23/485GK101359608SQ20081008872
公開日2009年2月4日 申請日期2008年4月30日 優(yōu)先權(quán)日2007年4月30日
發(fā)明者特克·揚(yáng)·坦, 馬太·V·考夫曼 申請人:美國博通公司