專利名稱：具有柔順性的微電子組件及其方法
技術(shù)領(lǐng)域：
本發(fā)明涉及晶片級和半導(dǎo)體芯片級封裝。更具體地講，本 發(fā)明涉及改進(jìn)的柔順性晶片和柔順性半導(dǎo)體封裝結(jié)構(gòu)和它們的制作方 法。
背景技術(shù)：
微電子器件例如半導(dǎo)體芯片典型地需要具有與其它電子 部件之間的許多輸入和輸出連接部。半導(dǎo)體芯片或其它類似器件的輸 入和輸出觸點(diǎn)通常被布置成柵狀圖案，其基本上覆蓋器件的表面(通 常稱作"區(qū)域陣列")，或被布置成延長的排，它們可以平行于和靠近器 件的前表面的每個(gè)邊緣延伸，或布置在前表面的中心。典型地，各種 器件例如芯片必須物理安裝在襯底例如印刷電路板上，并且器件的觸 點(diǎn)必須電連接至電路板的導(dǎo)電特征。半導(dǎo)體芯片通常被提供于封裝中，以便于在芯片制造過程 中和在將芯片安裝到外部襯底例如印刷電路板或其它電路板上的過程 中傳送芯片。例如，許多半導(dǎo)體芯片被提供在適合于表面安裝的封裝 中。大量的這種一般類型的封裝已為各種用途提出。最通常地，這樣 的封裝包括介電元件，通常稱作"芯片載體"，具有在介電材料上電鍍或蝕刻金屬結(jié)構(gòu)而形成的端子。這些端子典型地通過沿著芯片載體本 身延伸的特征例如薄跡線以及通過延伸于芯片觸點(diǎn)和端子或跡線之間 的精細(xì)引線或布線而被連接至芯片本身的觸點(diǎn)。在表面安裝操作中， 封裝被安置在電路板上，從而封裝上的每個(gè)端子對準(zhǔn)電路板上的相應(yīng) 的觸點(diǎn)墊。焊料或其它結(jié)合材料提供于端子和觸點(diǎn)墊之間。通過加熱 組件以便使焊料熔化或"回流"或以其它方式激活結(jié)合材料，封裝可以 永久性地結(jié)合就位。許多封裝包括焊接塊，其形式為焊料球，典型地直徑為大 約0.1 mm和大約0.8 mm (5和30密耳)范圍內(nèi)，附連于封裝的端子。 具有從其底表面突伸一個(gè)陣列的焊料球的封裝通常稱作球柵陣列或 "BGA"封裝。其它封裝，稱作矩柵陣列或"LGA"封裝，通過焊料形成 的薄層或焊盤而被緊固至襯底。這種類型的封裝可以非常緊湊。某些 封裝，通常稱作"芯片級封裝"，所占據(jù)的電路板面積等于或僅僅略大 于封裝中組合的器件的面積。這一點(diǎn)是有利的，因?yàn)槟軌驕p小組件的 整體尺寸，并且允許使用襯底上各種器件之間的短互聯(lián)，這反過來又 限制了器件之間的信號傳播時(shí)間，并且因此而便于組件以高速操作。包括封裝的組件可能遭受因器件和襯底的不同熱膨脹和 收縮引起的應(yīng)力。在操作過程中，以及在制造過程中，半導(dǎo)體芯片趨 向于膨脹和收縮與電路板的膨脹和收縮量不同的量。在封裝的端子被 相對于芯片或其它器件固定的情況下，例如通過使用焊料，這些效應(yīng) 趨向于引起端子相對于電路板上的觸點(diǎn)墊移動。這可能在將端子連接 至電路板上的觸點(diǎn)墊的焊料中產(chǎn)生應(yīng)力。如美國專利5，679，977、 5,148,266、 5,148,265、 5，455，390以及5,518,964 (這些文獻(xiàn)的公開內(nèi) 容以引用方式并入本申請中)的某些優(yōu)選實(shí)施方式所公開，半導(dǎo)體芯 片封裝件的端子可以相對于組合于封裝中的芯片或其它器件移動。這 樣的運(yùn)動可以對相當(dāng)程度的不同膨脹和收縮作出補(bǔ)償。測試封裝器件提出了另一嚴(yán)重問題。在一些制造工藝中， 需要在封裝器件的端子和測試夾具之間產(chǎn)生臨時(shí)連接，并且通過這些 連接操作器件以確保器件完全發(fā)揮功能。通常，這些臨時(shí)連接必須在 不將結(jié)合封裝的端子結(jié)合至測試夾具的情況下實(shí)現(xiàn)。重要的是，需要確保所有端子被可靠地連接至測試夾具的導(dǎo)電元件。然而，難以通過 抵靠著簡單的測試夾具例如具有平面形觸點(diǎn)墊的常規(guī)電路板按壓封裝
而實(shí)現(xiàn)連接。如果封裝的端子不是共面的，或者如果測試夾具的導(dǎo)電 元件不是共面的，則一些端子將不能接觸它們在測試夾具上的相應(yīng)觸
點(diǎn)墊。例如，在BGA封裝中，附連于端子的焊料球的直徑差異，和芯 片載體的非共面度，可能引起一些焊料球處在不同的高度。這些問題可以通過使用專門構(gòu)造的具有特殊配置以補(bǔ)償 非共面度的測試夾具而得以減輕。然而，這樣的特征導(dǎo)致測試夾具的 成本升高，并且在一些情況下，將一些不可靠性引入了測試夾具本身。 這一點(diǎn)是特別不理想的，因?yàn)闇y試夾具，以及器件與測試夾具之間的 接合，應(yīng)當(dāng)比封裝器件本身更可靠，以便提供有意義的試驗(yàn)。另外， 適用于高頻操作的器件典型地必須通過施加高頻信號來測試。這就要 求對測試夾具中的信號路徑的電學(xué)特性施加某些限制，這會進(jìn)一步導(dǎo) 致測試夾具的結(jié)構(gòu)復(fù)雜。此外，當(dāng)測試具有與端子連接的焊料球的晶片和封裝器件 時(shí)，焊料趨向于聚集在測試夾具的與焊料球接合的部位上。這種焊料 參與物的聚集可能會縮短測試夾具的壽命和損害其可靠性。各種方案被提出以解決前述問題。前述專利中公開的一些 封裝的端子能夠相對于微電子器件移動。這樣的運(yùn)動可以在測試過程 中補(bǔ)償一定程度的端子非共面度。均授予Nishiguchi等的美國專利5,196,726和5,214,308公 開了一種BGA型措施，其中芯片的表面上的凸塊引線被容納在襯底上 的杯狀插槽中，并且通過低熔點(diǎn)材料結(jié)合在其中。授予Beaman等的 美國專利4,975,079公開了一種芯片試驗(yàn)插槽，其中測試襯底上的拱形 觸點(diǎn)布置在圓錐形導(dǎo)向件內(nèi)。芯片被強(qiáng)制抵靠在襯底上，從而進(jìn)入圓 錐形導(dǎo)向件的焊料球與襯底上的拱形針接合。所施加的力足以使得拱 形針實(shí)際中導(dǎo)致芯片的焊料球變形。 BGA插槽的另一實(shí)施例可以見于1998年9月8日授權(quán)的 共同轉(zhuǎn)讓的美國專利5,802,699，所述文獻(xiàn)的公開內(nèi)容以引用方式并入 本申請。'699專利公開了一種片材狀連接器，其具有多個(gè)孔。每個(gè)孔設(shè)有至少一個(gè)彈性層合觸點(diǎn)，所述觸點(diǎn)向內(nèi)延伸到孔上。BGA器件的 凸塊引線前進(jìn)到孔中，從而凸塊引線與觸點(diǎn)接合。組件可以被測試， 并且如果被認(rèn)為可接受，則凸塊引線可以永久性地結(jié)合至觸點(diǎn)。 2001年3月20日授權(quán)的共同轉(zhuǎn)讓的美國專利6,202,297， 所述文獻(xiàn)的公開內(nèi)容以引用方式并入本申請，公開了一種用于具有凸 塊引線的微電子器件的連接器以及制造和使用連接器的方法。在'297 專利的一個(gè)實(shí)施方式中，介電襯底具有從前表面向上延伸的多個(gè)柱。 所述柱可以被布置成一個(gè)陣列的柱組，每個(gè)柱組之間限定出間隙。大 致層合的觸點(diǎn)從每個(gè)柱的頂部延伸。為了測試器件，器件的凸塊引線 分別插入相應(yīng)的間隙內(nèi)，從而與掃掠持續(xù)插入的凸塊引線的觸點(diǎn)接合。 典型地，隨著凸塊引線被插入間隙中，觸點(diǎn)的遠(yuǎn)側(cè)部分朝向襯底向下 和向外背離間隙的中心偏轉(zhuǎn)。共同轉(zhuǎn)讓的美國專利6，177，636，所述文獻(xiàn)的公開內(nèi)容以引 用方式并入本申請，公開了一種方法和設(shè)備，用于提供微電子器件和 支撐襯底之間的互聯(lián)。在'636專利的一個(gè)優(yōu)選實(shí)施方式中，制造微電 子器件互聯(lián)部件的方法包括提供柔性芯片載體，其具有第一和第二表 面，以及將導(dǎo)電片材連接至芯片載體的第一表面。導(dǎo)電片材隨后被選 擇性地蝕刻以產(chǎn)生多個(gè)基本上剛性的柱。柔順層提供在支撐結(jié)構(gòu)的第 二表面上，并且微電子器件例如半導(dǎo)體芯片與柔順層接合，從而柔順 層安置在微電子器件和芯片載體之間，并且留下柱從芯片載體的暴露 表面突伸。柱被電連接至微電子器件。柱形成突伸封裝端子，其可以 接合在插槽中，或形成焊料，其結(jié)合至襯底例如電路板上的特征。由 于柱可相對于微電子器件移動，因此這樣的封裝基本上能夠適應(yīng)于當(dāng) 器件被使用時(shí)器件和支撐襯底之間的熱膨脹系數(shù)失配。另外，柱的末 端可以共面或近乎共面。最近，DRAM封裝被研制出來，其以幾GHz之上的頻率 操作，由于長布線的高阻抗，使得其難以使用線材結(jié)合來進(jìn)行互聯(lián)。 對于傳統(tǒng)倒裝芯片封裝件，印刷電路板(CTE 14-16)和硅(CTE3-4) 之間的熱失配可以引起外周BGA剝離。因此，在球封裝層下面優(yōu)選具 有足夠的柔順性(例如低彈性模量并且厚)，以便補(bǔ)償在熱循環(huán)過程中產(chǎn)生的機(jī)械應(yīng)力。平版印刷方法具有多種缺點(diǎn)。第一個(gè)缺點(diǎn)是具有大約40 微米厚度的柔順層是通過旋涂工藝形成的，這種工藝要求非常低的每 分鐘轉(zhuǎn)數(shù)。由于低的每分鐘轉(zhuǎn)數(shù)，這樣的柔順層趨向于是非均勻的。 第二個(gè)問題是平版印刷過程會導(dǎo)致這樣的結(jié)構(gòu)，其具有直壁或具有反 轉(zhuǎn)角度的壁，以便在頂部和底部凸塊偏轉(zhuǎn)部產(chǎn)生高應(yīng)力金屬化。網(wǎng)式 印刷方法具有多種缺點(diǎn)，其中包括1)用于聚合物的網(wǎng)式印刷過程精 度低，從而所產(chǎn)生的凸塊的厚度變化為50-60微米；以及2)網(wǎng)式印刷 過程的產(chǎn)量低，因?yàn)榇嬖诖罅康淖冃瓮箟K。雖然現(xiàn)有技術(shù)中有了上述進(jìn)展，但仍需要有一種改進(jìn)的方 法來制作微電子封裝，并且需要提供具有球下凸塊柔順性的微電子封 裝，例如具有球下凸塊柔順性的DDR封裝。

發(fā)明內(nèi)容
本發(fā)明提供了改進(jìn)的方法，用于制作具有球下凸塊柔順性 例如具有硅酮球下凸塊(SUB)的微電子封裝。在一個(gè)實(shí)施方式中， 本發(fā)明使用平面化步驟，在這一過程中，網(wǎng)式印刷凸塊被利用傳統(tǒng)研 磨設(shè)備研磨。在研磨凸塊之后，凸塊上的鋒利邊緣可以通過沉積光成 像層例如光成像硅酮而被光滑化。因此，在一個(gè)實(shí)施方式中，球下凸 塊至少部分地如下形成即在晶片上網(wǎng)式印刷柔順性凸塊，在網(wǎng)式印 刷的柔順性凸塊上施加保護(hù)涂層，利用研磨方法平面化網(wǎng)式印刷凸塊， 以及通過施加附加光成像柔順層而使得研磨的柔順性凸塊光滑化。在本發(fā)明的一個(gè)優(yōu)選實(shí)施方式中， 一種制作微電子組件的 方法包括提供微電子元件，其具有第一表面和可在第一表面處觸及的 觸點(diǎn)。微電子元件可以包括半導(dǎo)體晶片，晶片具有一或多個(gè)存儲芯片， 或者晶片具有一或多個(gè)雙數(shù)據(jù)速率(DDR)芯片，例如DDR3或DDR4 芯片。在一個(gè)實(shí)施方式中，微電子元件可以還包括單一芯片，例如單 一存儲芯片。所述方法包括在微電子元件的第一表面上提供柔順性凸 塊，和在柔順性凸塊和微電子元件的第一表面上沉積犧牲層，從而犧 牲層覆蓋柔順性凸塊。犧牲層可以是光成像層。犧牲層可以包括硅酮。
在一個(gè)實(shí)施方式中，基于硅酮的材料(3-2000MPa)是球 下介電材料或柔順層的良好的候選材料。這些材料優(yōu)選有至少兩種涂 布方法。第一種方法涉及印刷硅酮材料例如由Dow Corning出售的 WL-6910。第二種方法涉及使用光成像材料。這兩種方法可以單獨(dú)或 組合使用。所述方法理想地包括研磨犧牲層和柔順性凸塊，以便平面 化柔順性凸塊的頂表面，從而柔順性凸塊的平面化頂表面穿過犧牲層 可被觸及。在一個(gè)實(shí)施方式中，平面化頂表面優(yōu)選是大致平坦的。柔 順性凸塊理想地具有位于平面化頂表面周圍的傾斜側(cè)面，從而傾斜側(cè) 面在去除犧牲層步驟的過程中被暴露。在研磨步驟后，犧牲層被去除， 以暴露觸點(diǎn)和柔順性凸塊的位于平面化頂表面周圍的部分。導(dǎo)電跡線 優(yōu)選提供有第一端部，其與觸點(diǎn)電連接，和第二端部，其層疊于柔順 性凸塊的平面化頂表面上。導(dǎo)電跡線理想地由導(dǎo)電材料制成，例如銅， 金，鎳，它們的合金、組合物和復(fù)合材料。導(dǎo)電元件例如焊料球、導(dǎo) 電柱和導(dǎo)電針可以被提供成與導(dǎo)電跡線的第二端部接觸。導(dǎo)電元件可 以由導(dǎo)電材料制成，例如銅，銅合金，金，以及它們的組合物。所述 方法可以還包括切分微電子元件，以提供具有至少一個(gè)芯片的單獨(dú)的 芯片封裝件。在一個(gè)優(yōu)選實(shí)施方式中，在去除犧牲層之后，硅酮層被沉 積在微電子元件的第一表面和柔順性凸塊上。硅酮層可以被選擇性地 去除，以便暴露出可在微電子元件的第一表面處觸及的觸點(diǎn)。在一個(gè)實(shí)施方式中，所述方法包括提供導(dǎo)電柱，其與導(dǎo)電 跡線的第二端部接觸，導(dǎo)電柱層疊于柔順性凸塊上并且背離微電子元 件的第一表面突伸，從而導(dǎo)電柱與微電子元件的觸點(diǎn)電互聯(lián)。導(dǎo)電柱 的末端優(yōu)選限定出微電子組件上的最高點(diǎn)。在一個(gè)實(shí)施方式中，柔順性凸塊被這樣提供，即沉積具有 在3-2O00 MPa的范圍內(nèi)的彈性模量的材料層，和選擇性地去除低彈性 模量材料層的一些部分，用于形成柔順性凸塊。在另一實(shí)施方式中， 柔順性凸塊被這樣提供，即在微電子元件的第一表面上網(wǎng)式印刷可固 化材料的凸塊，和固化所述可固化材料以形成柔順性凸塊。柔順性凸塊理想地由選自下面一組的材料制成硅酮，硅酮-聚酰亞胺共聚物， 柔韌性環(huán)氧樹脂，聚酰亞胺，熱固性聚合物，含氟聚合物，熱塑性聚 合物。在一個(gè)實(shí)施方式中，導(dǎo)電柱具有與一個(gè)柔順性凸塊相鄰的 基部和遠(yuǎn)離柔順性凸塊的末端。導(dǎo)電柱理想地具有大約10-500微米的 高度。在另一實(shí)施方式中，至少一個(gè)導(dǎo)電柱具有截頭圓錐形狀，其基 部的直徑為大約30-600微米，末端的直徑為大約10-200微米。在本發(fā)明另一優(yōu)選實(shí)施方式中， 一種制作微電子組件的方 法包括提供微電子元件，例如半導(dǎo)體晶片或DDR芯片，其具有第一 表面和可在第一表面處觸及的觸點(diǎn)，在微電子元件的第一表面上提供 介電凸塊，和在介電凸塊上沉積犧牲層。介電凸塊可以由下述制成材 料，例如硅酮，硅酮-聚酰亞胺共聚物或混聚物，柔韌性環(huán)氧樹脂，聚 酰亞胺，熱固性聚合物，含氟聚合物，和熱塑性聚合物。所述方法可 以包括研磨犧牲層和介電凸塊，以便平面化介電凸塊的頂表面，從而 平面化頂表面穿過犧牲層可被觸及。在研磨步驟后，犧牲層可以被去 除，以便進(jìn)一步暴露介電凸塊和暴露觸點(diǎn)。介電層可以被沉積在微電 子元件的第一表面和介電凸塊上。介電層可以被選擇性地去除，以暴 露可在微電子元件的第一表面處觸及的觸點(diǎn)。導(dǎo)電跡線可以被形成為 具有第一端部，其與觸點(diǎn)電連接，和第二端部，其層疊于介電凸塊的 平面化頂表面上。導(dǎo)電元件，例如焊料球、導(dǎo)電柱和導(dǎo)電針，可以被 提供稱與導(dǎo)電跡線的第二端部接觸。導(dǎo)電跡線可以由導(dǎo)電材料制成，例如銅，金，鎳，它們的 合金、組合物和復(fù)合材料。導(dǎo)電元件可以是布置在介電凸塊的頂部上 的導(dǎo)電柱，從而每個(gè)導(dǎo)電柱的高度為大約50-300微米。導(dǎo)電元件優(yōu)選 由導(dǎo)電材料制成，例如銅，銅合金，金，以及它們的組合物。在本發(fā)明另一優(yōu)選實(shí)施方式中， 一種制作微電子組件的方 法包括提供半導(dǎo)體晶片，其具有第一表面和可在第一表面處觸及的 觸點(diǎn)，在半導(dǎo)體晶片的第一表面上形成柔順性凸塊，在柔順性凸塊上 沉積犧牲層，和研磨犧牲層和柔順性凸塊，以便平面化柔順性凸塊的 頂表面，從而柔順性凸塊的平面化頂表面可被過犧牲層穿觸及。所述方法可以包括在研磨步驟后去除犧牲層，以便暴露柔順性凸塊和觸點(diǎn)， 在微電子元件的第一表面和柔順性凸塊上沉積硅酮層，和選擇性地去 除硅酮層，以便暴露可在半導(dǎo)體晶片的第一表面處觸及的觸點(diǎn)。導(dǎo)電 跡線被提供成具有第一端部，其與觸點(diǎn)電連接，和第二端部，其層疊 于柔順性凸塊的平面化頂表面上。導(dǎo)電元件優(yōu)選被提供圍與導(dǎo)電跡線 的第二端部接觸。微電子元件可以被切分，以提供多個(gè)單獨(dú)的芯片封 裝件。導(dǎo)電元件可以是導(dǎo)電柱。導(dǎo)電元件或?qū)щ娭梢员浑婂冊?導(dǎo)電跡線的第二端部的頂部，從而導(dǎo)電元件/柱層疊于柔順性凸塊上。 —種微電子組件包括半導(dǎo)體晶片，其具有第一表面和可在 第一表面處觸及的觸點(diǎn)，和層疊于半導(dǎo)體晶片的第一表面的柔順性凸 塊上，從而每個(gè)柔順性凸塊具有平面形頂表面，例如平坦表面。組件 理想地包括層疊于半導(dǎo)體晶片的第一表面和柔順性凸塊上的硅酮層， 從而柔順性凸塊的平面形頂表面和觸點(diǎn)穿過硅酮層可被觸及。組件優(yōu) 選包括導(dǎo)電跡線，其具有與觸點(diǎn)電連接的第一端部和層疊于柔順性凸 塊的平面化頂表面上的第二端部，和導(dǎo)電元件，其與導(dǎo)電跡線的第二 端部接觸。導(dǎo)電元件可以是焊料球、導(dǎo)電柱或?qū)щ娽?。半?dǎo)體晶片可 以包括一或多個(gè)存儲芯片。晶片可以還包括一或多個(gè)雙數(shù)據(jù)速率 (DDR)芯片，例如DDR3或DDR4芯片。在一個(gè)優(yōu)選實(shí)施方式中，柔順性凸塊或柔順層優(yōu)選由具有 低彈性模量的材料制成。柔順層可以由下述材料制成，例如硅酮，柔 韌性環(huán)氧樹脂，聚酰亞胺，熱固性聚合物，含氟聚合物和熱塑性聚合 物。微電子組件理想地包括細(xì)長的導(dǎo)電元件，用于將導(dǎo)電元件 (例如導(dǎo)電柱)和微電子元件的觸點(diǎn)電互聯(lián)。所述細(xì)長的導(dǎo)電元件可 以包括下述材料，例如銅，金，鎳，它們的合金、組合物和復(fù)合材料。 在一個(gè)優(yōu)選實(shí)施方式中，所述細(xì)長的導(dǎo)電元件可以是結(jié)合帶或?qū)щ娵E 線。所述細(xì)長的導(dǎo)電元件優(yōu)選延伸越過柔順性凸塊或介電凸塊。在一個(gè)實(shí)施方式中，導(dǎo)電柱中的至少一個(gè)可以被布置在柔 順性凸塊中的至少一個(gè)的頂部。在其它優(yōu)選實(shí)施方式中，每個(gè)導(dǎo)電柱
15被布置在一個(gè)柔順性凸塊的頂部上。在其它優(yōu)選實(shí)施方式中，兩個(gè)或
以上的導(dǎo)電柱可以布置在單一柔順性凸塊的頂部上。每個(gè)導(dǎo)電柱理想 地具有與柔順性凸塊相鄰或柔順層的基部和遠(yuǎn)離柔順性凸塊或柔順層
的末端。導(dǎo)電柱優(yōu)選具有比焊料掩膜的厚度更高的高度，從而柱是微 電子組件上的最高/最突出結(jié)構(gòu)。結(jié)果，在測試微電子組件的過程中， 導(dǎo)電柱的末端是與測試板上的導(dǎo)電墊接合的第一個(gè)元件。在一個(gè)優(yōu)選
實(shí)施方式中，導(dǎo)電柱理想地具有大約50-300微米的高度。在一個(gè)優(yōu)選 實(shí)施方式中，導(dǎo)電柱中的至少一個(gè)具有截頭圓錐形狀，其基部的直徑 為大約100-600微米，末端的直徑為大約40-200微米。導(dǎo)電柱可以由 導(dǎo)電材料制成，例如銅，銅合金，金，以及它們的組合物。柔順性凸塊優(yōu)選具有與微電子元件的第一表面相隔的頂 表面和延伸在柔順性凸塊的頂表面和微電子元件的第一表面之間的傾 斜表面。導(dǎo)電跡線理想地延伸越過柔順性凸塊的傾斜表面。本發(fā)明的這些和其它優(yōu)選實(shí)施方式將在后文中詳細(xì)描述。


圖l-8示出了根據(jù)本發(fā)明的一個(gè)優(yōu)選實(shí)施方式制作微電子 組件的方法。圖9-11示出了根據(jù)本發(fā)明另一優(yōu)選實(shí)施方式制作微電子 組件的方法。圖12-13示出了根據(jù)本發(fā)明又一優(yōu)選實(shí)施方式制作微電子 組件的方法。圖14A-14J示出了根據(jù)本發(fā)明的一個(gè)優(yōu)選實(shí)施方式制作微 電子組件的方法。圖15示出了圖14J中的微電子組件被抵靠在測試板上。
具體實(shí)施例方式參看圖1，根據(jù)本發(fā)明的一個(gè)優(yōu)選實(shí)施方式，晶片20包括 頂表面22，其具有可在頂表面處被觸及的觸點(diǎn)(未示出)。晶片20還 包括與頂表面22相反的底表面24。在一個(gè)實(shí)施方式中，晶片是具有多個(gè)半導(dǎo)體芯片的半導(dǎo)體晶片。在另一實(shí)施方式中，晶片具有多個(gè)存儲芯片例如DRAM或DDR芯片。在高度優(yōu)選的實(shí)施方式中，晶片具 有一或多個(gè)DDR3或DDR4芯片。
參看圖2，具有開口 28的模板或印刷網(wǎng)26與晶片20的頂 表面22并置?？晒袒牧?0例如硅酮被經(jīng)過模板中的開口 28網(wǎng)式印 刷到晶片20的頂表面22上。網(wǎng)式印刷材料30優(yōu)選形成多個(gè)可固化材 料的凸塊32，它們層疊于晶片20的第一表面22上。所述多個(gè)可固化 凸塊32優(yōu)選不覆蓋可在晶片20的第一表面22處被觸及的觸點(diǎn)(未示 出)。在凸塊已經(jīng)被模板印刷到晶片上之后，凸塊32被固化，以提供 柔順性凸塊。
在一個(gè)實(shí)施方式中，晶片可以被替換為單一微電子芯片， 例如存儲芯片。介電鈍化層(未示出)可以被沉積或附著在晶片20 的頂表面22上。鈍化層可以是Si02鈍化層，通?？梢娪诎雽?dǎo)體芯片 的觸點(diǎn)承載表面上。在另一實(shí)施方式中，單獨(dú)的介電鈍化層可以被使 用，例如環(huán)氧樹脂，聚酰亞胺樹脂，透光介電材料，等等。當(dāng)單獨(dú)的 鈍化層被使用時(shí)，鈍化層可以被旋涂在頂表面上并且在頂表面上聚集 成平面片材形式，或者，介電片材可以借助于本領(lǐng)域技術(shù)人員公知和 使用的任何一種電子器件級粘合劑被層合在頂表面上。鈍化層優(yōu)選覆 蓋晶片20的頂表面22，并且留下觸點(diǎn)(未示出)被暴露，從而導(dǎo)電 元件例如細(xì)長的跡線或結(jié)合帶可以被附著至觸點(diǎn)(例如通過電鍍)。
在一個(gè)實(shí)施方式中，柔順性凸塊優(yōu)選被沉積或?qū)雍显阝g化 層(未示出)的暴露表面上。柔順性凸塊可以被形成為和/或具有共同 轉(zhuǎn)讓的美國專利6，211，572、6，284,563、6，465，878、6,847，101和6，847，107 以及共同未決的美國申請09/020,647和10/873,883中公開的形狀，上 述文獻(xiàn)的公開內(nèi)容以引用方式并入本申請。[TESSERA 078系列案]柔 順性凸塊可以利用可固化液體被模板印刷、網(wǎng)式印刷或轉(zhuǎn)印模制在鈍 化層上，所述液體在固化后將粘附在鈍化層上?；蛘?，柔順性凸塊可 以借助于電子器件級別的粘合劑以固化柔順性墊的形式附著在鈍化層 的暴露表面上。柔順性凸塊可以被由各式各樣的材料形成，例如低彈 性模量材料。柔順性凸塊還可以由聚合物和其它材料制造，例如硅酮，柔韌性環(huán)氧樹脂，聚酰亞胺和其它熱固性聚合物，含氟聚合物，和熱 塑性聚合物。
電鍍籽晶層(未示出)可以被沉積在前述組件的頂部上， 例如通過使用濺鍍操作。典型的電鍍籽晶層材料包括鈀(對于無電鍍)， 鈦，鎢，鎳，鉻。然而，在其它優(yōu)選實(shí)施方式中，主要由銅構(gòu)成的籽 晶層可以被使用。
導(dǎo)電跡線優(yōu)選與導(dǎo)電跡線的第一端部靠近的觸點(diǎn)電互聯(lián)， 并且延伸至層疊于柔順性凸塊中的一個(gè)上的第二端部。導(dǎo)電跡線可以 直接電鍍在觸點(diǎn)上。優(yōu)選的導(dǎo)電跡線材料包括銅，金，鎳，它們的合 金、組合物和復(fù)合材料。
焊料掩膜層可以被沉積或?qū)雍显诮M件的頂部上，從而只有 導(dǎo)電跡線的第二端部被暴露。掩蔽層可以是介電材料。焊料掩膜可以 包括網(wǎng)式印刷、曝光和顯影形成的片材或?qū)雍掀?，光阻材料，或?可以包括派瑞林，環(huán)氧樹脂，聚酰亞胺樹脂，含氟聚合物，等等，其 沉積或?qū)雍显诮M件上。
參看圖3，犧牲保護(hù)涂層34優(yōu)選設(shè)置在柔順性凸塊32的 頂部上。犧牲保護(hù)涂層34覆蓋柔順性凸塊、晶片20的第一表面22 以及可在晶片的第一表面處被觸及的觸點(diǎn)[未示出]。如后面更詳細(xì)描 述，犧牲保護(hù)層34為柔順性凸塊32提供了支撐基體，并且在進(jìn)一步 加工步驟中保護(hù)晶片20的第一表面22。
參看圖4，犧牲保護(hù)層34和柔順性凸塊32優(yōu)選被平面化 以在凸塊頂部上形成平坦的平表面。在一個(gè)實(shí)施方式中，柔順性凸塊 被研磨或噴砂，以去除犧牲保護(hù)層和柔順性凸塊的一些部分。如示于 圖4，犧牲保護(hù)層34的一些部分被去除，以便暴露柔順性凸塊32的 一些部分(即平面形頂表面)。柔順性凸塊被研磨或噴砂以便在柔順性 凸塊32的頂部上形成大致平坦的平表面36。平表面36穿過犧牲保護(hù) 層34可被觸及和/或暴露。犧牲保護(hù)層34提供了支撐基體，其防止柔 順性凸塊32在研磨過程中移動。此外，犧牲層34保護(hù)可在晶片20 的第一表面22處被觸及的一或多個(gè)觸點(diǎn)38。因此，犧牲保護(hù)層34保 護(hù)晶片的第一表面，并且防止可能因研磨的柔順性凸塊32的殘余物導(dǎo)致的第一表面被污染。
參看圖5，在研磨柔順性凸塊之后，犧牲層被去除，以暴 露晶片20的第一表面22、可在第一表面22處被觸及的一或多個(gè)觸點(diǎn) 38和柔順性凸塊32的側(cè)面。
參看圖6，光成像層40，通常也被稱作拱層，被沉積在晶 片的第一表面22、研磨的柔順性凸塊32和一或多個(gè)觸點(diǎn)(未示出) 的頂部上。在一個(gè)優(yōu)選實(shí)施方式中，光成像層40被旋涂在晶片和柔順 性凸塊的頂部上。在一個(gè)優(yōu)選實(shí)施方式中，層40是光成像硅酮層，例 如通常以商品名Dow Corning WL-5150或WL-6910銷售的硅酮。光成 像層40優(yōu)選要將研磨的柔順性凸塊32上可能有的任何鋒利邊緣光滑 化。優(yōu)選去除鋒利邊緣以避免應(yīng)力集中，從而任何延伸經(jīng)過邊緣的導(dǎo) 電元件不會在熱循環(huán)過程中被額外的應(yīng)力損壞。
參看圖7，光成像層40的一些部分被選擇性地去除，以暴 露可在晶片20的頂表面處被觸及的一或多個(gè)觸點(diǎn)(未示出)。
參看圖8，導(dǎo)電跡線42被形成在柔順性凸塊32和晶片20 的第一表面的頂部上。導(dǎo)電跡線42優(yōu)選具有第一端部，其與晶片的第 一表面上呈現(xiàn)的一或多個(gè)觸點(diǎn)(未示出)電互聯(lián)，和第二端部，其層 疊于設(shè)置在柔順性凸塊32的頂部上的平表面36上。導(dǎo)電跡線可以通 過各種方法被形成，例如沉積金屬、然后通過去除金屬以形成細(xì)長的 導(dǎo)電元件。在導(dǎo)電跡線42已經(jīng)被形成之后，悍料掩膜層44可以被沉 積在導(dǎo)電跡線42、柔順性凸塊32和晶片20的第一表面的頂部上。焊 料掩膜層44的一些部分可以被去除以便暴露導(dǎo)電跡線42的層疊于柔 順性凸塊32的頂部平表面36上的第二端部。為了與外部元件例如印 刷電路板形成電互聯(lián)，導(dǎo)電元件46例如焊料球可以被沉積在焊料掩膜 層44中的開口中。導(dǎo)電元件46，例如焊料球，優(yōu)選與導(dǎo)電跡線42的 第二端部電互聯(lián)。導(dǎo)電元件46可以被回流處理以形成位于柔順性凸塊 36的頂部上的導(dǎo)電凸塊。導(dǎo)電元件46優(yōu)選通過導(dǎo)電跡線42與晶片20 上的一或多個(gè)觸點(diǎn)接觸。
參看圖8，導(dǎo)電元件46被形成在每個(gè)導(dǎo)電跡線的第二端部 的頂部上。導(dǎo)電元件46可以被電鍍或沉積，從而它們突伸到半導(dǎo)體晶19片或芯片的頂面上方。在一個(gè)優(yōu)選實(shí)施方式中，每個(gè)導(dǎo)電元件優(yōu)選連 接至導(dǎo)電跡線的第二端部。
在一個(gè)實(shí)施方式中，導(dǎo)電元件46可以被用于將微電子組 件與外部襯底例如印刷電路板永久性地連接。導(dǎo)電元件可以包括可熔 材料例如焊料。導(dǎo)電元件46可以被回流處理以便將微電子組件與電路 化襯底永久性地連接。
參看圖9，根據(jù)本發(fā)明的另一實(shí)施方式，微電子組件利用 前面參照圖1-7描述的一或多個(gè)步驟被形成。微電子組件包括光成像 層140，其沉積在具有平面化頂表面的研磨柔順性凸塊132的頂部上。
參看圖10，光成像層140的一些部分被選擇性地去除，以 便暴露柔順性凸塊132的頂部上的平表面136。去除光成像層140還 暴露出可在晶片120的第一表面處被觸及的一或多個(gè)觸點(diǎn)138。光成 像層140產(chǎn)生在位于每個(gè)凸塊的頂部上的柔順性凸塊132的區(qū)域內(nèi)。
參看圖11，導(dǎo)電跡線142優(yōu)選形成在光成像層140的頂部 上。導(dǎo)電跡線142優(yōu)選從柔順性凸塊132的頂部平表面136延伸至可 在晶片120的第一表面處被觸及的一或多個(gè)觸點(diǎn)(未示出)。導(dǎo)電跡線 142可以被如下形成，即在晶片的頂部上沉積導(dǎo)電金屬層，并且選擇 性地去除金屬以形成導(dǎo)電跡線。阻焊材料層144優(yōu)選沉積在導(dǎo)電跡線 142的頂部上。阻焊層144可以被選擇性地去除，以暴露位于柔順性 凸塊132的平表面的頂部上的導(dǎo)電跡線的第二端部。導(dǎo)電元件146， 例如焊料球、導(dǎo)電柱或?qū)щ娽槪梢员怀练e在暴露的導(dǎo)電跡線142的 第二端部的頂部上。
圖12示出了一種微電子組件，其類似于圖10所示組件。 該微電子組件包括半導(dǎo)體晶片220具有第一表面，帶有可在第一表面 處被觸及的一或多個(gè)觸點(diǎn)238。微電子組件還包括具有平表面236的 柔順性凸塊232。
參看圖13，導(dǎo)電跡線242被形成在具有平表面的柔順性凸 塊232的頂部上。導(dǎo)電跡線具有第一端部，其與可在晶片220的第一 表面處觸及的一或多個(gè)觸點(diǎn)電互聯(lián)，和第二端部，其層疊于柔順性凸 塊232的平表面236上。焊料掩膜層244可以被沉積在導(dǎo)電跡線242的頂部上。焊料掩膜層244可以被選擇性地去除，以暴露位于柔順性 凸塊232的平表面的頂部上的導(dǎo)電跡線242的第二端部。細(xì)長的導(dǎo)電 柱236或針可以被設(shè)置在柔順性凸塊232的平表面的頂部上。在一個(gè) 優(yōu)選實(shí)施方式中，導(dǎo)電柱246被電鍍在柔順性凸塊232的頂部上。在 其它優(yōu)選實(shí)施方式中，導(dǎo)電柱246利用模具被沉積在柔順性凸塊的頂 部上。在其它優(yōu)選實(shí)施方式中，導(dǎo)電柱246被離開微電子組件預(yù)形成， 然后附連于柔順性凸塊232的頂部平表面上。導(dǎo)電柱246優(yōu)選通過導(dǎo) 電跡線244與晶片上的一或多個(gè)觸點(diǎn)電互聯(lián)。在一個(gè)優(yōu)選實(shí)施方式中， 導(dǎo)電柱246具有大致平坦的末端。導(dǎo)電柱246的大致平坦末端250可 以位于公共平面內(nèi)。
柱的尺寸可以在大范圍內(nèi)變化。在一個(gè)優(yōu)選實(shí)施方式中， 柱具有位于柔順層的頂表面上方大約50-300.微米的高度。每個(gè)柱246 具有與柔順性凸塊相鄰的基部和遠(yuǎn)離柔順層的末端250。導(dǎo)電柱246可以由任何導(dǎo)電材料形成，但理想地由金屬材料形成，例如銅，銅合 金，金，以及它們的組合物。例如，導(dǎo)電柱246可以由銅形成，其中 金層提供在柱的表面上。
參看圖14A，在一個(gè)優(yōu)選實(shí)施方式中，半導(dǎo)體晶片320， 例如DRAM晶片，具有頂表面322和遠(yuǎn)離頂表面的底表面324。晶片 320包括可在它們的頂表面處被觸及的觸點(diǎn)338。柔順性凸塊332優(yōu)選 設(shè)置在晶片320的頂表面322的頂部上。在一個(gè)實(shí)施方式中，柔順性 凸塊332通過在晶片320的頂部上模板印刷或網(wǎng)式印刷可固化材料塊 而被形成?？晒袒牧蠅K優(yōu)選被固化、然后拋光或研磨，以提供具有 大致平坦的頂部平表面336的柔順性凸塊332。
參看圖14B,籽晶層340理想地被沉積晶片320、 一或多 個(gè)觸點(diǎn)338和柔順性凸塊332的頂表面上。在一個(gè)優(yōu)選實(shí)施方式中， 籽晶層被濺鍍在晶片的頂表面上。籽晶層340可以包括導(dǎo)電金屬，例 如鈦。
參看圖14C,光阻層345被沉積在籽晶層340的頂部上。 在一個(gè)優(yōu)選實(shí)施方式中，光阻層345是電泳光阻層。光阻層然后被曝 光，并且光阻層345的一些部分被選擇性地去除，以提供一或多個(gè)開21P 352。
參看圖14D，導(dǎo)電引線或跡線342優(yōu)選電鍍在光阻層345 中的開口上。如示于圖14D，導(dǎo)電跡線342具有第一端部354，其與 晶片上的觸點(diǎn)338接觸，和第二端部356，其層疊于柔順性墊332的 平表面上。
參看圖14E，光阻層345隨后被剝離或去除。參看圖14F， 第二光阻層358被沉積在導(dǎo)電跡線342、觸點(diǎn)338和柔順性凸塊332 上。第二光阻層358可以包括電泳光阻層。第二光阻層358被曝光以 產(chǎn)生對準(zhǔn)導(dǎo)電跡線342的第二端部356的開口 360。
參看圖14G，導(dǎo)電針350優(yōu)選通過在第二光阻層358中的 開口中電鍍針而形成在柔順性凸塊的頂部上。在一個(gè)實(shí)施方式中，導(dǎo) 電針由銅制成。
導(dǎo)電柱350優(yōu)選通過導(dǎo)電跡線342與晶片上的觸點(diǎn)338電 互聯(lián)。
參看圖14H，在導(dǎo)電柱350被電鍍之后，第二光阻層被去 除以便暴露導(dǎo)電跡線342。參看圖14H和141，籽晶層340被從晶片 320的頂表面322去除。
參看圖14J，介電包覆層362或焊料掩膜層被沉積在晶片 320的頂表面上。介電包覆層362覆蓋導(dǎo)電跡線342和柔順性凸塊332 的一些部分。介電包覆層362中形成有開口 364，導(dǎo)電柱350突伸穿 過所述開口。
參看圖15，圖14J中的晶片級組件可以通過提供測試板 370而被測試，所述測試板具有導(dǎo)電元件例如探針372。探針372被抵 靠在微電子組件上的導(dǎo)電柱350上，以便對微電子組件進(jìn)行老化試驗(yàn) 和/或測試。探針372和導(dǎo)電柱350之間的任何非共面度通過柔順性凸 塊332的柔順性而被補(bǔ)償。
傳統(tǒng)晶圓級老化試驗(yàn)(BI)技術(shù)使用臨時(shí)晶圓載體以便進(jìn) 行單獨(dú)的晶圓老化試驗(yàn)和測試。需要在這樣的臨時(shí)載體上安裝單獨(dú)的 晶圓極大地增加了批量生產(chǎn)技術(shù)中的老化試驗(yàn)成本。傳統(tǒng)晶片級老化 試驗(yàn)(WLBI)技術(shù)典型地包括犧牲金屬層方法和直接接觸方法。犧牲金屬層方法要求沉積臨時(shí)重新分布的金屬層，其在測試之后被去除， 因此會增加制造過程的復(fù)雜性。其它問題包括，老化試驗(yàn)在封裝之前 被實(shí)施，而同封裝制品相比裸晶圓對環(huán)境的敏感度高得多，因此會因 傳送和環(huán)境問題降低產(chǎn)量。直接接觸晶片級老化方法允許并行地測試 許多器件。老化試驗(yàn)系統(tǒng)中的與每個(gè)針獨(dú)立地相接的全晶片接觸器是 通過微彈簧或通過頂針實(shí)現(xiàn)的。然而，具有非常高的針數(shù)和非常小的 間距的全接觸探針卡是很昂貴的。
本發(fā)明將柔順性組合到封裝中。在每個(gè)單獨(dú)的輸入/輸件的 下面提供的柔順性凸塊能夠?qū)嵤┚墱y試而不需要插件，因?yàn)槿犴?性凸塊能在晶片級檢測過程中通過輸入/輸出件的變形補(bǔ)償它們的非 共面度。另外，在優(yōu)選實(shí)施方式中，銅針或?qū)щ娭鎿Q了 BGA球，從 而要求更小的插入力和更小的觸點(diǎn)阻力。另外，本發(fā)明允許晶片級老 化試驗(yàn)[WLBI]和測試，而不會遭受每個(gè)前述問題。
柱的尺寸可以在大范圍內(nèi)變化。在一個(gè)優(yōu)選實(shí)施方式中， 柱具有位于柔順層的頂表面上方大約50-300微米的高度。每個(gè)柱246 具有與柔順性凸塊相鄰的基部和遠(yuǎn)離柔順層的末端250。導(dǎo)電柱246可以由任何導(dǎo)電材料形成，但理想地由金屬材料形成，例如銅，銅合 金，金，以及它們的組合物。例如，導(dǎo)電柱246可以由銅形成，其中 金層提供在柱的表面上。
在一個(gè)優(yōu)選實(shí)施方式中，傳統(tǒng)工藝?yán)珉婂兛梢杂脕硇纬?導(dǎo)電跡線，并且導(dǎo)電柱可以使用共同轉(zhuǎn)讓的美國專利No. 6,177,636中 公開的方法被形成，所述文獻(xiàn)的公開內(nèi)容以引用方式并入本申請。在 又一優(yōu)選實(shí)施方式中，導(dǎo)電柱可以被制造成單獨(dú)的元件，并且以任何 將導(dǎo)電柱連接至導(dǎo)電跡線的第二端部的適宜方式組裝到微電子組件 上。在其它優(yōu)選實(shí)施方式中，組件可以被如下形成，即沉積籽晶層， 電鍍導(dǎo)電跡線，其具有與微電子元件的觸點(diǎn)連接的第一端部和布置在 柔順層的頂部上的第二端部，在柔順層的頂部上電鍍導(dǎo)電柱并且使其 與導(dǎo)電跡線接觸，以及去除籽晶層。組件還可以通過無電鍍導(dǎo)電柱而 被形成。導(dǎo)電柱可以痛感使用銅或鎳無電鍍柱而被形成。在其它實(shí)施 方式中，導(dǎo)電元件例如導(dǎo)電針或球可以使用這里描述的任何方法被提供在導(dǎo)電跡線的第二端部上。
為了測試微電子組件，導(dǎo)電柱246的末端250被與電路化 襯底的導(dǎo)電墊并置。末端250可以被推壓在導(dǎo)電墊上。柔順性凸塊232 使得導(dǎo)電柱的末端能夠相對于晶片220上的觸點(diǎn)移動，以適應(yīng)于柱和 導(dǎo)電墊之間的非共面度，以及適應(yīng)于熱失配。如果測試出微電子組件 是合格的，則組件可以通過使用焊料或另一種可熔或?qū)щ姴牧隙谰?性地附連于襯底例如印刷電路板上。
在本發(fā)明的一個(gè)優(yōu)選實(shí)施方式中，導(dǎo)電柱可以是大致截頭 圓錐形的，從而每個(gè)柱的基部和末端基本上是圓形的。在這些特定優(yōu) 選實(shí)施方式中，柱的基部典型地直徑為大約100-600微米，而末端典 型地直徑為大約40-200微米。導(dǎo)電柱的外表面可以被可選地電鍍高導(dǎo) 電層，例如金，金/鎳，金/鋨，或金/鈀，或者被替代性地電鍍耐磨導(dǎo) 電涂層，例如鋨，以當(dāng)柱被焊接或插接到襯底時(shí)確保獲得良好的連接。
在本發(fā)明的一個(gè)優(yōu)選實(shí)施方式中，柱的形狀可以便于實(shí)現(xiàn) 傾斜運(yùn)動，其引起隨著末端與觸點(diǎn)墊接合，每個(gè)柱的末端掃過對置的 觸點(diǎn)墊。這種傾斜運(yùn)動促進(jìn)了可靠的電接觸。如進(jìn)一步詳細(xì)討論于 2004年11月10日提交的名稱為"MICRO PIN GRID ARRAY WITH WIPING ACTION"的共同未決、共同轉(zhuǎn)讓的美國專利申請No. 10/985,126中，所述文獻(xiàn)的公開內(nèi)容以引用方式并入本申請，其中， 柱可以被提供由促進(jìn)這種掃掠動作和其它便于柱和觸點(diǎn)接合的特征。 導(dǎo)電柱可具有其它形狀和設(shè)計(jì)，以促進(jìn)掃掠和/或良好的電接觸被更詳 細(xì)地公開于2004年11月10日提交的名稱為"MICRO PIN GRID WITH PIN MOTION ISOLATION"的共同未決、共同轉(zhuǎn)讓的美國專利申請No. 10/985,119和2004年12月16日提交的名稱為"MICROELECTRONIC PACKAGES AND METHODS THEREFOR"的共同轉(zhuǎn)讓的美國專利申請 No. 11/014,439中，所述文獻(xiàn)的公開內(nèi)容以引用方式并入本申請。
在本發(fā)明的一個(gè)優(yōu)選實(shí)施方式中，顆粒涂層，例如公開了 美國專利4，804，132和5，083，697 (所述文獻(xiàn)的公開內(nèi)容以引用方式并 入本申請)中的，可以被提供在微電子封裝的一或多個(gè)導(dǎo)電件上，以 促進(jìn)微電子元件之間形成電互聯(lián)，并且便于測試微電子封裝。顆粒涂24層優(yōu)選提供在導(dǎo)電件例如導(dǎo)電端子或?qū)щ娭哪┒硕瞬可?。在一個(gè)特 定優(yōu)選實(shí)施方式中，顆粒涂層是金屬化金剛石晶體涂層，其被利用標(biāo) 準(zhǔn)光阻技術(shù)選擇性地電鍍在微電子元件的導(dǎo)電件上。在操作中，帶有 金剛石晶體涂層的導(dǎo)電件可以被按壓在對置的觸點(diǎn)墊上，以穿刺觸點(diǎn) 墊的外側(cè)表面上存在的氧化層。除了傳統(tǒng)掃掠作用外，金剛石晶體涂 層還便于通過穿刺氧化物層形成可靠的電互聯(lián)。
所述柱還可以通過例如2004年10月6日提交的共同未決 且共同轉(zhuǎn)讓的名稱為"Formation of Circuitry With Modification of Feature Height"的美國專利申請No. 10/959,465中公開的過程來制造，該文獻(xiàn) 的公開內(nèi)容以引用方式并入本申請。
盡管本發(fā)明并不局限于任何特定的操作原理，但可以確 信，如這里公開的在柔順性材料的頂部提供導(dǎo)電元件將提供柔順性晶 片級或芯片封裝件，其能夠適應(yīng)于熱失配并且確保形成恰當(dāng)?shù)碾娀ヂ?lián)。 此外，使用導(dǎo)電針或柱使得微電子組件和/或晶片能夠通過將導(dǎo)電柱的 末端直接抵靠在測試板上的觸點(diǎn)上而被測試，而不需要使用試驗(yàn)插槽。
盡管本說明書的公開內(nèi)容提供了用于制作這里描述的微 電子組件和晶片的特定程序，但該程序的次序可以改變，而仍位于本 發(fā)明的范圍內(nèi)。
在一個(gè)優(yōu)選實(shí)施方式中，這里公開的結(jié)構(gòu)可以被用于制作 測試板，其具有柔順層和從柔順層突伸的導(dǎo)電元件、焊料球、導(dǎo)電柱 或?qū)щ娽?。裸晶片或晶圓上的觸點(diǎn)可以抵靠在導(dǎo)電柱的末端上，以便 測試晶片或晶圓。
盡管這里參照特定的實(shí)施方式描述了本發(fā)明，但可以理 解，這些實(shí)施方式僅僅是為了解釋本發(fā)明的原理和應(yīng)用。因此可以理 解，在不脫離本發(fā)明精神的前提下，可對所示出的實(shí)施方式作出各式 各樣的修改，并且其它配置也可構(gòu)想出來。
權(quán)利要求
1、一種制作微電子組件的方法，包括提供微電子元件，其具有第一表面和可在第一表面處觸及的觸點(diǎn)；在所述微電子元件的第一表面上提供柔順性凸塊；在所述柔順性凸塊和所述微電子元件的第一表面上沉積犧牲層，其中，所述犧牲層覆蓋所述柔順性凸塊；研磨所述犧牲層和所述柔順性凸塊以便平面化所述柔順性凸塊的頂表面，其中，所述柔順性凸塊的平面化頂表面穿過所述犧牲層可被觸及；在研磨步驟后，去除所述犧牲層；以及形成導(dǎo)電跡線，其具有與所述觸點(diǎn)電連接的第一端部和層疊于所述柔順性凸塊的平面化頂表面上的第二端部。
2、 如權(quán)利要求1所述的方法， 端部接觸的導(dǎo)電元件。
3、 如權(quán)利要求2所述的方法， 焊料球，導(dǎo)電柱，導(dǎo)電針。
4、 如權(quán)利要求1所述的方法， 所述晶片上的所述觸點(diǎn)被暴露。
5、 如權(quán)利要求1所述的方法， 述平面化頂表面周圍的傾斜側(cè)面， 斜側(cè)面被暴露。還包括提供與所述導(dǎo)電跡線的第二其中，所述導(dǎo)電元件選自下面一組其中，在去除所述犧牲層的步驟中，其中，所述柔順性凸塊具有位于所 在去除所述犧牲層的步驟中所述傾
6、如權(quán)利要求l所述的方法，還包括在去除所述犧牲層的步驟之后，在所述微電子元件的第一表面和 所述柔順性凸塊上沉積硅酮層；選擇性地去除所述硅酮層，以便暴露所述可在所述微電子元件的 第一表面處觸及的觸點(diǎn)。
7、 如權(quán)利要求1所述的方法，其中，所述微電子元件包括半導(dǎo)體曰
8、 如權(quán)利要求1所述的方法，其中，所述微電子元件包括至少一 個(gè)存儲芯片。
9、 如權(quán)利要求1所述的方法，其中，所述微電子元件包括至少一 個(gè)DDR芯片。
10、 如權(quán)利要求7所述的方法，還包括切分所述半導(dǎo)體晶片。
11、 如權(quán)利要求1所述的方法，還包括提供與所述導(dǎo)電跡線的第 二端部接觸的導(dǎo)電柱，所述導(dǎo)電柱層疊于所述柔順性凸塊上并且背離 所述微電子元件的第一表面突伸，其中，所述導(dǎo)電柱與所述微電子元 件的所述觸點(diǎn)電互聯(lián)。
12、 如權(quán)利要求11所述的方法，其中，所述導(dǎo)電柱的末端限定出 所述微電子組件上的最高點(diǎn)。
13、 如權(quán)利要求l所述的方法，其中，提供柔順性凸塊的步驟包括沉積具有低彈性模量的材料層；選擇性地去除所述低彈性模量材料層的一些部分，以形成所述柔 順性凸塊。
14、 如權(quán)利要求l所述的方法，其中，提供柔順性凸塊的步驟包括在所述微電子元件的第一表面上網(wǎng)式印刷可固化材料的凸塊； 固化所述可固化材料，以形成所述柔順性凸塊。
15、 如權(quán)利要求l所述的方法，其中，所述犧牲層包括光成像層。
16、 如權(quán)利要求15所述的方法，其中，所述犧牲層包括硅酮。
17、 如權(quán)利要求l所述的方法，其中，所述柔順性凸塊包括選自下面一組的材料硅酮，柔韌性環(huán)氧樹脂，聚酰亞胺，熱固性聚合物， 含氟聚合物，熱塑性聚合物。
18、 如權(quán)利要求l所述的方法，其中，在研磨步驟后所述柔順性凸塊具有大致平坦的頂表面。
19、 如權(quán)利要求l所述的方法，其中，所述導(dǎo)電跡線包括選自下面一組的材料銅，金，鎳，它們的合金、組合物和復(fù)合材料。
20、 如權(quán)利要求l所述的方法，其中，每個(gè)所述導(dǎo)電柱具有與所述柔順性凸塊中的一個(gè)相鄰的基部和遠(yuǎn)離所述柔順性凸塊中的所述一 個(gè)的末端。
21、 如權(quán)利要求19所述的方法，其中，每個(gè)所述導(dǎo)電柱的高度為 大約50-300微米。
22、 如權(quán)利要求19所述的方法，其中，所述導(dǎo)電柱中的至少一個(gè) 具有截頭圓錐形狀，其基部的直徑為大約100-600微米，末端的直徑 為大約40-200微米。
23、 如權(quán)利要求l所述的方法，其中，所述導(dǎo)電元件包括選自下 面一組的材料銅，銅合金，金，它們的組合物。
24、 一種制作微電子組件的方法，包括提供微電子元件，其具有第一表面和可在第一表面處觸及的觸點(diǎn)；在所述微電子元件的第一表面上提供介電凸塊；在所述介電凸塊上沉積犧牲層；研磨所述犧牲層和所述介電凸塊，以便平面化所述介電凸塊的頂 表面，其中，所述平面化頂表面穿過所述犧牲層可被觸及；在研磨步驟后，去除所述犧牲層，以便暴露所述介電凸塊和所述 觸點(diǎn)；在所述微電子元件的第一表面和所述介電凸塊上沉積介電層；選擇性地去除所述介電層，以便暴露所述可在所述微電子元件的 第一表面處觸及的觸點(diǎn)；形成導(dǎo)電跡線，其具有與所述觸點(diǎn)電連接的第一端部和層疊于所 述介電凸塊的平面化頂表面上的第二端部；以及提供與所述導(dǎo)電跡線的第二端部接觸的導(dǎo)電元件。
25、 如權(quán)利要求24所述的方法，其中，所述導(dǎo)電元件選自下面一 組焊料球，導(dǎo)電柱，導(dǎo)電針。
26、 如權(quán)利要求25所述的方法，其中，所述微電子元件包括半導(dǎo) 體晶片，所述半導(dǎo)體晶片包含一或多個(gè)存儲芯片。
27、 如權(quán)利要求24所述的方法，其中，所述犧牲層是光成像型的 并且包括硅酮。
28、 如權(quán)利要求24所述的方法，其中，所述介電凸塊包括選自下 面一組的材料硅酮，柔韌性環(huán)氧樹脂，聚酰亞胺，熱固性聚合物， 含氟聚合物，熱塑性聚合物。
29、 如權(quán)利要求24所述的方法，其中，在研磨步驟后所述介電凸塊具有大致平坦的頂表面。
30、 如權(quán)利要求24所述的方法，其中，所述導(dǎo)電跡線包括選自下 面一組的材料銅，金，鎳，它們的合金、組合物和復(fù)合材料。
31、 如權(quán)利要求24所述的方法，其中，所述導(dǎo)電元件包括布置在 所述介電凸塊的頂部上的導(dǎo)電柱，其中，每個(gè)所述導(dǎo)電柱的高度為大 約50-300微米。
32、 如權(quán)利要求24所述的方法，其中，所述導(dǎo)電元件包括選自下 面一組的材料銅，銅合金，金，它們的組合物。
33、 一種制作微電子組件的方法，包括提供半導(dǎo)體晶片，其具有第一表面和可在第一表面處觸及的觸點(diǎn)；在所述半導(dǎo)體晶片的第一表面上形成柔順性凸塊；在所述柔順性凸塊上沉積犧牲層；研磨所述犧牲層和所述柔順性凸塊，以便平面化所述柔順性凸塊 的頂表面，其中，所述柔順性凸塊的平面化頂表面穿過所述犧牲層可 被觸及；在研磨步驟后，去除所述犧牲層，以便暴露所述柔順性凸塊和所 述觸點(diǎn)；在所述微電子元件的第一表面和所述柔順性凸塊上沉積硅酮層；選擇性地去除所述硅酮層，以便暴露所述可在所述半導(dǎo)體晶片的 第一表面處觸及的觸點(diǎn)；形成導(dǎo)電跡線，其具有與所述觸點(diǎn)電連接的第一端部和層疊于所 述柔順性凸塊的平面化頂表面上的第二端部；以及提供與所述導(dǎo)電跡線的第二端部接觸的導(dǎo)電元件。
34、 如權(quán)利要求33所述的方法，其中，所述導(dǎo)電元件包括導(dǎo)電柱。
35、 如權(quán)利要求34所述的方法，還包括電鍍位于所述導(dǎo)電跡線的 第二端部的頂部并且層疊于所述柔順性凸塊上的所述導(dǎo)電柱。
36、 如權(quán)利要求33所述的方法，還包括切分所述半導(dǎo)體晶片，以 提供多個(gè)單獨(dú)的芯片封裝件。
37、 一種微電子組件，包括半導(dǎo)體晶片，其具有第一表面和可在第一表面處觸及的觸點(diǎn)； 柔順性凸塊，其層疊于所述半導(dǎo)體晶片的第一表面上，每個(gè)所述柔順性凸塊具有平面形的頂表面； 硅酮層，其層疊于所述半導(dǎo)體晶片的第一表面和所述柔順性凸塊上，其中，所述柔順性凸塊的平面形頂表面和所述觸點(diǎn)穿過所述硅酮層可被觸及；導(dǎo)電跡線，其具有與所述觸點(diǎn)電連接的第一端部和層疊于所述柔 順性凸塊的平面化頂表面上的第二端部；以及導(dǎo)電元件，其與所述導(dǎo)電跡線的第二端部接觸。
38、 如權(quán)利要求37所述的組件，其中，所述導(dǎo)電元件選自下面一 組焊料球，導(dǎo)電柱，導(dǎo)電針。
39、 如權(quán)利要求37所述的組件，其中，所述半導(dǎo)體晶片包括一或 多個(gè)存儲芯片。
40、 如權(quán)利要求39所述的組件，其中，所述晶片包括一或多個(gè)雙 數(shù)據(jù)速率(DDR)芯片。
全文摘要
一種制作微電子組件的方法包括提供半導(dǎo)體晶片(20)，其具有可在第一表面(22)處被觸及的觸點(diǎn)；在第一表面(22)上形成柔順性凸塊(32)；以及在柔順性凸塊(32)上沉積犧牲層(34)。所述方法包括研磨犧牲層(34)和柔順性凸塊(32)以便平面化柔順性凸塊(32)的頂表面(36)，從而平面化頂表面(36)可被經(jīng)過所述犧牲層(34)觸及。犧牲層(34)被去除以暴露柔順性凸塊(32)和觸點(diǎn)(38)。硅酮層(40)被沉積在柔順性凸塊(32)上，并且硅酮層(40)的一些部分被去除以暴露可在半導(dǎo)體晶片(20)的第一表面(22)處被觸及的觸點(diǎn)(38)。導(dǎo)電跡線(42)被形成為具有與觸點(diǎn)(38)電連接的第一端部和層疊于柔順性凸塊(32)上的第二端部，并且導(dǎo)電元件設(shè)置在跡線(42)的第二端部的頂部上。
文檔編號H01L23/485GK101584033SQ200780049974
公開日2009年11月18日 申請日期2007年12月19日 優(yōu)先權(quán)日2006年12月20日
發(fā)明者B·阿瓦, D·奧夫如特斯基, G·高, V·奧加涅相 申請人:泰塞拉公司