專利名稱：用于電子裝置的電子阻斷層的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及存儲(chǔ)器裝置，且更特定來說，涉及快閃存儲(chǔ)器裝置。
背景技術(shù)：
例如快閃存儲(chǔ)器裝置的非易失性存儲(chǔ)器裝置是即使在未供電時(shí)也可存儲(chǔ)信息的存 儲(chǔ)器裝置?？扉W存儲(chǔ)器裝置將信息存儲(chǔ)在與"控制柵極"分離的電荷存儲(chǔ)層中。將電壓 施加到控制柵極以通過使電子存儲(chǔ)在電荷存儲(chǔ)層中并從電荷存儲(chǔ)層中排放而編程并擦 除存儲(chǔ)器裝置。
控制電介質(zhì)用以使控制柵極與電荷存儲(chǔ)層隔離。需要控制電介質(zhì)阻斷電荷在電荷存 儲(chǔ)層與控制柵極之間流動(dòng)。高k介電層可充當(dāng)有效的電荷阻斷層。電荷阻斷層己被用作 快閃存儲(chǔ)器裝置(例如，三星的TANOS裝置)的控制介電層，以使得快閃存儲(chǔ)器裝置 能夠縮小到40nm以下?？刂平殡妼涌蔀閱螌覣1203，通常具有小于20 nm的厚度。然
而，Al203并不完全阻斷電荷輸送且在較低電壓窗口下導(dǎo)致編程和擦除飽和。
需要具有改進(jìn)的電荷阻斷特性的改進(jìn)的較持久的非易失性存儲(chǔ)器裝置。此外，存在 多態(tài)存儲(chǔ)器裝置，其每個(gè)存儲(chǔ)器單元可存儲(chǔ)信息的一個(gè)以上位。需要改進(jìn)的多態(tài)存儲(chǔ)器 裝置，其在相對(duì)大的編程/擦除操作電壓窗口下每單元可存儲(chǔ)多個(gè)位。

發(fā)明內(nèi)容
本文描述非易失性存儲(chǔ)器裝置和一種制造可提供優(yōu)于現(xiàn)有裝置和方法的優(yōu)點(diǎn)的存儲(chǔ)器裝置的方法。
根據(jù)一個(gè)實(shí)施例，存儲(chǔ)器裝置的柵極堆疊包括在隧穿介電層與控制介電層之間的電 荷存儲(chǔ)層，且包括介電材料的介電層(例如，電荷阻斷層)鄰近于所述控制介電層。介 電材料的至少第一成分的量以預(yù)定方式在介電層的厚度上變化。
根據(jù)另一實(shí)施例，存儲(chǔ)器裝置的柵極堆疊包括在隧穿介電層與具有約5 nm或更小 的厚度的控制介電層之間的電荷存儲(chǔ)層，且包含介電材料的電荷阻斷層鄰近于所述控制 介電層。
根據(jù)另一實(shí)施例，存儲(chǔ)器裝置的柵極堆疊包含在隧穿介電層與控制介電層之間的電 荷存儲(chǔ)層，且包含介電材料的電荷阻斷層鄰近于控制介電層。控制介電層的厚度不大于 電荷阻斷層的厚度的約200%。
根據(jù)另一實(shí)施例，存儲(chǔ)器裝置的柵極堆疊包含在隧穿介電層與控制介電層之間的電
荷存儲(chǔ)層、包含Si02的控制介電層和鄰近于控制介電層的包含第一高k介電材料的第一
高k介電層。
根據(jù)另一實(shí)施例，存儲(chǔ)器裝置的柵極堆疊包含隧穿介電層、在所述隧穿介電層上方 的電荷存儲(chǔ)層、鄰近于所述電荷存儲(chǔ)層的包含具有第一介電常數(shù)的第一介電材料的第一 介電層、鄰近于所述第一介電層的包含具有第二介電常數(shù)的第二介電材料的第二介電 層，和鄰近于所述第二介電層的包含具有第三介電常數(shù)的第三介電材料的第三介電層， 其中所述第一介電常數(shù)和第三介電常數(shù)大于所述第二介電常數(shù)。
根據(jù)一個(gè)實(shí)施例， 一種存儲(chǔ)器裝置包括襯底，所述襯底包含源極區(qū)、漏極區(qū)和在所 述源極區(qū)與所述漏極區(qū)之間的溝道區(qū)；以及在所述襯底上的鄰近于控制柵極的柵極堆 疊。所述柵極堆疊包括鄰近于控制柵極的第一介電層、在所述第一介電層與第二介電層 之間的電荷存儲(chǔ)層，和鄰近于所述第一介電層的包含介電材料的電荷阻斷層。介電材料 的至少第一成分的量以預(yù)定方式在電荷阻斷層的厚度上變化。
根據(jù)一個(gè)實(shí)施例， 一種制造存儲(chǔ)器裝置的柵極堆疊的方法包括在隧穿介電層上形成 電荷存儲(chǔ)層；在所述電荷存儲(chǔ)層上形成控制介電層；在所述控制介電層上形成包含介電 材料的電荷阻斷層；以及在所述電荷阻斷層的厚度上使介電材料的至少第一成分的量變 化。


圖l展示存儲(chǔ)器裝置的橫截面圖2到3展示根據(jù)兩個(gè)實(shí)施例的存儲(chǔ)器裝置的柵極堆疊的橫截面圖；圖4A到4B為展示根據(jù)若干實(shí)施例的由介電層形成的對(duì)電子隧穿的能量障壁的示意
圖5到6展示根據(jù)其它實(shí)施例的存儲(chǔ)器裝置的柵極堆疊的橫截面圖7展示根據(jù)一實(shí)施例的連續(xù)電荷存儲(chǔ)層；
圖8展示根據(jù)另一實(shí)施例的不連續(xù)電荷存儲(chǔ)層；
圖9A和圖9B展示根據(jù)各種實(shí)施例的關(guān)于組合控制介電層的仿真曲線圖10A到10C以及圖11A到11D展示根據(jù)各種實(shí)施例的關(guān)于具有一個(gè)或一個(gè)以上
電荷阻斷層的各種柵極堆疊的編程/擦除窗口的曲線圖12展示根據(jù)另一實(shí)施例的存儲(chǔ)器裝置的柵極堆疊的橫截面圖13展示將氮化物層用作電荷捕集層的柵極堆疊的擦除時(shí)間(x軸)對(duì)平帶電壓(y
軸)的關(guān)系的曲線圖，其將不具有一個(gè)或一個(gè)以上電荷阻斷層的柵極堆疊與具有電荷阻
斷層的改進(jìn)的柵極堆疊進(jìn)行比較
圖14展示使用圖13的改進(jìn)的柵極堆疊的情況下編程和擦除循環(huán)的數(shù)目(x軸)對(duì)
平帶電壓(y軸)的曲線圖；以及
圖15展示使用圖13的改進(jìn)的柵極堆疊的情況下室溫電荷保留映射時(shí)間(x軸)對(duì)
平帶電壓(y軸)的圖表；
圖16A到16B展示根據(jù)若干實(shí)施例的關(guān)于組合控制介電層的仿真曲線圖17A到17C展示根據(jù)若干實(shí)施例的關(guān)于具有組成梯度的電荷阻斷層的仿真曲線
圖18展示根據(jù)若干實(shí)施例的關(guān)于具有組成梯度的電荷阻斷層的仿真曲線圖19A到19D展示根據(jù)若干實(shí)施例的關(guān)于具有組成梯度的電荷阻斷層的仿真曲線
圖20展示根據(jù)一實(shí)施例的用于形成例如存儲(chǔ)器裝置的電子裝置的方法的流程圖。 在所述圖式中，相同參考數(shù)字指示相同或功能相似的元件。另外，參考數(shù)字的最左 位一般識(shí)別參考數(shù)字第一次出現(xiàn)的圖式。
具體實(shí)施例方式
引言
應(yīng)了解，本文所展示并描述的特定實(shí)施方案是示范性的且并不意欲另外以任何方式 限制本發(fā)明的范圍。實(shí)際上，為簡(jiǎn)明起見，本文可能未詳細(xì)描述系統(tǒng)(和系統(tǒng)的個(gè)別操 作組件的組件)的常規(guī)電子裝置、制造、半導(dǎo)體裝置和其它功能方面。
10應(yīng)理解，本文所作出的空間描述(例如，"在...上方"、"在…下方"、"向上"、"向 下"、"頂部"、"底部"等)僅出于說明的目的，且本文所描述的裝置可在空間上以任何 定向或方式來布置。
如本文用以描述一層與另一層的關(guān)系的術(shù)語"鄰近"、"在…上"、"在…之上"和"上 覆于"意欲廣泛地被解釋為包括彼此直接接觸的層和由一個(gè)或一個(gè)以上介入層隔開的 層。類似地，術(shù)語"在...之間"意欲廣泛地被解釋為包括直接在兩個(gè)其它層之間的層或 與兩個(gè)其它層隔開但仍在所述兩個(gè)其它層中間的層。
存儲(chǔ)器裝置實(shí)施例
在以下子段中提供例如非易失性存儲(chǔ)器裝置(包括快閃存儲(chǔ)器裝置)的電子裝置的 本發(fā)明的實(shí)施例。此外，描述增強(qiáng)型存儲(chǔ)器裝置(例如，多態(tài)存儲(chǔ)器裝置)的實(shí)施例。 出于說明目的而非限制地提供這些實(shí)施例。本文所描述的實(shí)施例可以任何方式組合。所 屬領(lǐng)域的技術(shù)人員從本文中的描述將了解額外操作和結(jié)構(gòu)實(shí)施例。這些額外實(shí)施例在本 發(fā)明的范圍和精神內(nèi)。
通過將適當(dāng)電壓施加到存儲(chǔ)器結(jié)構(gòu)的源極、漏極和控制柵極節(jié)點(diǎn)并持續(xù)適當(dāng)時(shí)間周 期而編程常規(guī)電荷存儲(chǔ)層存儲(chǔ)器單元或結(jié)構(gòu)。借此使電子從溝道區(qū)隧穿或被注射(例如， 經(jīng)由溝道熱電子)到電荷存儲(chǔ)層，借此電荷存儲(chǔ)層被"充電"。存儲(chǔ)于電荷存儲(chǔ)層中的 電荷將存儲(chǔ)器晶體管設(shè)置為邏輯"1"或"0"。視存儲(chǔ)器結(jié)構(gòu)是否包括增強(qiáng)型或耗盡型 晶體管結(jié)構(gòu)而定，當(dāng)電荷存儲(chǔ)層帶正電荷或含有電子(負(fù)電荷)時(shí)，存儲(chǔ)器單元將在讀 取操作期間導(dǎo)電或不導(dǎo)電。當(dāng)電荷存儲(chǔ)層為中性(或帶正電荷)或沒有負(fù)電荷時(shí)，存儲(chǔ) 器單元將通過適當(dāng)選擇柵極電壓而在讀取操作期間導(dǎo)電。將導(dǎo)電或不導(dǎo)電狀態(tài)作為適當(dāng) 邏輯電平而輸出。"擦除"為從電荷存儲(chǔ)層轉(zhuǎn)移電子(或?qū)⒖昭ㄞD(zhuǎn)移到電荷存儲(chǔ)層)(即， 電荷捕集層)的過程。"編程"為將電子轉(zhuǎn)移到電荷存儲(chǔ)層上的過程。
使用金屬或半導(dǎo)體納米晶體(例如，膠狀量子點(diǎn)或使用例如化學(xué)氣相沉積或物理氣 相沉積等工藝形成的量子點(diǎn))或嵌入于高k介電基質(zhì)中的基于不導(dǎo)電氮化物的電荷捕集 層的非易失性存儲(chǔ)器裝置的性能和電荷保留特性的增強(qiáng)可能對(duì)克服超過50 nm技術(shù)節(jié)點(diǎn) 的常規(guī)非易失性存儲(chǔ)器的縮放限制和完全實(shí)現(xiàn)可靠的多位操作來說是重要的。
圖l展示根據(jù)一示范性實(shí)施例的存儲(chǔ)器裝置IOO的詳細(xì)橫截面圖。如圖1中所示， 存儲(chǔ)器裝置IOO形成于襯底102上。存儲(chǔ)器裝置IOO包括源極區(qū)112、溝道區(qū)114、漏 極區(qū)116、控制柵極或柵極觸點(diǎn)118、柵極堆疊120、源極觸點(diǎn)104、漏極觸點(diǎn)106。 一 般類似于晶體管配置而配置源極區(qū)112、溝道區(qū)114和漏極區(qū)116。柵極堆疊120形成 于溝道區(qū)114上?；蛘呖杀环Q為控制柵極或柵極電極的柵極觸點(diǎn)118形成于柵極堆疊120
11上。
存儲(chǔ)器裝置100—般如上文針對(duì)具有電荷存儲(chǔ)層的常規(guī)存儲(chǔ)器所描述而操作。然而， 電荷存儲(chǔ)層存儲(chǔ)器裝置IOO包括柵極堆疊120。柵極堆疊120用于為存儲(chǔ)器裝置100提 供電荷存儲(chǔ)層和如下文進(jìn)一步描述的其它特征。當(dāng)存儲(chǔ)器裝置IOO經(jīng)編程時(shí)，電子被轉(zhuǎn) 移到柵極堆疊120的電荷存儲(chǔ)層且由其存儲(chǔ)。柵極堆疊120可包括任何類型的電荷存儲(chǔ) 層或電荷存儲(chǔ)媒介。下文描述示范性電荷存儲(chǔ)層。
在當(dāng)前實(shí)施例中，襯底102為半導(dǎo)體型襯底，且經(jīng)形成以至少在溝道區(qū)114中具有 P型或N型導(dǎo)電性。柵極觸點(diǎn)118、源極觸點(diǎn)104和漏極觸點(diǎn)106提供到存儲(chǔ)器裝置100 的電連接性。源極觸點(diǎn)104形成為與源極區(qū)112接觸。漏極觸點(diǎn)106形成為與漏極區(qū)116 接觸。源極區(qū)112和漏極區(qū)116通常為襯底102的摻雜區(qū)，所述摻雜區(qū)具有不同于溝道 區(qū)114的導(dǎo)電性的導(dǎo)電性。
如圖l所示，源極觸點(diǎn)104耦合到一電位，例如接地電位。漏極觸點(diǎn)106耦合到另 一信號(hào)。注意，源極區(qū)112和漏極區(qū)116是可互換的，且其互連可顛倒。
圖2展示根據(jù)一個(gè)示范性實(shí)施例的柵極堆疊120的橫截面圖。在圖2中，柵極堆疊 120包括隧穿介電層202、電荷存儲(chǔ)層204、電荷阻斷層206和控制介電層208。在圖2 的實(shí)例中，隧穿介電層202形成于存儲(chǔ)器裝置IOO的襯底102的溝道區(qū)114上。電荷存 儲(chǔ)層204形成于隧穿介電層202上。電荷阻斷層206形成于電荷存儲(chǔ)層204上。控制介 電層208形成于電荷阻斷層206上。如圖2所示，柵極觸點(diǎn)118形成于控制介電層208 上。或者，電荷阻斷層206可形成于控制介電層208上，且柵極觸點(diǎn)118可形成于電荷 阻斷層206上，如圖11所示。注意，在示范性實(shí)施例中， 一個(gè)或一個(gè)以上其它材料層 可分離柵極堆疊120的層和/或可將柵極堆疊120與襯底102和/或柵極觸點(diǎn)118分離。
電荷存儲(chǔ)層204存儲(chǔ)正電荷或負(fù)電荷以指示存儲(chǔ)器裝置IOO的編程狀態(tài)，如上文所 描述。電荷存儲(chǔ)層204可包括上文所描述或另外已知的材料。在編程期間，施加到柵極 觸點(diǎn)118的電壓產(chǎn)生電場(chǎng)，所述電場(chǎng)使電子從溝道區(qū)114穿過隧穿介電層202而隧穿進(jìn) 入(例如，或經(jīng)由熱電子注射)電荷存儲(chǔ)層204中。存儲(chǔ)于電荷存儲(chǔ)層204中的所得負(fù) 電荷使存儲(chǔ)器裝置100的閾值電壓偏移。甚至在從柵極觸點(diǎn)118移除電壓后電荷仍保留 于電荷存儲(chǔ)層204中。在擦除過程期間，可將反向充電的電壓施加到柵極觸點(diǎn)118以使 電子從電荷存儲(chǔ)層204穿過隧穿介電層202而排放到襯底102，或?qū)⒖昭◤臏系?14隧 穿(或經(jīng)由溝道熱空穴)隧道介電層202而汲取到電荷存儲(chǔ)層204?？刂平殡妼?08使 柵極觸點(diǎn)118與電荷阻斷層206隔離。
柵極觸點(diǎn)118優(yōu)選由導(dǎo)電材料形成。舉例來說，柵極觸點(diǎn)118可由多晶硅(polycrystallinesilicon/polysilicon)形成。在另一實(shí)例中，柵極觸點(diǎn)118可由金屬或包括 一種或一種以上金屬(例如， 一種或一種以上過渡金屬)的材料形成。可適合于柵極觸 點(diǎn)118的示范性過渡金屬包括(但不限于)Ti、 V、 Cr、 Mn、 Fe、 Co、 Ni、 Cu、 Zn、 Zr、 Nb、 Mo、 Ru、 Rh、 Pd、 Ag、 Cd、 Hf、 Ta、 W、 Re、 Os、 Ir、 Pt、 Au和Hg。根據(jù) 一個(gè)示范性實(shí)施例，柵極觸點(diǎn)118可由TaN形成。
一般來說，柵極觸點(diǎn)118的厚度在約5nm到約5，000 nm的范圍內(nèi)。優(yōu)選地，柵極 觸點(diǎn)118的厚度在約10 nm到約500 nm的范圍內(nèi)。根據(jù)一個(gè)示范性實(shí)施例，柵極觸點(diǎn) 118可包括多個(gè)子層。每一子層可由不同導(dǎo)電材料形成。
可通過此項(xiàng)技術(shù)中已知的氣相沉積技術(shù)而形成柵極觸點(diǎn)118。物理氣相沉積(PVD) 技術(shù)(例如，濺鍍或熱蒸鍍)、化學(xué)氣相沉積(CVD)或原子層沉積(ALD)可適于柵 極觸點(diǎn)118的沉積。
電荷存儲(chǔ)層204可包括任何類型的電荷存儲(chǔ)媒介。優(yōu)選地，電荷存儲(chǔ)層204為包括 多個(gè)離散電荷存儲(chǔ)元件的局部化(localized)電荷存儲(chǔ)層。離散電荷存儲(chǔ)元件可為一個(gè) 或一個(gè)以上局部化電荷陷阱(例如在氮化物層中發(fā)現(xiàn)的那些電荷陷阱)或半導(dǎo)體納米粒 子、金屬納米粒子或介電納米粒子(量子點(diǎn))。舉例來說，電荷存儲(chǔ)層204可包括由例 如釕(Ru)等高功函數(shù)(例如，大于4.5 eV)金屬形成的且優(yōu)選具有小于約5 nm的大 小的納米晶體。如此項(xiàng)技術(shù)中已知，這些納米晶體可通過多種工藝(例如，化學(xué)氣相沉 積(CVD)、原子層沉積(ALD)或物理氣相沉積(PVD))而沉積于隧穿介電層202上。 電荷存儲(chǔ)層204也可包括沉積于隧穿介電層202上的預(yù)先形成的膠狀金屬或半導(dǎo)體或介 電量子點(diǎn)(納米晶體)。舉例來說，例如在每一者以全文引用的方式并入本文中的第 6,586,785號(hào)美國專利、第11/147,670號(hào)美國申請(qǐng)案和第11/495,188號(hào)美國申請(qǐng)案中所描 述的，可通過例如旋涂、噴涂、印刷、化學(xué)組裝、使用聚合物自組裝的納米壓印等方法 來沉積此些材料。電荷存儲(chǔ)層204也可包括連續(xù)金屬或半導(dǎo)體導(dǎo)電層、不連續(xù)金屬或半 導(dǎo)體導(dǎo)電層、基于不導(dǎo)電氮化物的或其它類型的絕緣電荷捕集層、具有安置于其中的導(dǎo) 電元件(例如，硅島)的不導(dǎo)電氧化物層(例如，Si02)、經(jīng)摻雜氧化物層等。為進(jìn)一 步描述包括氮化物的電荷存儲(chǔ)層，參考以全文引用的方式并入本文中的第5,768,192號(hào) 美國專利。根據(jù)一個(gè)示范性實(shí)施例，當(dāng)沿存儲(chǔ)器單元的字線方向以橫截面觀看時(shí)，電荷 存儲(chǔ)層可具有U形。
當(dāng)例如釕(或其它金屬或合金)等金屬量子點(diǎn)用于電荷存儲(chǔ)材料時(shí)，隧穿介電層202 (也稱為"隧道介電層")的表面可變更，以提供對(duì)金屬遷移的改進(jìn)的障壁。舉例來說， 如圖3所示，柵極堆疊120'可包括形成于隧穿介電層202上的在隧穿介電層202與電荷存儲(chǔ)層204之間的障壁層302。障壁層302可包括(例如)例如氮化物(Si3N4)或氮氧 化硅(SiOxNy，其中x和y為正數(shù)，0.8、 1.5等)等含氮化合物或例如氧化鋁(A1203) 等其它合適障壁層。障壁層302改變隧穿介電層202的表面結(jié)構(gòu)，使得可使金屬遷移效 應(yīng)最小化。在障壁層302由氮化合物制成的情況下，可通過添加氮或"含氮"化合物(例 如，"氮化")到隧穿介電層202 (例如，其可為Si02)而形成含氮層。在一示范性實(shí)施 例中，可使用例如低壓CVD (LPCVD)或超高真空CVD (UHVCVD)的化學(xué)氣相沉積 (CVD)工藝而將氮或含氮化合物沉積于隧穿介電層202上。含氮層可與隧穿介電層202 直接接觸。
障壁層302的UHVCVD可比LPCVD更可控制，因?yàn)閁HVCVD —般更緩慢地發(fā)生， 且因此生長(zhǎng)率可受到更精密地調(diào)節(jié)。可由于從例如硅烷(或例如二氯硅烷或二硅烷等其 它硅源前驅(qū)體)與氨(或例如經(jīng)等離子體離子化的氮等其它氮物質(zhì)，N20或N0)的氣 體的反應(yīng)，或例如氨(或例如經(jīng)等離子體離子化的氮的其它氮物質(zhì)，N20或NO)等反 應(yīng)氣體的表面反應(yīng)的沉積而形成含氮層。二氯硅垸和氨氣與某惰性氣體與含氧氣體的同 向流動(dòng)可用于含氮層的生長(zhǎng)。障壁層302阻止電荷存儲(chǔ)層204的金屬納米粒子/量子點(diǎn)穿 入隧穿介電層202中，使得避免可導(dǎo)致泄漏的隧道介電層202的污染。
障壁層302的厚度優(yōu)選經(jīng)配置以確保包括于氮化物結(jié)構(gòu)中的載流子陷阱不支配所形 成的半導(dǎo)體裝置的電荷存儲(chǔ)方面。在一示范性實(shí)施例中，障壁層302的所要厚度小于約 10埃。在其它實(shí)施例中，所要厚度可為約5?；蚋　Ｋ泶┙殡妼?02與障壁層302的 相對(duì)厚度可經(jīng)裁剪以優(yōu)化電性能和金屬遷移障壁功能。障壁層302的厚度應(yīng)為至少確保 隧穿介電層202被障壁層302大體均勻覆蓋所需的厚度。優(yōu)選地，障壁層302的厚度為 至少約1埃。在將氮氧化硅用作障壁層302的示范性實(shí)施例中，氮氧化硅內(nèi)的氮的濃度 可(例如)大于約5%?？煽刂瓢ㄓ诘趸柚械牡陌俜直葷舛龋沟每烧{(diào)節(jié)氮化 物層抵制來自金屬量子點(diǎn)(當(dāng)在電荷存儲(chǔ)層204中時(shí))的金屬遷移的障壁功能與由于氮 化物濃度而包括陷阱之間的折衷。
在一示范性實(shí)施例中，隧穿介電層202為Si02且襯底102為硅?？刂平殡妼?08 可由單一成分氧化物(例如，Al203或Si02)形成。據(jù)信SiO2作為控制介電層208可能 是有利的，因?yàn)槠湫纬蓪?duì)電子隧穿的高能量障壁(例如，見圖4B)。而且，Si02含有很 少的電荷陷阱(charge trap),且據(jù)信存在于層中的那些電荷陷阱充分深，使得其不會(huì)妨 礙裝置的電荷保留。根據(jù)一替代實(shí)施例，控制介電層208可由例如多成分氧化物的多成 分材料形成。
控制介電層208優(yōu)選具有不大于約20 rnn的厚度。據(jù)信控制介電層的厚度由于新一
14代存儲(chǔ)器裝置縮放到較小橫向尺寸而較重要。因?yàn)榇鎯?chǔ)器單元的溝道長(zhǎng)度和裝置寬度減 小到約30nm以下，所以需要將介電層的厚度減少到小于溝道長(zhǎng)度，使得控制柵極可維 持耦合到電荷存儲(chǔ)層。根據(jù)一示范性實(shí)施例，控制介電層208的厚度為約15 nm或更小。 控制介電層208的厚度也可為約10nm或更小。根據(jù)一優(yōu)選實(shí)施例，控制介電層208具 有約5nm或更小的厚度。舉例來說，控制介電層208的厚度可為約4 nm或更小、約3 nm 或更小、約2nm或更小或者約lnm或更小。控制介電層208的厚度也優(yōu)選至少為確保 大體均勻覆蓋下伏層所需的厚度。因此，控制介電層208的厚度優(yōu)選為至少約0.1nm。
優(yōu)選地，控制介電層208的厚度不大于電荷阻斷層206的厚度的約200%。更優(yōu)選 地，控制介電層208的厚度不大于電荷阻斷層206的厚度的約150%。舉例來說，根據(jù) 一個(gè)示范性實(shí)施例，電荷阻斷層206的厚度為約4nm，且控制介電層208的厚度為約5 nm或?yàn)殡姾勺钄鄬?06的厚度的約125%。在其它示范性實(shí)施例中，控制介電層208 的厚度不大于電荷阻斷層206的厚度的約125%，或不大于電荷阻斷層206的厚度的約 100%。還預(yù)期控制介電層208的厚度小于電荷阻斷層206的厚度的情況。
在一示范性實(shí)施例中，電荷阻斷層206由高k介電材料形成。出于本發(fā)明的目的， 高k介電材料具有高于Si02的介電常數(shù)的介電常數(shù)(例如，3.9)。電荷阻斷層206的高 k介電材料可為(例如)A1203、 Hf02、 HfSi02、 Zr02、 Hf^AlxOy (其中x為在0與1 之間的正數(shù)，且y為正數(shù)，例如HfA103等)，優(yōu)選為Hf02或Hf!-xAlxOy (其中x為在O 與l之間的正數(shù)，且y為正數(shù)，例如HfAlCb)。在其它實(shí)施例中，例如，電荷阻斷層206 可由其它高k介電材料形成，其它高k介電材料例如為Gd203、 Yb203、 Dy203、 Nb205、 Y203、 La203、 Zr02、 Ti02、 Ta205、 SrTi03、 BaxSij-xTi03、 ZrxSiuOy、 HfxSii—xOy、 AlxZri—x02 或Pr20。
在示范性實(shí)施例中，電荷阻斷層206具有高于控制介電層208的介電常數(shù)。舉例來 說，在一個(gè)實(shí)施例中，當(dāng)沉積時(shí)，控制介電層208為A1203,其具有約為9的介電常數(shù)， 且電荷阻斷層206為Hf02，其具有小于約為25的介電常數(shù)(例如，22左右)。在另一 實(shí)施例中，控制介電層208為Si02，其具有約為4的介電常數(shù)，而電荷阻斷層為Hf02。
圖4A-4C包括曲線圖400、 410、 420，其示意性地展示包括鄰近于較低介電常數(shù)的 介電層的較高介電常數(shù)的介電層(例如，電荷阻斷層206)可如何改進(jìn)隧穿電阻。圖4A 的曲線圖400展示僅具有較高介電常數(shù)的介電層(例如，Hf02)的能量障壁(eV)，且 圖4B的曲線圖410展示僅具有較低介電常數(shù)的介電層(例如，Si02)的能量障壁。較 低k介電層(Si02)提供比較高k介電層(Hf02)提供的隧穿能量障壁高的隧穿能量障 壁，但較高k介電層(Hf02)提供較寬的障壁。圖4C的曲線圖420展示在較高k介電
15層(例如，Hf02)鄰近于較低k介電層(例如，Si02)而安置時(shí)隧穿障壁的量值的改進(jìn)。 因此，可減小隧穿電流。較高k電介質(zhì)與較低k電介質(zhì)的任意組合可適于電荷阻斷層206 和控制介電層208。優(yōu)選地，如上文所述，電荷阻斷層206具有較高介電常數(shù)(例如， 較低障壁高度)，且控制介電層208具有較低介電常數(shù)(例如，較高障壁高度)。
在示范性實(shí)施例中，電荷阻斷層206在層206的整個(gè)厚度中可包括組成、帶隙值和 /或介電常數(shù)的梯度。梯度可從電荷阻斷層206的第一表面(例如，電荷阻斷層206的鄰 近于電荷存儲(chǔ)層204的表面)到電荷阻斷層206的第二表面(例如，電荷阻斷層206的 鄰近于控制介電層208的表面)增大或減小。
舉例來說，具有組成梯度的電荷阻斷層206可包含介電材料，且介電材料的至少一 個(gè)成分的量可在電荷阻斷層206的厚度上變化。優(yōu)選地，介電材料為高k介電材料。成 分的量可在電荷阻斷層206的厚度上線性地、非線性地或步進(jìn)地變化。優(yōu)選地，成分的 量在控制介電層208附近處為最小且在電荷阻斷層206的厚度上增加。所述成分可為元 素或化合物。舉例來說，所述成分可為鉿或氧化鉿。根據(jù)一示范性實(shí)施例，具有組成梯 度的電荷阻斷層206由多成分介電材料形成。舉例來說，電荷阻斷層206可由例如 HfxAh.xOy、 HfxSi^Oy、 ZrxSi"Oy、 Ba^n.xTiOy或AlxZn.xOy等多成分氧化物形成。根 據(jù)一示范性實(shí)施例，多成分介電材料可包括所述成分(例如，鉿)和第二成分，且所述 成分與第二成分的比率可在電荷阻斷層206的厚度上變化。多成分介電材料可包括氮。 舉例來說，根據(jù)一示范性實(shí)施例，多成分介電材料可為HfxSihO"Ny。具有組成梯度的 電荷阻斷層206可安置于電荷存儲(chǔ)層204與控制介電層208之間，或安置于控制介電層 208與存儲(chǔ)器裝置100的柵極觸點(diǎn)118之間。
在另一示范性實(shí)施例中，電荷阻斷層206包含多個(gè)材料層。圖5展示(例如)包括 三個(gè)層的電荷阻斷層206。根據(jù)此示范性實(shí)施例，電荷阻斷層206包括最接近電荷存儲(chǔ) 層204的第一層210、第二 (中間)層212和第三層214 (距電荷存儲(chǔ)層204最遠(yuǎn))。根 據(jù)一個(gè)實(shí)施例，最接近電荷存儲(chǔ)層204的層由相對(duì)高帶隙材料形成，而距電荷存儲(chǔ)層204 較遠(yuǎn)的一個(gè)或一個(gè)以上層由具有逐漸降低的帶隙的一種或一種以上材料形成。當(dāng)電荷存 儲(chǔ)層204包含隔離粒子(例如，納米粒子、量子點(diǎn))時(shí)此可為需要的，因?yàn)橄鄬?duì)較高帶 隙材料與較低帶隙材料相比允許粒子之間的較少隧穿。Si02、 A1203、 HfA103為具有相
對(duì)高帶隙的示范性材料。如所屬領(lǐng)域的技術(shù)人員將認(rèn)識(shí)到，替代實(shí)施例將包括最接近電 荷存儲(chǔ)層204的由相對(duì)低帶隙材料形成的層，和距電荷存儲(chǔ)層204較遠(yuǎn)的由具有逐漸變 高的帶隙的一種或一種以上材料形成的一個(gè)或一個(gè)以上層。
根據(jù)電荷阻斷層206的一示范性三層實(shí)施例，第一層210可為A1203，第二(中間)層212可為HfA103，且第三層214可為Hf02 (其具有相對(duì)低的帶隙)。在電荷阻斷層 206的一示范性二層實(shí)施例中，第一層(最接近電荷存儲(chǔ)層204)可為Si02，且第二層 可為Hf02，其具有相對(duì)高的介電常數(shù)(用于有效的電荷阻斷)和低帶隙。如上文所描述， 控制介電層208可為例如八1203或Si02等材料。
在一示范性實(shí)施例中，電荷阻斷層206可經(jīng)摻雜。舉例來說，電荷阻斷層206可摻 雜有例如稀土金屬、過渡金屬、硅、氧或氮等摻雜劑材料。根據(jù)一個(gè)示范性實(shí)施例，電 荷阻斷層206可為HfLxSixC^yNy?？赏ㄟ^后沉積氮化處理而引入氮。舉例來說，HUix02 層可在含有NH3、 N20或NO的環(huán)境中退火以形成Hf^SixOz-yNy^a
在一示范性實(shí)施例中，電荷阻斷層206經(jīng)形成為相對(duì)較薄(例如小于約10nm，例 如小于約5 nm，例如小于約2 nm)，以減少電子被電荷阻斷層206的高介電材料捕集。 優(yōu)選地，電荷阻斷層206具有足以確保大體均勻覆蓋下伏層的厚度。舉例來說，電荷阻 斷層206可為至少0.1nm厚。優(yōu)選地，電荷阻斷層206為至少0.5 nm厚。
圖6展示根據(jù)一示范性實(shí)施例的柵極堆疊120"的另一橫截面圖。除在圖6中柵極堆 疊120"進(jìn)一步包括形成于控制介電層208上的第二電荷阻斷層402外，圖6中的柵極堆 疊120"的配置大體類似于圖2。在圖6中，柵極觸點(diǎn)118形成于第二電荷阻斷層402上。 在一示范性實(shí)施例中，第二電荷阻斷層402由例如A1203、 Hf02、 Zr02、 Hf^AUOy (其 中x為在0與1之間的正數(shù)，且y為正數(shù)，例如HfA103、恥-xSix。2、 HH。2-yNy等) 等高k介電材料形成。第二電荷阻斷層402可由上文針對(duì)第一電荷阻斷層206所述的材 料中的任一者形成，且可以類似方式(例如以單層配置(均勻材料或材料梯度)或多層 配置)配置。
根據(jù)第二電荷阻斷層402包括組成梯度的一示范性實(shí)施例，第二電荷阻斷層402可 包含介電材料，且介電材料的至少一個(gè)成分的量可在電荷阻斷層402的厚度上變化。優(yōu) 選地，介電材料為高k介電材料。成分的量可在第二電荷阻斷層402的厚度上線性地、 非線性地或步進(jìn)地變化。優(yōu)選地，所述成分的量在控制介電層208附近處為最小且在第 二電荷阻斷層402的厚度上增加。所述成分可為元素或化合物。舉例來說，所述成分可 為鉿或氧化鉿。
根據(jù)一示范性實(shí)施例，具有組成梯度的第二電荷阻斷層402由多成分介電材料形成。 舉例來說，第二電荷阻斷層402可由例如HfxA1^0y、 HfxSi^Oy、 ZrxSi^Oy、 BaxSri-xTiOy 或AUZn-xOy等多成分氧化物形成。根據(jù)一示范性實(shí)施例，多成分介電材料可包括所述 成分(例如，Hf)和第二成分，且所述成分與所述第二成分的比率可在第二電荷阻斷層 402的厚度上變化。多成分介電材料可包括氮。舉例來說，根據(jù)一示范性實(shí)施例，多成分介電材料可為HfxSiu02-yNy。具有組成梯度的第二電荷阻斷層402可安置于控制介電 層208與存儲(chǔ)器裝置IOO的柵極觸點(diǎn)118之間，或安置于電荷存儲(chǔ)層204與控制介電層 208之間。
電荷阻斷層206與402 (其夾住控制介電層208)可有效地阻斷電荷輸送穿過控制 介電層208。舉例來說，第一電荷阻斷層206 (例如，Hf02)可在編程操作期間阻斷從 電荷存儲(chǔ)層204到柵極觸點(diǎn)118的電子流。第二電荷阻斷層402 (例如，Hf02)可在擦 除操作期間阻斷從柵極觸點(diǎn)118到電荷存儲(chǔ)層204的電子流。另外，第一電荷阻斷層206 和/或第二電荷阻斷層402可具有其它功能。在一示范性實(shí)施例中，第一電荷阻斷層206 和第二電荷阻斷層402的厚度較薄，例如小于10nm，例如小于5 nm。
第一電荷阻斷層206和第二電荷阻斷層402的另一優(yōu)點(diǎn)在于盡管高k介電層自身 可具有陷阱，但是第一電荷阻斷層206和第二電荷阻斷層402可被制得非常薄(例如小 于約4nm，例如小于2mn)以減少電荷陷阱的總量，同時(shí)有效地阻斷電流流動(dòng)。此外， 第二電荷阻斷層402鄰近于柵極觸點(diǎn)118而定位。因此，即使在第二電荷阻斷層402中 捕集相較大量的電荷，對(duì)平帶電壓的影響仍與第二電荷阻斷層402到柵極觸點(diǎn)118的距 離成比例，所述距離為最小(因?yàn)槠淇杀舜酥苯余徑?接觸))。
圖6的實(shí)施例(其中第一電荷阻斷層206和第二電荷阻斷層402為Hf02,且控制介 電層208為Al203)的一些其它示范性優(yōu)點(diǎn)包括
(1) 可實(shí)現(xiàn)存儲(chǔ)器編程/擦除窗的增強(qiáng)。如本文所使用，編程/擦除(P/E)窗為編程 狀態(tài)的閾值狀態(tài)與擦除狀態(tài)的閾值狀態(tài)之間的電壓差。通過柵極堆疊120",可使用12.8 V或更大的P/E窗口來擦除(例如，直到-6 V)存儲(chǔ)器裝置100。在示范性實(shí)施例中， P/E窗口可在從約8 V到約16V的范圍中(例如，在約9V到約14V、約10V到約13 V的范圍中或具有約9 V、約10 V、約11 V、約12 V或約13 V的值)。在+/-20 V的 P/E界限內(nèi)將隧穿介電層202縮放到6 nm的情況下，P/E窗口可大達(dá)14.2 V,接近例如 3位或甚至4位存儲(chǔ)器單元的多態(tài)存儲(chǔ)器電壓要求；
(2) 在100,000次P/E循環(huán)后P/E窗口可不展示顯著漂移；以及
(3) 電荷可在12 V的P/E窗口下保留于電荷存儲(chǔ)層204中，且更重要地，100,000 次P/E循環(huán)可能不會(huì)降低電荷保留特性。
在存儲(chǔ)器裝置IOO的一些示范性實(shí)施例中，電荷存儲(chǔ)層204為單一連續(xù)區(qū)。舉例來 說，圖7展示具有平坦、連續(xù)配置的電荷存儲(chǔ)層204的平面圖。舉例來說，電荷存儲(chǔ)層 204可由硅(或多晶硅)、金屬等的連續(xù)膜形成。在此配置中，如果連續(xù)區(qū)的單點(diǎn)擊穿且 開始失去電荷，則整個(gè)區(qū)可失去其電荷，從而使存儲(chǔ)器裝置IOO失去其編程狀態(tài)。然而，一些實(shí)施例可提供對(duì)此問題的某種防護(hù)。舉例來說，圖8展示根據(jù)一示范性實(shí)施例的具 有非連續(xù)配置的電荷存儲(chǔ)層204的平面圖。在圖8的實(shí)例中，電荷存儲(chǔ)層204包含多個(gè) 納米粒子802。因?yàn)殡姾纱鎯?chǔ)層204的納米粒子802各自單獨(dú)地存儲(chǔ)電荷且彼此絕緣， 所以即使單一納米粒子失去電荷，此也將不大可能影響電荷存儲(chǔ)層204的剩余納米粒子。 使用將電荷存儲(chǔ)于局部化電荷陷阱區(qū)中的基于不導(dǎo)電氮化物的電荷存儲(chǔ)層可獲得相同 的優(yōu)點(diǎn)。因此，根據(jù)本發(fā)明的并入有電荷存儲(chǔ)層204的存儲(chǔ)器裝置與常規(guī)存儲(chǔ)器裝置相 比可在極長(zhǎng)的時(shí)間內(nèi)維持恒定的編程狀態(tài)。
在一示范性實(shí)施例中，納米粒子802為電隔離納米晶體。納米晶體為彼此電隔離的 導(dǎo)電材料的較小簇或晶體。 一般來說，納米晶體具有約100 nm或更小的微晶大小。將 納米晶體用于電荷存儲(chǔ)層204的一個(gè)優(yōu)點(diǎn)在于其并不形成連續(xù)膜，且因此由納米晶體形 成的電荷存儲(chǔ)層自隔離。因?yàn)榧{米晶體形成非連續(xù)膜，所以電荷存儲(chǔ)層可經(jīng)形成而不必 擔(dān)心一個(gè)單元層級(jí)的電荷存儲(chǔ)媒介與直接位于上方或下方的(即，垂直鄰近)鄰近單元 的電荷存儲(chǔ)媒介短路。將納米晶體用于電荷存儲(chǔ)層的又一優(yōu)點(diǎn)在于其可經(jīng)歷比連續(xù)膜電 荷存儲(chǔ)層少的電荷泄漏。
納米晶體可由導(dǎo)電材料形成，導(dǎo)電材料例如為鈀(Pd)、銥(Ir)、鎳(Ni)、鉑(Pt)、 金(Au)、釕(Ru)、鈷(Co)、鉤(W)、碲(Te)、錸(Re)、鉬(Mo)、鐵鉑合金(FePt)、 鉭(Ta)、氮化鉭(TaN)等。此些材料一般具有比許多半導(dǎo)體(例如，硅)高的功函數(shù) (例如，約4.5eV或更高)，這是多電子存儲(chǔ)所需的。所述材料也可具有較高熔點(diǎn)(其允 許較高的熱預(yù)算)，具有較長(zhǎng)保留時(shí)間且具有高密度的正電荷存儲(chǔ)狀態(tài)與負(fù)電荷存儲(chǔ)狀 態(tài)。
用于形成納米晶體的方法為此項(xiàng)技術(shù)中眾所周知的，例如，如2006年8月18日申 請(qǐng)的第11/506,769號(hào)美國申請(qǐng)案中所揭示，其揭示內(nèi)容以全文引用的方式并入本文中。 可通過物理氣相沉積(PVD)或原子層沉積(ALD)而形成金屬納米晶體電荷存儲(chǔ)層， 其中首先將薄膜沉積于襯底表面上(例如，通過使用PVD的濺鍍)且接著在高溫(例 如，約攝氏900度或更高)下退火并持續(xù)較短時(shí)間(例如，約10秒)以聚結(jié)納米級(jí)的 金屬粒子?？赏ㄟ^使經(jīng)濺鍍的金屬層的厚度、退火溫度和退火時(shí)間、壓力和周圍氣體物 質(zhì)等變化來控制金屬粒子的均勻性和大小。當(dāng)硅納米晶體用于電荷存儲(chǔ)層204中時(shí)，可 通過例如CVD (如(例如)第6,297,095號(hào)美國專利中所描述，所述專利以全文引用的 方式并入本文中)等工藝而形成硅納米晶體。電荷存儲(chǔ)層204可包括通過例如旋涂、噴 涂、印刷、化學(xué)自組裝等方法而沉積于隧穿介電層202上的預(yù)先形成的膠狀金屬或半導(dǎo) 體量子點(diǎn)。舉例來說，在每一者以全文引用的方式并入本文中的第6,586,785號(hào)美國專
19利、第11/147,670號(hào)美國申請(qǐng)案和第11/495,188號(hào)美國申請(qǐng)案中描述了此些工藝。
另外，替代在存儲(chǔ)器裝置100中包括用于電荷存儲(chǔ)的電介質(zhì)隔離的電荷存儲(chǔ)層，可 使用形成于柵極堆疊的介電堆疊中的不導(dǎo)電捕集層。舉例來說，電荷存儲(chǔ)媒介可為介電 堆疊，其包含鄰近于溝道區(qū)114的第一氧化物層(例如，隧穿介電層202)、鄰近于第一 氧化物層的不導(dǎo)電氮化物層和鄰近于氮化物層且鄰近于柵極觸點(diǎn)118的第二氧化物層。 此介電堆疊有時(shí)被稱為ONO堆疊(即，氧化物-氮化物-氧化物)堆疊。第二氧化物層可 被柵極堆疊120、 120'或120"中的一者取代以改進(jìn)傳統(tǒng)ONO堆疊的性能。如果需要，則 可使用例如含H+氧化膜的其它合適的電荷捕集介電膜。 示范性實(shí)施例
在一示范性實(shí)施例中，電荷存儲(chǔ)層204包括金屬點(diǎn)，電荷阻斷層206為Hf02,且控 制介電層208為A1203。圖9A展示電荷阻斷層206 (Hf02)與控制介電層208 (A1203) 的組合控制電介質(zhì)的能量(eV)對(duì)厚度(nm)的仿真曲線圖900。圖9B展示電流(A/cm2) 對(duì)電場(chǎng)(V/cm)的仿真曲線圖920。所述曲線圖包括僅包括Hf02的組合控制電介質(zhì)的 曲線902，和僅包括A1203的組合控制電介質(zhì)的曲線904。對(duì)于曲線902與曲線904兩者， 未指示障壁降低。圖9A和圖9B中的數(shù)據(jù)展示在金屬與八1203的界面處包括1 02的薄 層可使電子隧穿電流減少許多數(shù)量級(jí)。即使Hf02層為小于1 nm厚也是如此。
圖10A-10C展示關(guān)于類似于圖2所示的柵極堆疊120的示范性柵極堆疊的曲線圖 1000、 1010和1020。如圖10B所示，對(duì)于總共13 V的P/E窗口，擦除電壓為約-3.7 V 且編程電壓為約9.3 V。
圖IIA和圖11B展示類似于圖6所示的柵極堆疊120"的示范性柵極堆疊的編程電 壓和擦除電壓的曲線圖1100、 1120。在此實(shí)例中，電荷存儲(chǔ)層204由量子點(diǎn)形成，第一 電荷阻斷層206由具有4nm厚度的Hf02形成，控制介電層208由121 11厚的八1203形 成，且第二電荷阻斷層402由4nm厚的Hf02形成。如由圖IIA和圖11B中的數(shù)據(jù)所指 示，P/E線性窗口為約11.39 V。
圖11C和圖11D分別展示類似于圖6所示的柵極堆疊120"的示范性柵極堆疊的編 程電壓和擦除電壓的曲線圖1130和1140。在此實(shí)例中，電荷存儲(chǔ)層204由量子點(diǎn)形成， 第一電荷阻斷層206由具有4nm厚度的Hf02形成，控制介電層208由12 nm厚的A1203 形成，且第二電荷阻斷層402由8nm厚的Hf02形成。如由圖IIC和圖11D中的數(shù)據(jù)所 指示，P/E線性窗口為約12.76 V。
在另一示范性實(shí)施例中，存儲(chǔ)器裝置的柵極堆疊可包括作為電荷存儲(chǔ)層的氮化物 層、作為控制介電層的Al203層和作為電荷阻斷層的例如Hf02等含鉿化合物。如圖12所示，根據(jù)此實(shí)施例，電荷阻斷層206可形成于控制介電層208上方且鄰近于控制柵極 118。如上文所述，柵極堆疊可包括一個(gè)(或一個(gè)以上)其它電荷阻斷層，例如在控制 介電層下方且鄰近于氮化物層的電荷阻斷層。圖13展示擦除時(shí)間(x軸)對(duì)平帶電壓(y 軸)的圖表1300，其中將不具有一個(gè)(或一個(gè)以上)電荷阻斷層的常規(guī)柵極堆疊(參考 數(shù)字1304)與上文所描述的將氮化物層用作電荷捕集層并使用鄰近于控制介電層(例如， A1203)而形成的電荷阻斷層(例如，Hf02)的改進(jìn)的柵極堆疊(參考數(shù)字1302)進(jìn)行 比較。圖14展示使用由圖13中參考數(shù)字1302表示的改進(jìn)的柵極堆疊的情況下將編程 和擦除循環(huán)的數(shù)目(x軸)與平帶電壓(y軸)進(jìn)行比較的圖表1400。圖14展示使用改 進(jìn)的柵極堆疊的情況下室溫電荷保留映射時(shí)間(x軸)對(duì)平帶電壓(y軸)的圖表。
如圖13中首先展示，與僅包括Al203控制介電層而不具有電荷阻斷層的常規(guī)柵極堆 疊1304相比，使用包含形成于控制介電層(例如，Al203)上的電荷阻斷層(例如，Hf02) 與氮化物電荷捕集層的改進(jìn)的柵極堆疊1302展示存儲(chǔ)器P/E窗口 (例如，約2伏或更 大)的增強(qiáng)。具有改進(jìn)的柵極堆疊的此存儲(chǔ)器裝置具有總共大于約8伏的P/E窗口，據(jù) 信所述P/E窗口為在將氮化物層用作電荷捕集層的情況下迄今為止在文獻(xiàn)中報(bào)告的最高 P/E窗口。另外，如圖14的曲線圖1400中所示，在使用改進(jìn)的柵極堆疊實(shí)施例情況下， 在100,000次P/E循環(huán)后，P/E窗口并未展示顯著漂移。而且，如圖15的曲線圖1500 中所示，在使用改進(jìn)的柵極堆疊情況下，在大于8 V的P/E窗口下電荷被保留，且100,000 次P/E循環(huán)并未降低存儲(chǔ)器裝置的電荷保留特性。
在另一示范性實(shí)施例中，電荷阻斷層206為Hf02且控制介電層208為Si02。圖16A 展示各種介電層的能量(eV)對(duì)厚度(nm)的仿真曲線圖1600,包括單獨(dú)Si02 (數(shù)據(jù) 線1602)、單獨(dú)Hf02 (數(shù)據(jù)線1604)和HfCh與Si02的組合(數(shù)據(jù)線1606、 1608、 1612、 1614)。圖16B展示相同介電層的福勒-諾德漢姆(Fowler-Nordheim)隧穿電流密度 (A/cm2)對(duì)電場(chǎng)(V/cm)的仿真曲線圖1610。計(jì)算出的數(shù)據(jù)展示在導(dǎo)體(例如，具有 功函數(shù)4.8 eV的金屬)與Si02之間的界面處包括Hf02的薄層可將電子隧穿減少若干數(shù) 量級(jí)。
在另一示范性實(shí)施例中，電荷阻斷層206為HfxSi^02且Hf的量(x)在電荷阻斷 層的厚度(z)上變化，如圖17A的曲線圖1700中所示。在此圖中，Hf的量以非線性 方式遠(yuǎn)離界面(z=0)而減少。用以抑制電子隧穿的電荷阻斷層的最佳組成和厚度取決 于電場(chǎng)強(qiáng)度。對(duì)于20 MV/cm的電場(chǎng)強(qiáng)度(Esi。2)而言，數(shù)據(jù)是最佳的。圖17B展示與 Hf02層和Si02層的障壁高度相比，變化的Hf含量的HfxSi^02層的障壁高度(eV)對(duì) 距界面的距離(z)的仿真曲線圖1710。類似地，圖17C展示對(duì)于變化的Hf含量的
21HfxSi!-x02層，介電常數(shù)(￡)在層(z)上的變化的仿真曲線圖1720。還展示Hf02層和 Si02層的介電常數(shù)。通過參考數(shù)字1702、 1704和1706來分別表示HfxSi^02、 ,2和
Si02的數(shù)據(jù)線。
圖18中的曲線圖1800展示對(duì)于給定電場(chǎng)強(qiáng)度，HfxSiu02層的最佳Hf含量(x) 如何根據(jù)電壓而變化。
圖19A的曲線圖1900展示在以下組成HfxSik02/SiCVHfxSiu02的電荷阻斷層/ 控制介電層/電荷阻斷層結(jié)構(gòu)上對(duì)于各種電場(chǎng)強(qiáng)度的最佳Hf含量(x)。數(shù)據(jù)線1902、l卯4、 1906和1908分別對(duì)應(yīng)于15 MV/cm、 20 MV/cm、 25 MV/cm和30 MV/cm的電場(chǎng)強(qiáng)度。 對(duì)于7 nm的等效氧化物厚度(EOT)，在20 MV/cm的電場(chǎng)強(qiáng)度下，最佳薄膜組成大致 為Hf2/3Si1/302(4.5 nm)/Si02(5 nm)/Hf2/3Sil/302(4.5 nm)。
圖19B的曲線圖1910展示對(duì)于與圖19A中相同的層結(jié)構(gòu)和組成且還對(duì)于Si02、Hf02 和對(duì)于Hf02(4nm)/Si02(5.4nm)/Hf02(4nm)(分別為數(shù)據(jù)線1912、 1914和1916)，福勒 -諾德漢姆(Fowler-Nordheim)隧穿電流密度根據(jù)電場(chǎng)強(qiáng)度而變化?？赏ㄟ^使用組成上 分級(jí)的電介質(zhì)作為電荷阻斷層而將隧穿電流減少超過兩個(gè)數(shù)量級(jí)。數(shù)據(jù)展示可在等于 Si02中的2.5x107 V/cm的電場(chǎng)強(qiáng)度的電場(chǎng)強(qiáng)度下將隧穿電流維持在小于約10—4A/cm2。 因此，通過使用經(jīng)優(yōu)化的電荷阻斷層，存儲(chǔ)器裝置的總的動(dòng)態(tài)線性范圍可擴(kuò)展到±10 V 與Vg~±25 V。
圖19C和19D的曲線圖1920和1930分別展示對(duì)于上文提及的層結(jié)構(gòu)和組成，針對(duì) 各種電場(chǎng)強(qiáng)度所計(jì)算的能帶圖。
先前的圖中呈現(xiàn)的各種數(shù)據(jù)是使用文澤爾-克萊姆斯-布里婁因 (Wentzel-Kramers-Brillouin (WKB))近似而計(jì)算的，其中^力表示隧道障壁中的波函數(shù) 且財(cái)力表示波向量的虛部
0) ~ exp
t(z)=0
T1
*(o=o
為使隧穿電流w力最小化，使° 最大化.
Wz)=0 p(z)-V(z)-￡f=0 j (iVO)<formula>formula see original document page 23</formula>
因此，對(duì)于每一W^使# ")[ 力—~"2("最大化。對(duì)于包括成分A 和fi的材料Af，其中jc表示A的比例且(7-"為B的比例，例如，Af=;cxA+"-Jc)xB，可 通過線性疊加而獲得所需的材料常數(shù)。舉例來說，可從s-Jcx"+d〗;c^獲得材料M的 介電常數(shù)e?？蓮膍^-Ji:xmej^+〃-力xm故s獲得材料M的有效質(zhì)量m^?？蓮囊?;cxw+(7-力 x伊b獲得電子親和力伊。Ep為費(fèi)米(Fermi)能。
據(jù)信上述計(jì)算程序?qū)τ陬A(yù)測(cè)本文所描述的介電層、柵極堆疊和/或存儲(chǔ)器裝置的特性 (behavior)是有用的；然而，此計(jì)算程序不應(yīng)用于限制本發(fā)明的范圍。
多態(tài)存儲(chǔ)器實(shí)施例
存儲(chǔ)器裝置可具有任何數(shù)目的存儲(chǔ)器單元。在常規(guī)單位存儲(chǔ)器單元中，存儲(chǔ)器單元 假定兩個(gè)信息存儲(chǔ)狀態(tài)中的一者，"導(dǎo)通"狀態(tài)或"斷開"狀態(tài)。"導(dǎo)通"或"斷開"的 雙值條件(binary condition)界定信息的一個(gè)位。結(jié)果，能夠存儲(chǔ)數(shù)據(jù)的n個(gè)位的常規(guī) 存儲(chǔ)器裝置要求(n)個(gè)單獨(dú)的存儲(chǔ)器單元。
可使用每單元存儲(chǔ)器裝置單一位的方式存儲(chǔ)的位的數(shù)目取決于存儲(chǔ)器單元的數(shù)目。 因此，增加存儲(chǔ)器容量要求含有更多存儲(chǔ)器單元的較大裸片大小，或使用改進(jìn)的光刻技 術(shù)來產(chǎn)生較小的存儲(chǔ)器單元。較小的存儲(chǔ)器單元允許在單一裸片的給定區(qū)域內(nèi)放置更多 存儲(chǔ)器單元。
單位存儲(chǔ)器單元的替代方案為多位或多態(tài)存儲(chǔ)器單元，其可存儲(chǔ)數(shù)據(jù)的一個(gè)以上 位。可通過產(chǎn)生具有多個(gè)不同閾值電壓電平(Vtl-n)的存儲(chǔ)器單元來生產(chǎn)多位或多態(tài)快 閃存儲(chǔ)器單元，如(例如)以全文引用的方式并入本文中的第5,583,812號(hào)美國專利中 所描述。每一不同閾值電壓電平(Vtl—n)對(duì)應(yīng)于一組數(shù)據(jù)位的一值，其中位的數(shù)目表示 可存儲(chǔ)于多態(tài)存儲(chǔ)器單元中的數(shù)據(jù)量。因此，多個(gè)二進(jìn)制數(shù)據(jù)位可存儲(chǔ)于同一存儲(chǔ)器單 元中。
可存儲(chǔ)于多態(tài)存儲(chǔ)器單元中的每一二進(jìn)制數(shù)據(jù)值對(duì)應(yīng)于一閾值電壓值或值的范圍， 多態(tài)存儲(chǔ)器單元在所述范圍內(nèi)傳導(dǎo)電流。多態(tài)存儲(chǔ)器單元的多個(gè)閾值電壓電平彼此分離 足夠的量，使得可以明確的方式編程或擦除多態(tài)存儲(chǔ)器單元的電平。被編程到存儲(chǔ)器單 元中的數(shù)據(jù)與單元的閾值電壓電平之間的特定關(guān)系取決于多態(tài)存儲(chǔ)器單元所采用的數(shù) 據(jù)譯碼方案。在編程多態(tài)存儲(chǔ)器單元中，在足夠的時(shí)間周期內(nèi)施加編程電壓以將足夠電荷存儲(chǔ)于 電荷存儲(chǔ)層中，從而將多態(tài)存儲(chǔ)器單元的閾值電壓移動(dòng)到所要電平。此電平表示多態(tài)存 儲(chǔ)器單元的對(duì)應(yīng)于被編程到多態(tài)存儲(chǔ)器單元中的數(shù)據(jù)的編碼的狀態(tài)。
根據(jù)各種示范性實(shí)施例，可通過電隔離的納米粒子(例如圖8中所示)或例如圖7 中所示的連續(xù)或不連續(xù)金屬(或硅)層而將多態(tài)存儲(chǔ)器單元/裝置的多個(gè)閾值電壓電平提 供于電荷存儲(chǔ)層204中。
在多位存儲(chǔ)器單元的另一實(shí)施例中，如(例如)以全文引用的方式并入本文中的第 5,768,192號(hào)美國專利中所描述，將電荷存儲(chǔ)于存儲(chǔ)器單元的靠近裝置的源極區(qū)和漏極區(qū) 的相對(duì)側(cè)上的兩個(gè)物理上不同的區(qū)域中的不導(dǎo)電電荷捕集層(例如，氮化物層)中。通 過顯影單元中的對(duì)稱和可互換的源極區(qū)和漏極區(qū)，產(chǎn)生兩個(gè)非相互作用的物理上不同的 電荷存儲(chǔ)區(qū)，其中每一區(qū)域物理上表示信息的直接映像到存儲(chǔ)器陣列的一個(gè)位且每一單 元借此含有信息的兩個(gè)位。單元的編程是在正向方向上執(zhí)行，編程包括利用熱電子注射 將電荷注射到柵極內(nèi)的電荷捕集材料中并持續(xù)足夠的持續(xù)時(shí)間，使得電荷變得被不對(duì)稱 地捕集于電荷捕集材料中，電荷經(jīng)注射直到柵極的閾值電壓達(dá)到預(yù)定電平為止。接著在 相反方向上讀取單元，從相反方向編程單元。如(例如)以全文引用的方式并入本文中 的第2004/0130941號(hào)美國申請(qǐng)公開案中所描述，此類型的多位存儲(chǔ)器單元也可擴(kuò)展到將 離散金屬納米晶體用作電荷存儲(chǔ)媒介的電荷存儲(chǔ)層存儲(chǔ)器裝置。
本發(fā)明人還已發(fā)現(xiàn)，可使用膠狀金屬納米晶體(例如，如第6,586,785號(hào)美國專利 和第11/147,670號(hào)和第11/495,188號(hào)美國申請(qǐng)案中所描述)來實(shí)現(xiàn)使用如上文所描述的 不對(duì)稱電荷存儲(chǔ)的多位存儲(chǔ)。嚴(yán)格控制此些膠狀金屬點(diǎn)(例如，在使用PVD或CVD的 其它經(jīng)沉積納米晶體上)的大小和均勻性具有以下優(yōu)點(diǎn)在選擇性地對(duì)靠近裝置的源極 和/或漏極的納米晶體的一小部分充電以產(chǎn)生充電不對(duì)稱時(shí)，通過使鄰近點(diǎn)之間的橫向電 荷傳導(dǎo)最小化而放寬對(duì)閾值范圍(threshold spread)的要求。
本文所描述的裝置和方法的使用的顯著特征在于通過使用(例如)用于產(chǎn)生如本 文所描述的多態(tài)存儲(chǔ)器的常規(guī)技術(shù)中的任一者，其可實(shí)現(xiàn)多個(gè)位在單一裝置中的可靠存 儲(chǔ)。使用經(jīng)由例如多電平接近等上述方法而實(shí)現(xiàn)的多位存儲(chǔ)的常規(guī)快閃存儲(chǔ)器遭受對(duì)閾 值范圍的控制的嚴(yán)格要求。然而，本示范性實(shí)施例可通過提供較大的編程/擦除窗口 (約 (例如)8伏或更大，或12伏或更大)、增加的編程/擦除速度和良好的電荷保留而克服 常規(guī)快閃存儲(chǔ)器裝置的許多限制。此可允許各種閾值電壓狀態(tài)彼此之間的較大分離，使 得可以明確的方式編程或擦除多態(tài)存儲(chǔ)器單元的電平。
本實(shí)施例也可進(jìn)一步通過(例如)將電荷存儲(chǔ)于電荷存儲(chǔ)層中的兩個(gè)不同存儲(chǔ)位置的每一者中并進(jìn)一步添加使用(例如)如上文所描述的多電壓閾值電平將不同量或電荷 狀態(tài)存儲(chǔ)于兩個(gè)位置的每一者中的能力而實(shí)現(xiàn)每單元多個(gè)位(例如，三個(gè)或三個(gè)以上(例 如，四個(gè))位)的存儲(chǔ)。電荷存儲(chǔ)層可為(例如)納米晶體層或不導(dǎo)電氮化物層，如上 文所描述。通過將四個(gè)不同量的電荷存儲(chǔ)于每一位置，存儲(chǔ)器裝置可借此存儲(chǔ)電荷的 4x4=16個(gè)不同組合，從而等于每單元提供四個(gè)位。在不損害電荷保留的情況下由本文所 描述的教示提供的編程/擦除窗口的增強(qiáng)可通過提供存儲(chǔ)媒介中的電荷的注射和檢測(cè)的 較大靈活性和對(duì)閾值范圍的放寬要求而進(jìn)一步實(shí)現(xiàn)多位存儲(chǔ)能力。
可根據(jù)眾所周知的半導(dǎo)體制造技術(shù)來組裝本文所描述的示范性實(shí)施例。圖20展示 提供用于形成電子裝置(例如，存儲(chǔ)器裝置)的示范性程序的流程圖2000。流程圖2000 是出于說明的目的而提供，但不意欲為限制性的。所屬領(lǐng)域的技術(shù)人員基于以下論述將 了解其它結(jié)構(gòu)和操作實(shí)施例。沒有必要一定以所示的次序來遵循流程圖2000的程序。
流程圖2000開始于在襯底中形成源極區(qū)(2002)。舉例來說，如圖1所示，源極區(qū) 112可形成于襯底102中。可根據(jù)常規(guī)摻雜或其它技術(shù)而形成源極區(qū)112。此外，在一 示范性實(shí)施例中，源極觸點(diǎn)104可根據(jù)常規(guī)沉積或其它技術(shù)而形成于源極區(qū)112上。
接下來，漏極區(qū)可形成于襯底中(2004)。舉例來說，如圖1所示，漏極區(qū)116可 形成于襯底102中?？筛鶕?jù)常規(guī)摻雜或其它技術(shù)而形成漏極區(qū)116。此外，在一實(shí)施例 中，漏極觸點(diǎn)106可根據(jù)常規(guī)沉積或其它技術(shù)而形成于漏極區(qū)116上。
隧穿介電層可形成于襯底上(2006)。舉例來說，如圖2和圖6所示，隧穿介電層 202可形成于襯底102的溝道區(qū)114上?？筛鶕?jù)常規(guī)氧化物生長(zhǎng)或其它技術(shù)而形成隧穿 介電層202。
電荷存儲(chǔ)層可形成于隧穿介電層上(2008)。舉例來說，如圖2和圖6所示，電荷 存儲(chǔ)層204可形成于隧穿介電層202上。在一示范性實(shí)施例中，電荷存儲(chǔ)層204直接形 成于隧穿介電層202上。在另一實(shí)施例中，電荷存儲(chǔ)層204形成于隧穿介電層202上所 形成的中間層(例如，圖3所示的障壁層302)上。
電荷存儲(chǔ)層204可為金屬或半導(dǎo)體材料層(連續(xù)或不連續(xù))或粒子層，例如上文進(jìn) 一步描述的。可通過沉積技術(shù)而形成電荷存儲(chǔ)層204，所述沉積技術(shù)例如為物理氣相沉 積(PVD)、化學(xué)氣相沉積(CVD)、電化學(xué)沉積(ECD)、分子束外延法(MBE)、原子 層沉積(ALD)或本文在別處描述或另外已知的其它技術(shù)。
電荷阻斷層可形成于電荷存儲(chǔ)層上(2010)。舉例來說，如圖2和圖6所示，電荷 阻斷層206形成于電荷存儲(chǔ)層204上?？筛鶕?jù)本文在別處描述或另外已知的任何沉積技 術(shù)(例如通過原子層沉積)而形成電荷阻斷層206。在一示范性實(shí)施例中，如上文所描述，電荷阻斷層206可被摻雜。此外，在另一示范性實(shí)施例中，如上文所描述，電荷阻 斷層206可形成為梯度或形成為具有多層。
原子層沉積可特別適于形成包括組成梯度或多層的電荷阻斷層206。舉例來說，為 了形成包含具有濃度在電荷阻斷層206的厚度上變化的成分的介電材料的電荷阻斷層 206，可使用第一化學(xué)物質(zhì)的第一前驅(qū)體來沉積介電材料的一個(gè)或一個(gè)以上第一單層， 且接著可使用第二化學(xué)物質(zhì)的第二前驅(qū)體來沉積介電材料的一個(gè)或一個(gè)以上第二單層， 且接著可使用第三化學(xué)物質(zhì)的第三前驅(qū)體來沉積介電材料的一個(gè)或一個(gè)以上第三單層， 等等。換句話說，可使用不同前驅(qū)體來實(shí)行一個(gè)或一個(gè)以上單層的連續(xù)沉積，以形成包 括組成梯度或多層的電荷阻斷層206。還構(gòu)想起初可沉積均勻組成的電荷阻斷層206且 接著可采用快速熱退火(RTA)來實(shí)現(xiàn)成分分級(jí)層的效果。
控制介電層可形成于電荷阻斷層上(2012)。舉例來說，如圖2和圖6所示，控制 介電層208形成于電荷阻斷層206上?？筛鶕?jù)本文別處所描述或另外已知的任何沉積技 術(shù)(例如通過原子層沉積)而形成控制介電層208。
第二電荷阻斷層可形成于控制介電層上(2014)。如圖6所示，第二電荷阻斷層402 形成于控制介電層208上?？筛鶕?jù)本文別處所描述或另外已知的任何沉積技術(shù)(例如原 子層沉積)而形成第二電荷阻斷層402。在一實(shí)施例中，以類似于第一電荷阻斷層206 的方式，可摻雜第二電荷阻斷層402。此外，在一實(shí)施例中，以類似于第一電荷阻斷層 206的方式，可將第二電荷阻斷層402形成為梯度或形成為具有多層。
沒有必要在所有實(shí)施例中均形成第二電荷阻斷層402。舉例來說，圖2展示不包括 第二電荷阻斷層的柵極堆疊120。在另一實(shí)例中，如圖ll所示，柵極堆疊120可包括控 制介電層208上的電荷阻斷層206，且可不形成第二電荷阻斷層。
控制柵極可形成于柵極堆疊上(2016)。舉例來說，如圖2所示，柵極觸點(diǎn)118形 成于柵極堆疊120的控制介電層208上。如圖6所示，柵極觸點(diǎn)118形成于柵極堆疊120" 的第二電荷阻斷層402上?？筛鶕?jù)常規(guī)沉積技術(shù)或其它技術(shù)而將柵極觸點(diǎn)118形成于柵 極堆疊120和120"上。
本文己描述改進(jìn)的電子裝置(例如可具有增強(qiáng)特性的存儲(chǔ)器裝置)的方法、系統(tǒng)和 設(shè)備，增強(qiáng)特性包括增加的電荷保留、增強(qiáng)的存儲(chǔ)器編程/擦除窗口、改進(jìn)的可靠性和穩(wěn) 定性與單一或多態(tài)(例如，兩個(gè)、三個(gè)或四個(gè)位)操作的可行性。
已揭示非易失性存儲(chǔ)器裝置中的多層控制電介質(zhì)(例如，雙層或三層控制電介質(zhì)) 的使用。多層控制電介質(zhì)可在其中包括高k介電材料(例如，氧化鋁(A1203)、氧化鉿 (Hf02)和/或氧化鋁鉿(HfA10x，其中x為正整數(shù)，例如，1、 2、 3、 4等)的混合膜)的組合。
己描述用于存儲(chǔ)器裝置的雙層控制介電層，包括(例如)Al203的控制介電層和Hf02
(或Hf!-xAlxOy，其中x為0與l之間的正數(shù)，且y為正數(shù)，例如，HfA103)的電荷阻斷 層。Hf02層可提供在存儲(chǔ)器裝置的編程操作期間用以阻斷電子流從電荷存儲(chǔ)層流動(dòng)到控 制柵極的有效電荷阻斷層。
還已揭示用于存儲(chǔ)器裝置的雙層控制介電層，包括(例如)A1203的控制介電層以 及控制電介質(zhì)與控制柵極之間的含鉿化合物(例如，Hf02)的層。Hf02層可在擦除操作 期間抑制來自存儲(chǔ)器裝置的控制柵極的可導(dǎo)致大的過擦除電壓的隧穿電流。
還已揭示用于存儲(chǔ)器裝置的雙層控制介電層，包括(例如)A1203的控制介電層和 控制電介質(zhì)與電荷存儲(chǔ)層之間的含鉿化合物(例如，Hf02)的層。Hf02層可在編程操作 期間抑制從存儲(chǔ)器裝置的電荷存儲(chǔ)層到控制柵極的隧穿電流。
還已描述存儲(chǔ)器裝置的三層控制介電層。舉例來說，三層控制介電層可包括鄰近于 裝置的電荷存儲(chǔ)層的例如Hf02 (或Hfi.xAlxOy，其中x為0與1之間的正數(shù)，且y為正 數(shù)，例如，HfA103)等第一含鉿化合物層、鄰近于存儲(chǔ)器裝置的控制柵極的例如Hf02
等第二含鉿化合物層和在第一 Hf02層與第二 Hf02層之間的Al203層。第二 Hf02層可
在存儲(chǔ)器裝置的擦除操作期間阻斷從控制柵極到電荷存儲(chǔ)層的電子流。
電荷阻斷層的單層或雙層的厚度可被保持得非常薄，同時(shí)仍有效地阻斷電流。舉例 來說，在一實(shí)施例中，所述厚度小于約10nm，例如小于約5nm,例如小于約4nm。在 另一實(shí)例實(shí)施例中，所述厚度小于約2nm。優(yōu)選地，所述厚度大于約0.1 nm。
此雙層或三層控制電介質(zhì)的使用可提供實(shí)現(xiàn)極大編程/擦除窗口 (例如，約至少8 伏或更大，例如約9伏，例如約10伏，例如約11伏，例如約12伏或更大)的意外結(jié) 果，同時(shí)仍提供良好的電荷保留和編程/擦除速度，其對(duì)于制造縮放到較小節(jié)點(diǎn)大小的可 靠多位/單元存儲(chǔ)器裝置是重要的。此外，電荷阻斷層可在編程、擦除和讀取操作期間顯
著地減少流過控制電介質(zhì)的電流量，此可使得快閃存儲(chǔ)器裝置能夠在操作電壓無顯著漂 移的情況下經(jīng)受大量的編程/擦除循環(huán)。
在示范性實(shí)施例中，各種高k介電材料(例如，Gd203、 Yb203、 Dy203、 Nb205、 Y203、 La203、 Zr02、 Ti02、 Ta205、 SrTi03、 BaxSn-xTi03 、 ZrxSi"xOy、 HfxSii—xOy、 HfxSi^C)2-yNy、 AlxZn-x02或Pr20)可(例如)用于電荷阻斷層。
本文還已描述在電荷阻斷層的厚度上包括組成梯度的電荷阻斷層。舉例來說，電荷 阻斷層可由介電材料制成，且介電材料的至少一個(gè)成分的量可在電荷阻斷層的厚度上變 化。舉例來說，所述成分可為鉿或氧化鉿。根據(jù)一示范性實(shí)施例，具有組成梯度的電荷阻斷層可由多成分氧化物(例如，HfxA1^0y、 HfxSihOy、 ZrxSinOy、 BaxSr^TiOy和
AlxZri-XOy)形成。根據(jù)一示范性實(shí)施例，多成分氧化物可包括氮(例如，HfxSh.x02-yNy)。
具有組成梯度的電荷阻斷層可安置于電荷存儲(chǔ)層與控制介電層之間，或在控制介電層與 存儲(chǔ)器裝置的柵極觸點(diǎn)之間。根據(jù)一些示范性實(shí)施例，柵極堆疊可包括第一電荷阻斷層 與第二電荷阻斷層兩者。如本文中所描述， 一個(gè)電荷阻斷層或兩個(gè)電荷阻斷層可具有組 成梯度。
結(jié)尾
雖然上文己描述本發(fā)明的各種實(shí)施例，但應(yīng)了解，僅以實(shí)例而非限制的方式來呈現(xiàn) 所述實(shí)施例。所屬領(lǐng)域的技術(shù)人員將了解，在不脫離本發(fā)明的精神和范圍的情況下，可 在其中作出形式和細(xì)節(jié)方面的各種改變。因此，本發(fā)明的廣度和范圍不應(yīng)受上述示范性
實(shí)施例中的任一者限制，而應(yīng)僅根據(jù)所附權(quán)利要求書和其均等物來界定。
權(quán)利要求
1.一種存儲(chǔ)器裝置的柵極堆疊，所述柵極堆疊包含電荷存儲(chǔ)層，其在介電層上；第一介電層，其在所述電荷存儲(chǔ)層上；第二介電層，其包含高k介電材料且在所述第一介電層上。
2. 根據(jù)權(quán)利要求l所述的柵極堆疊，其中所述電荷存儲(chǔ)層包含局部化的電荷存儲(chǔ)層。
3. 根據(jù)權(quán)利要求2所述的柵極堆疊，其中所述局部化的電荷存儲(chǔ)層包含多個(gè)納米晶 體。
4. 根據(jù)權(quán)利要求2所述的柵極堆疊，其中所述局部化的電荷存儲(chǔ)層包含氮化物層。
5. 根據(jù)權(quán)利要求1所述的柵極堆疊，其中所述第二介電層包含比所述第一介電層的介 電常數(shù)高的介電常數(shù)。
6. 根據(jù)權(quán)利要求5所述的柵極堆疊，其中所述第一介電層具有約15 run或更小的厚度 且所述第二介電層具有約10nm或更小的厚度。
7. 根據(jù)權(quán)利要求1所述的柵極堆疊，其中所述第二介電層包含鉿。
8. 根據(jù)權(quán)利要求7所述的柵極堆疊，其中所述第二介電層包含選自由以下各物組成的 群組的含鉿化合物Hf02、 HfA103、 HfSi02、 Hf^AlxOy、 HfuSixO" Hf"S"02.yNy， 其中x為在0與l之間的正數(shù)，且y為正數(shù)。
9. 根據(jù)權(quán)利要求l所述的柵極堆疊，其中所述第一介電層包含八1203且所述第二介電 層包含Hf02。
10. 根據(jù)權(quán)利要求1所述的柵極堆疊，其中所述第一介電層包含Si02且所述第二介電 層包含Hf02。
11. 根據(jù)權(quán)利要求1所述的柵極堆疊，其中所述第二介電層的介電材料的至少第一成分 的量以預(yù)定方式在其厚度上變化。
12. 根據(jù)權(quán)利要求11所述的柵極堆疊，其中所述介電材料包括所述第一成分和第二成 分，且所述第一成分與所述第二成分的比率以預(yù)定方式在所述第二介電層的所述厚 度上變化。
13. 根據(jù)權(quán)利要求l所述的柵極堆疊，其中所述第二介電層包含多個(gè)層。
14. 根據(jù)權(quán)利要求1所述的柵極堆疊，其進(jìn)一步包含鄰近于所述第一介電層的第三介電 層，所述第一介電層安置在所述第二介電層與第三介電層之間。
15. 根據(jù)權(quán)利要求14所述的柵極堆疊，其中所述第三介電層的介電常數(shù)大于所述第一介電層的介電常數(shù)。
16. 根據(jù)權(quán)利要求14所述的柵極堆疊，其中所述第三介電層安置在所述第一介電層與 所述電荷存儲(chǔ)層之間。
17. 根據(jù)權(quán)利要求16所述的柵極堆疊，其中所述第三介電層包含鉿。
18. 根據(jù)權(quán)利要求17所述的柵極堆疊，其中所述第三介電層包含選自由以下各物組成 的群組的含鉿化合物Hf02、 HfA103、 HfSi02、 Hf^AlxOy、 Hf^SixOy、 HUixCb-yNy, 其中x為在O與l之間的正數(shù)，且y為正數(shù)。
19. 根據(jù)權(quán)利要求16所述的柵極堆疊，其中所述電荷存儲(chǔ)層包含多個(gè)納米晶體。
20. 根據(jù)權(quán)利要求16所述的柵極堆疊，其中所述存儲(chǔ)器裝置具有大于約8伏的編程/ 擦除窗口。
21. 根據(jù)權(quán)利要求20所述的柵極堆疊，其中所述存儲(chǔ)器裝置具有大于約9伏的編程/ 擦除窗口。
22. 根據(jù)權(quán)利要求21所述的柵極堆疊，其中所述存儲(chǔ)器裝置具有大于約10伏的編程/ 擦除窗口。
23. 根據(jù)權(quán)利要求16所述的柵極堆疊，其中所述第一介電層包含八1203且所述第二介 電層和第三介電層包含Hf02。
24 根據(jù)權(quán)利要求16所述的柵極堆疊，其中所述第一介電層包含Si02且所述第二介電 層和第三介電層包含Hf02。
25. 根據(jù)權(quán)利要求1所述的柵極堆疊，其中所述第二介電層安置在所述第一介電層與所 述存儲(chǔ)器裝置的柵極觸點(diǎn)之間。
26. 根據(jù)權(quán)利要求1所述的柵極堆疊，其中所述第一介電層的厚度不大于所述第二介電 層的厚度的約200%。
27. 根據(jù)權(quán)利要求1所述的柵極堆疊，其中穿過所述第一介電層的隧穿電流在等于Si02 中的2.5x107 V/cm的電場(chǎng)強(qiáng)度的電場(chǎng)強(qiáng)度下小于約l(T4A/cm2。
28. 根據(jù)權(quán)利要求l所述的柵極堆疊，其進(jìn)一步包含在所述第二介電層上的柵極觸點(diǎn)， 其中所述柵極觸點(diǎn)包含金屬。
29. —種存儲(chǔ)器裝置的柵極堆疊，所述柵極堆疊包含電荷存儲(chǔ)層，其在隧穿介電層與控制介電層之間；以及電荷阻斷層，其鄰近于所述控制介電層，所述電荷阻斷層包含含鉿化合物。
30. —種存儲(chǔ)器裝置的柵極堆疊，所述柵極堆疊包含電荷存儲(chǔ)層，其在隧穿介電層與控制介電層之間；以及介電層，其包含介電材料且鄰近于所述控制介電層，其中所述介電材料的至少第 一成分的量以預(yù)定方式在所述介電層的厚度上變化。
31. —種存儲(chǔ)器裝置的柵極堆疊，所述柵極堆疊包含電荷存儲(chǔ)層，其在隧穿介電層與具有約5 nm或更小的厚度的控制介電層之間； 以及電荷阻斷層，其鄰近于所述控制介電層，所述電荷阻斷層包含介電材料。
32. —種存儲(chǔ)器裝置的柵極堆疊，所述柵極堆疊包含電荷存儲(chǔ)層，其在隧穿介電層與控制介電層之間；電荷阻斷層，其鄰近于所述控制介電層，所述電荷阻斷層包含介電材料， 其中所述控制介電層的厚度不大于所述電荷阻斷層的厚度的約200%。
33. —種存儲(chǔ)器裝置，其包含襯底，其包含源極區(qū)、漏極區(qū)和在所述源極區(qū)與所述漏極區(qū)之間的溝道區(qū)； 柵極堆疊，其在所述襯底上且鄰近于控制柵極，所述柵極堆疊包含-第一介電層，其鄰近于所述控制柵極；電荷存儲(chǔ)層，其在所述第一介電層與隧穿介電層之間；以及 第二介電層，其包含介電材料且鄰近于所述第一介電層，其中所述介電材料的 至少第一成分的量以預(yù)定方式在所述第二介電層的厚度上變化。
34. —種存儲(chǔ)器裝置的柵極堆疊，其包含-電荷存儲(chǔ)層，其在隧穿介電層與控制介電層之間，所述控制介電層包含Si02; 以及高k介電層，其包含高k介電材料且鄰近于所述控制介電層。
35. —種存儲(chǔ)器裝置的柵極堆疊，其包含隧穿介電層；電荷存儲(chǔ)層，其位于所述隧穿介電層上方；第一介電層，其鄰近所述電荷存儲(chǔ)層且包含具有第一介電常數(shù)的第一介電材料； 第二介電層，其鄰近所述第一介電層且包含具有第二介電常數(shù)的第二介電材料； 以及第三介電層，其鄰近所述第二介電層且包含具有第三介電常數(shù)的第三介電材料； 其中所述第一介電常數(shù)和第三介電常數(shù)大于所述第二介電常數(shù)。
36. —種制造用于存儲(chǔ)器裝置的柵極堆疊的方法，所述方法包含在隧穿介電層上形成電荷存儲(chǔ)層；在所述電荷存儲(chǔ)層上形成控制介電層；在所述控制介電層上形成包含介電材料的電荷阻斷層，且使所述介電材料的至少 第一成分的量在所述電荷阻斷層的厚度上變化。
37. —種存儲(chǔ)器裝置，其包含-襯底；所述襯底的源極區(qū)； 所述襯底的漏極區(qū)；溝道區(qū)，其在所述源極區(qū)與漏極區(qū)之間； 隧穿介電層，其在所述溝道區(qū)上； 氮化物層，其在所述隧穿介電層上； 控制介電層，其在所述氮化物層上； 電荷阻斷層，其在所述控制介電層上；以及 控制柵極，其在所述電荷阻斷層上。
38. —種存儲(chǔ)器裝置的柵極堆疊，其包含隧穿介電層；氮化物層，其在所述隧穿介電層上； 控制介電層，其在所述氮化物層上；以及 電荷阻斷層，其在所述控制介電層上。
39. —種用于形成存儲(chǔ)器裝置的方法，其包含在襯底上形成隧穿介電層； 在所述隧穿介電層上形成氮化物層； 在所述氮化物層上形成控制介電層 在所述控制介電層上形成電荷阻斷層；以及 在所述電荷阻斷層上形成控制柵極。
40. —種快閃存儲(chǔ)器裝置的存儲(chǔ)器單元，所述存儲(chǔ)器單元包含電荷存儲(chǔ)層；第一介電層，其鄰近于所述電荷存儲(chǔ)層；以及 第二介電層，其鄰近于所述第一介電層； 其中所述存儲(chǔ)器單元具有大于約8伏的編程/擦除窗口。
41. 一種存儲(chǔ)器裝置，其包含襯底，其包含源極區(qū)、漏極區(qū)和在所述源極區(qū)與所述漏極區(qū)之間的溝道區(qū)；柵極堆疊，其在所述襯底上且鄰近于控制柵極，所述柵極堆疊包含 電荷阻斷層，其在所述控制柵極與控制介電層之間；以及 電荷存儲(chǔ)層，其在所述控制介電層與隧穿介電層之間。
42. —種存儲(chǔ)器裝置，其包含襯底，其包含源極區(qū)、漏極區(qū)和在所述源極區(qū)與所述漏極區(qū)之間的溝道區(qū); 柵極堆疊，其在所述襯底上且鄰近于控制柵極，所述柵極堆疊包含包含含鉿化合物的層，其在所述控制柵極與介電層之間；氮化物層，其在所述介電層與第二介電層之間。
43. —種存儲(chǔ)器裝置的柵極堆疊，所述柵極堆疊包含氮化物層，其在隧穿介電層與控制介電層之間； 電荷阻斷層，其鄰近于所述控制介電層。
44. 一種用于多位存儲(chǔ)器單元的柵極堆疊，所述柵極堆疊包含氮化物層，其在隧穿介電層與控制介電層之間； 電荷阻斷層，其鄰近于所述控制介電層，其中電荷存儲(chǔ)在所述氮化物層中至少兩個(gè)物理上不同的電荷存儲(chǔ)區(qū)中。
45. —種存儲(chǔ)器裝置，其包含襯底；所述襯底的源極區(qū)； 所述襯底的漏極區(qū)；溝道區(qū)，其在所述源極區(qū)與漏極區(qū)之間； 隧穿介電層，其在所述襯底上且鄰近于所述溝道區(qū)； 電荷存儲(chǔ)層，其在所述隧穿介電層上； 電荷阻斷層，其在所述電荷存儲(chǔ)層上； 控制介電層，其在所述電荷阻斷層上；以及 控制柵極，其在所述控制介電層上。
46. —種存儲(chǔ)器裝置的柵極堆疊，其包含-隧穿介電層，其在所述存儲(chǔ)器裝置的襯底上； 電荷存儲(chǔ)層，其在所述隧穿介電層上； 電荷阻斷層，其在所述電荷存儲(chǔ)層上；以及 控制介電層，其在所述電荷阻斷層上； 其中控制柵極在所述控制介電層上。
47. —種用于形成存儲(chǔ)器裝置的方法，其包含 在襯底上形成隧穿介電層； 在所述隧穿介電層上形成電荷存儲(chǔ)層； 在所述電荷存儲(chǔ)層上形成電荷阻斷層； 在所述電荷阻斷層上形成控制介電層；以及 在所述控制介電層上形成控制柵極。
全文摘要
本發(fā)明描述用于例如非易失性存儲(chǔ)器裝置等電子裝置的方法和設(shè)備。所述存儲(chǔ)器裝置包括多層控制電介質(zhì)，例如雙層或三層。所述多層控制電介質(zhì)包括例如氧化鋁(Al₂O₃)、氧化鉿(HfO₂)和/或氧化鋁鉿的混合膜等高k介電材料的組合。所述多層控制電介質(zhì)提供增強(qiáng)的特性，包括增加的電荷保留、增強(qiáng)的存儲(chǔ)器編程/擦除窗口、改進(jìn)的可靠性和穩(wěn)定性以及單一或多態(tài)(例如，兩個(gè)、三個(gè)或四個(gè)位)操作的可行性。
文檔編號(hào)H01L21/02GK101589461SQ200780046789
公開日2009年11月25日 申請(qǐng)日期2007年12月12日 優(yōu)先權(quán)日2006年12月20日
發(fā)明者J·華萊士·帕斯, 超 劉, 卡倫·克魯?shù)? 弗朗西斯科·利昂, 段鑲鋒, 西蓋斯·蘭加納坦, 建 陳, 馬迪胡里·L·那拉博盧 申請(qǐng)人:納諾西斯有限公司