專利名稱：具有多個端子的半導(dǎo)體器件的隔離結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及具有多個端子的半導(dǎo)體器件，尤其是具有多個源極端 子和/或多個柵極的半導(dǎo)體器件。
背景技術(shù)：
半導(dǎo)體場效應(yīng)晶體管(FET)具體包括可用于各種功能應(yīng)用的獨
立器件。
出于多種原因，公共襯底上可以包括多個FET。為了確保這些FET 彼此間電氣隔離，需要將它們進(jìn)行分離，F(xiàn)ET的分離是用隔離結(jié)構(gòu)來 實現(xiàn)的。在許多應(yīng)用中都可以采用這樣的結(jié)構(gòu)。
結(jié)構(gòu)間彼此完全隔離并不總是必要的，在所謂共漏雙器件 (common drain dual devices)結(jié)構(gòu)中，多個晶體管使用一個公共漏極，
而每個晶體管具有單獨的源極和單獨的柵極。 一般而言，公共漏極位 于導(dǎo)電半導(dǎo)體襯底中。
然而，即使在這些器件中，也需要對相鄰器件加以隔離，特別而 言，甚至當(dāng)同其中一個器件相連接的負(fù)載形成短路配置時，也需要使 用這樣的隔離。例如，如果在14V的漏極和0V的源極之間使用器件， 則相鄰器件的源極間的器件隔離度至少需要14V。正如將意識到的那 樣，所需隔離量取決于具體應(yīng)用。
一種此類應(yīng)用是電流感應(yīng)晶體管，這種晶體管具有主要晶體管部 分和電流感應(yīng)部分，上述部分通常共享同分離的源極相接觸的柵極和 漏極觸點。主要輸出用于驅(qū)動負(fù)載，電流感應(yīng)部分用于提供負(fù)載電流 指示。如果電流感應(yīng)部分和主要部分類似，只是大小不同，那么電流 感應(yīng)輸出電流應(yīng)相當(dāng)于主要部分輸出電流的恒定的一小部分。因此， 可用作輸出電流的直接度量。
為了使電流感應(yīng)晶體管如同預(yù)期的那樣工作，電流感應(yīng)電流應(yīng)相當(dāng)于主要電流的恒定的一小部分，所述恒定比例應(yīng)盡可能少地隨諸如 柵極電壓、源極-漏極電壓等參數(shù)或任意其他晶體管的改變而發(fā)生改 變。
希望(諸如由負(fù)載中的短路所引起的)主要和感應(yīng)FET中的一個 FET中的非期望電壓條件不會在兩FET中的另一個FET內(nèi)產(chǎn)生非期 望電流。
在 Xiao 等人的"Current sensing trench power MOSFET for automotive applications", APEC 2005， Twentienth annual applied power electronics confenrence and exposition,第766至770頁中描述了——禾中王見 有方法。在這種器件中，用分級過渡層(graded transistion layer)在主
要和感應(yīng)FET之間提供了較厚的p+型場隔離。然而，這種外圍設(shè)備 的制造過于復(fù)雜。
US 2003/0141522描述了一種具有分離的源極感應(yīng)功能的晶體管； 在一實施例中，如同源極金屬化一樣，源極和感應(yīng)觸點間的區(qū)域內(nèi)省 去了N+源極摻雜劑。然而，雖然主要和感應(yīng)晶體管中的源區(qū)間不存在 直接連接，但是除此之外，主要和感應(yīng)器件之間看起來不存在任何隔 離。因此，US 2003/0141522的晶體管看起來無法支持其中一晶體管 內(nèi)的非期望電壓條件。
因此，需要一種集良好的隔離度、主要和感應(yīng)FET之間電流具有 恒定比率以及易于制造這三個特征于一身的電路。

發(fā)明內(nèi)容
根據(jù)本發(fā)明，提供了一種具有相對的第一和第二主要表面的半導(dǎo) 體器件，包括與所述第一主要表面相鄰的第一導(dǎo)電類型的體區(qū)，其
中，所述體區(qū)被劃分為第一體區(qū)和第二體區(qū)，所述第一體區(qū)形成了第 一區(qū)域中第一晶體管器件的一部分，所述第二體區(qū)形成了第二區(qū)域中
第二晶體管器件的一部分；從所述體區(qū)延伸至所述第二主要表面的、 導(dǎo)電類型與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的漏區(qū)；位于所述 第一主要表面上的第二導(dǎo)電類型的多個源區(qū)；在所述第一體區(qū)和所述 第二體區(qū)中延伸的多個柵極溝道(gate trench),所述柵極溝道包括多個絕緣柵，控制所述源區(qū)通過所述體區(qū)至所述漏區(qū)的傳導(dǎo)；以及所 述第一和第二體區(qū)之間的隔離區(qū)，所述隔離區(qū)是由將位于所述第一和 所述第二體區(qū)之間的體區(qū)截斷了的至少一個間隙形成的，所述間隙形 成了所述隔離區(qū)，而沒有在源區(qū)、漏區(qū)或所述第一和第二區(qū)域之間的 體區(qū)中形成額外的邊緣邊界。
所述半導(dǎo)體器件提供了兩晶體管器件(如主要和感應(yīng)FET)間的
隔離，同時還能使從主要FET流出的電流與從感應(yīng)FET流出的電流 之間的電流比保持恒定。發(fā)明人認(rèn)識到，通過簡單地將第一和第二區(qū) 域間的p型體區(qū)截斷，就可以實現(xiàn)足夠的隔離。不需要諸如由Xiao 等人提出的比本方案復(fù)雜得多的傳統(tǒng)隔離結(jié)構(gòu)。 更為簡單的布局使制造更加容易。
第一和第二晶體管器件可以是主要和感應(yīng)FET。當(dāng)器件電流下降 至較低水平時，該結(jié)構(gòu)仍可以提供非常好的線性感應(yīng)比。
在實施例中，隔離區(qū)可以包括沿第一和第二區(qū)域之間的邊界延 伸并從第一主要表面起穿過體區(qū)延伸至漏區(qū)的一條或多條溝道。
可以有多條間距在lpm至20pm范圍內(nèi)的溝道。
可以有一條沿第一和第二區(qū)域之間的邊界延伸的溝道，或多條并 排排列的溝道。在優(yōu)選實施例中，可以有8至20條溝道。
在其他實施例中，第一和第二體區(qū)是被從第一主要表面起穿過體 區(qū)延伸至漏區(qū)的第二導(dǎo)電類型的隔離區(qū)分開的。
在第一主要表面上，隔離區(qū)的寬度可以在2.5nm至8nm范圍內(nèi)， 優(yōu)選情況下隔離區(qū)的寬度范圍是2.5pm至5pm。
隔離區(qū)可以采用位于第一主要表面上的閉環(huán)的形式，所述閉環(huán)圈 住第二體區(qū)，并使所述第一體區(qū)落在所述閉環(huán)之外。利用這種配置， 本發(fā)明的隔離結(jié)構(gòu)可以提供充分的隔離。
實施例可以包括在隔離區(qū)上的第一主要表面上延伸的隔離場板。
在一方案中，本發(fā)明涉及這樣的半導(dǎo)體器件的使用，包括對隔離 場板施加電壓。為了方便，可以使用地電壓(0V)。
在另一方案中，本發(fā)明還涉及制造這樣的半導(dǎo)體器件的方法。


為了更好地理解本發(fā)明，下面僅以示例方式，參照附圖對實施例 予以說明，附圖中
圖1示出了本發(fā)明的第一實施例的頂視圖； 圖2示出了圖1配置的詳細(xì)的側(cè)截面；
圖3示出了圖1和圖2配置的相同部分的詳細(xì)的頂視圖4示出了 FET截止時，流經(jīng)第一實施例的感應(yīng)FET的電流同 源極-漏極電壓間的函數(shù)；
圖5示出了 FET截止時，第一實施例的FET電流同源極-漏極電 壓間的函數(shù)；
圖6示出了本發(fā)明第二實施例的詳細(xì)側(cè)視圖7示出了第二實施例中的源極漏極擊穿電壓；
圖8示出了第二實施例中的主要和感應(yīng)FET間的隔離擊穿電壓；
以及
圖9示出了本發(fā)明的第三實施例的頂視圖。 這些附圖都是示意性的而不是按比例繪制的。在不同的附圖中， 用相同的參考標(biāo)記表示相同組件。
具體實施例方式
參考圖1至3，圖1至3描述了包括主要FET和感應(yīng)FET的半導(dǎo)體器 件，其中圖l是頂視圖，圖2是詳細(xì)的側(cè)截面，圖3是詳細(xì)的頂視圖。
圖1示出了被劃分為第一區(qū)域10和第二區(qū)域20的半導(dǎo)體器件2。第 一區(qū)域10是主要FET，第二區(qū)域20是感應(yīng)FET。
在第一區(qū)域10中配備了源極觸點12和柵極觸點14，在第二區(qū)域20 中，也配備了源極觸點22和柵極觸點24。柵極觸點14、 24連接在一起，
從而使施加至第一和第二區(qū)域的柵極電壓相同。
參照圖2，圖2示出了側(cè)截面的詳細(xì)視圖，該視圖示出了主要和感 應(yīng)FET間的邊界。該視圖分別示出了分別位于正面和背面的彼此相對 的第一4和第二6主要表面。在襯底的背面(圖2)，即第二主要表面6 上，為第一和第二部分IO、 20配備了公共的漏極觸點30。圖2還更加詳細(xì)地示出了第一和第二區(qū)域IO、 20之間的隔離區(qū)44。
在第一主要表面4上配備了體區(qū)(body region) 32，體區(qū)32被劃分 為第一區(qū)域10中的第一體區(qū)34、第二區(qū)域20中的第二體區(qū)36以及隔離 區(qū)44中的隔離體區(qū)38。體區(qū)32是被摻雜為第一導(dǎo)電類型(n型或p型) 的半導(dǎo)體。隔離溝道52在隔離體區(qū)38中形成多個中斷(break)。
可以通過單獨的一次植入形成第一、第二和隔離體區(qū)34、 36、 38， 或者可選地，可以使用兩次植入形成第一、第二和隔離體區(qū)34、 36、 38，兩次植入使第一和第二體區(qū)34、 36以及隔離體區(qū)38能夠具有如圖 所示的不同的厚度。
如圖2和3所示，在實施例中，隔離體區(qū)38是用沿第一和第二區(qū)域 間的邊界形成的多個隔離溝道52形成的。在所述的實施例中，這些溝 道的間距約為2.5pm。
漏區(qū)(drain region) 40在體區(qū)32下方，并且，在實施例中，漏區(qū) 40延伸至第二主要表面6。漏區(qū)40是導(dǎo)電的，并被摻雜為與第一導(dǎo)電類 型相反的第二導(dǎo)電類型。
在第一主要表面上還配備了具有第二導(dǎo)電類型的多個源極觸點 42。通過金屬化(metallisation)的方式(未示出)將這些觸點與源極 觸點12、 22連接。
如圖3所示，通過體區(qū)32的源極觸點42和漏區(qū)40間的傳導(dǎo)率受第 一和第二區(qū)域中并行排列的多個絕緣柵溝道50的控制。
柵極觸點14、 24的數(shù)量可取決于柵極溝道50的數(shù)量。在本實施例 中，柵極溝道50和柵極是連續(xù)的，因此，雖然在實施例中使用了分離 的柵極觸點14、 24，但也可以為第一和第二區(qū)域中的柵極提供單獨的 柵極觸點。
在可選實施例中，隔離溝道52可以截斷柵極溝道。在這種情況下， 使用分離的柵極觸點14、 24。
可以通過形成體區(qū)32的方式形成所述器件，例如，通過在漏區(qū)40 中植入體區(qū)，然后形成隔離溝道52來分離體區(qū)，并在同一步驟中形成 柵極溝道50的方式形成所述器件?？梢允褂媒^緣體和形成于柵極溝道 50中的絕緣柵來填充隔離溝道52。因此，根據(jù)本發(fā)明的器件易于制造。如圖4所示，在這種情況下，針對2.5iam、 5lam和10pm的間距計算 感應(yīng)FET的電流，在每種情況下，針對圖1至3所示的4條隔離溝道52 進(jìn)行計算。由圖可見，實現(xiàn)了5至6V的擊穿電壓，即感應(yīng)FET電流最小。
采用適當(dāng)數(shù)量(約9或10個)的隔離溝道52，可以實現(xiàn)14V的擊穿 電壓。相應(yīng)地，優(yōu)選實施例具有至少8條并排配置于隔離區(qū)38中的隔離 溝道。
圖5示出了針對于相同的2.5pim、 5pm和10nm的間距，源極-漏極 電壓同電流的函數(shù)關(guān)系。2.5nm的間距實現(xiàn)了60V以上的擊穿電壓。
該方法具有大量優(yōu)點。首先，該方法避免了對于第一和第二區(qū)域 間的復(fù)雜邊緣邊界(edge termination)的需要。這避免了對于邊緣邊 界所占的大量面積的需要，更重要的是，避免了對于變化的表面特征 (topography)(變化的高度)的需要，因此有助于在主要和感應(yīng)FET 之間維持緊密的電氣匹配。
由于可以在形成柵極溝道50的步驟中同時形成隔離溝道52，因而
該方法避免了對于額外掩模的需要。
除了簡單易行，還可以適當(dāng)?shù)母綦x。
圖6中示出了一種可選實施例，其中，在第一區(qū)域10中的第一體 區(qū)34和第二區(qū)域20中的第二體區(qū)36之間的體區(qū)32中，體區(qū)32具有間隙 60。所述間隙中的半導(dǎo)體具有與漏區(qū)40相同的第二導(dǎo)電類型。在形成 體區(qū)32時，可以使用適當(dāng)?shù)难谀韯?chuàng)建這個間隙。具體而言，利用在 未植入時限定了間隙60的掩模就可以在植入步驟中形成體區(qū)32。這樣 一來，漏區(qū)40就可以有效地延伸至第一主要表面4。
一種可選的用于產(chǎn)生第二導(dǎo)電類型的間隙60的方法是，執(zhí)行另一 次植入步驟，在間隙區(qū)內(nèi)植入第二導(dǎo)電類型的摻雜劑，從而形成間隙。
在實施例中，柵極溝道50和柵極溝道中的導(dǎo)電柵極不中斷地從第 一區(qū)域連續(xù)延伸至第二區(qū)域。這樣做簡化了制造，并將主要和感應(yīng)晶 體管的柵極連接在一起?？蛇x地，這些溝道在隔離區(qū)中可以中斷。
適當(dāng)大小的寬度為2.5pm的間隙60可以實現(xiàn)所需的14V的隔離。
在本實施例中，在隔離區(qū)38上配備了由四乙基原硅酸鹽(TEOS) 形成的絕緣層54，并在其上配備了導(dǎo)電場板(field plate) 56。該絕緣層具有600nm的厚度。使用時，將導(dǎo)電場板保持在OV電位。在可選實 施例中，可以省去絕緣層54和場板56。
圖7示出了在使用0V場板56 (曲線80)和不使用場板(曲線82) 的情況下，間隙寬度同主要器件中的擊穿電壓間的函數(shù)。該計算假定 7pm深的p型體區(qū)32的摻雜濃度為7.83 X 1015cm'3。
從圖中可以看到，雖然并非必須使用場板，但是場板的使用可以 獲得更大的擊穿電壓。
使用對圖7所做的相同的假設(shè)，將主要和感應(yīng)晶體管之間的隔離 擊穿電壓計算為間隙的函數(shù)。圖8中示出了這些結(jié)果。
從圖中可以看到，合適的寬度范圍是2.5pm至l(Him，優(yōu)選情況下 是2.5[im至5[im。
圖9示出了第三實施例，其中，并非將本發(fā)明應(yīng)用于感應(yīng)FET而將 其應(yīng)用于雙FET。在這種情況下，第一區(qū)域10形成第一晶體管，第二 區(qū)域20形成第二晶體管，兩個晶體管形成在公共的單個襯底上。以對 稱方式形成兩個晶體管，并且希望形成一個匹配對。
如第一實施例中一樣，圖9的第三實施例使用多條溝道52來形成 隔離區(qū)44，但是在可選實施例(未示出)中，如在第二實施例中一樣，
使用體區(qū)中的簡單的間隙來形成隔離區(qū)。
柵極溝道不延伸穿過隔離區(qū)44，相反使用分離的柵極觸點14、 24。
本發(fā)明不局限于上述實施例。
第一和第二區(qū)域中的晶體管的確切形式可以根據(jù)需要發(fā)生變化。 各區(qū)域的大小和摻雜水平也可以根據(jù)需要發(fā)生變化。 本發(fā)明適用于p型和n型晶體管。
雖然描述的是單一漏區(qū)，但是，可以將漏區(qū)劃分為一個或多個摻 雜濃度不同的不同區(qū)域。使用己知技術(shù)，可以在正面而不是背面配備 漏極觸點。
本領(lǐng)域技術(shù)人員將意識到，雖然沒有具體說明，但是許多候選方 案都是可行的。
權(quán)利要求
1. 一種具有相反的第一(4)和第二(6)主要表面的半導(dǎo)體器件，包括與所述第一主要表面(4)相鄰的第一導(dǎo)電類型的體區(qū)(32)，其中，所述體區(qū)(32)被劃分為第一體區(qū)(34)和第二體區(qū)(36)，所述第一體區(qū)形成了第一區(qū)域(10)中第一晶體管器件的一部分，所述第二體區(qū)形成了第二區(qū)域(20)中第二晶體管器件的一部分；從所述體區(qū)(32)延伸至所述第二主要表面(6)的、導(dǎo)電類型與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型的漏區(qū)(40)；位于所述第一主要表面(4)上的第二導(dǎo)電類型的多個源區(qū)(42)；在所述第一體區(qū)域(34)和所述第二體區(qū)域(36)中延伸的多個柵極溝道(50)，所述柵極溝道(50)包括多個絕緣柵，控制所述源區(qū)(42)通過所述體區(qū)(32)至所述漏區(qū)(40)的傳導(dǎo)；以及所述第一和第二體區(qū)(34、36)之間的隔離區(qū)(44)，所述隔離區(qū)(44)是以如下方式形成的借助于將位于所述第一和所述第二體區(qū)(34、36)之間的體區(qū)(32)截斷了的至少一個間隙來形成隔離區(qū)(44)，而沒有在源區(qū)(42)、漏區(qū)(44)或所述第一和第二區(qū)域(10、20)之間的體區(qū)(32)中形成額外的邊緣邊界。
2. 如權(quán)利要求l所述的半導(dǎo)體器件，其中，所述柵極溝道(50) 從所述第一體區(qū)(34)起連續(xù)延伸穿過所述隔離區(qū)(44)直至所述第 二體區(qū)(36)。
3. 如權(quán)利要求1或2所述的半導(dǎo)體器件，其中，所述第一晶體管 器件是主要FET，所述第二晶體管器件是感應(yīng)FET。
4. 如權(quán)利要求l、 2或3所述的半導(dǎo)體器件，其中，所述隔離區(qū) (44)包括沿所述第一和第二區(qū)域之間的邊界延伸并從所述第一主要表面起穿過所述體區(qū)延伸至所述漏區(qū)的至少一條溝道(52)，所述溝 道(52)將所述體區(qū)(32)截斷，從而形成至少一個間隙。
5. 如權(quán)利要求4所述的半導(dǎo)體器件，包括沿所述第一和第二區(qū) 域之間的邊界延伸的、間距在lpm至20^im范圍內(nèi)的多條溝道(52)。
6. 如權(quán)利要求4或5所述的半導(dǎo)體器件，其中，至少有8條沿所 述第一和第二區(qū)域之間的邊界延伸的、并排排列的溝道(52)。
7. 如權(quán)利要求l、 2或3所述的半導(dǎo)體器件，其中，所述第一和 第二體區(qū)(34、 36)是被向所述第一主要表面延伸以限定所述間隙的 所述漏區(qū)(40)的一部分分開的。
8. 如權(quán)利要求7所述的半導(dǎo)體器件，其中，在所述第一主要表面 上，隔離區(qū)(44)的寬度在2.5(im至8pm范圍內(nèi)。
9. 如前述權(quán)利要求中任意一項所述的半導(dǎo)體器件，其中，隔離區(qū) (44)可以采用位于第一主要表面上的閉環(huán)的形式，所述閉環(huán)圈住第二體區(qū)(20)，并使所述第一體區(qū)落在所述閉環(huán)(10)之外。
10. 如前述權(quán)利要求中任意一項所述的半導(dǎo)體器件，還包括在 位于所述隔離區(qū)(44)以上的所述第一主要表面上延伸的絕緣場板(56)。
11. 如權(quán)利要求IO所述的半導(dǎo)體器件的使用，包括對所述絕緣 場板(56)施加電壓。
12. —種制造具有第一和第二 (10、 20)晶體管區(qū)域的半導(dǎo)體器 件的方法，包括在第二導(dǎo)電類型的漏區(qū)(40)的第一主要表面上形成第一導(dǎo)電類 型的體區(qū)(32)，所述第二導(dǎo)電類型與所述第一導(dǎo)電類型相反，并使所 述體區(qū)具有至少一個將第一和第二區(qū)域(10、20)之間的所述體區(qū)(32) 截斷了的間隙，從而形成隔離區(qū)(44);在第一和第二 (10、 20)晶體管區(qū)域中的第一主要表面(4)上形 成第二導(dǎo)電類型的多個源區(qū)(42);形成在所述第一體區(qū)(34)和所述第二體區(qū)(36)中延伸的多個 柵極溝道(50)，以及使用多個絕緣柵來填充所述溝道，以控制所述源區(qū)(42)通過所 述體區(qū)(32)至所述漏區(qū)(40)的傳導(dǎo)；其中，所述第一和第二體區(qū)(34、 36)之間的隔離區(qū)(44)，是以 如下方式形成的借助于將位于所述第一和所述第二體區(qū)(34、 36) 之間的體區(qū)(32)截斷了的至少一個間隙來形成隔離區(qū)(44)，而沒有在源區(qū)(42)、漏區(qū)(44)或所述第一和第二區(qū)域(10、 20)之間的體 區(qū)(32)中形成額外的邊緣邊界。
13. 如權(quán)利要求12所述的方法，其中，所述柵極溝道(50)被形 成為從所述第一體區(qū)(34)起連續(xù)延伸穿過所述隔離區(qū)(44)直至所 述第二體區(qū)(36)。
14. 如權(quán)利要求12或13所述的方法，其中，使所述體區(qū)具有至 少一個間隙的步驟包括形成沿所述第一和第二區(qū)域(10、 20)之間 的邊界延伸并從所述第一主要表面(4)起穿過所述體區(qū)(32)延伸至 所述漏區(qū)(40)的多條溝道(52)，所述溝道(52)將所述體區(qū)(32) 截斷，從而形成至少一個間隙。
15. 如權(quán)利要求12或13所述的方法，其中，使所述體區(qū)具有至 少一個間隙的步驟包括植入所述體區(qū)，在所述第一區(qū)域(10)中的 第一體區(qū)(32)與所述第二區(qū)域(20)中的第二體區(qū)(34)間留有間
全文摘要
一種具有第一區(qū)域(10)和第二區(qū)域(20)的半導(dǎo)體器件，在所述第一和第二區(qū)域中形成柵極溝道(50)，所述柵極溝道包括絕緣柵，用于控制源區(qū)(42)通過體區(qū)至公共漏區(qū)(40)的傳導(dǎo)，所述體區(qū)被劃分為第一(34)和第二(36)體區(qū)。通過在第一和第二體區(qū)(34、36)之間配備由例如至少一條溝道(52)或漏區(qū)的一部分形成的間隙這種簡單的方式，提供所述第一和第二區(qū)域之間的隔離。
文檔編號H01L21/8234GK101438414SQ200780016662
公開日2009年5月20日 申請日期2007年5月2日 優(yōu)先權(quán)日2006年5月8日
發(fā)明者亞當(dāng)·R·布朗, 伊恩·肯尼迪, 詹姆斯·B·帕金, 馬克·A·高伊道 申請人:Nxp股份有限公司