專利名稱：生長的納米鰭晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明大體上涉及半導體裝置，且更明確地說，涉及納米鰭晶體管。
技術(shù)背景半導體行業(yè)具有減小裝置(例如晶體管)尺寸和增加襯底上的裝置密度的市場驅(qū)動 需求。 一些產(chǎn)品目標包括較低的功率消耗、較高的性能和較小的尺寸。圖l說明由因數(shù) k縮放的各種裝置參數(shù)的大體趨勢和關(guān)系。將金屬氧化物半導體場效應晶體管 (MOSFET)技術(shù)連續(xù)縮放到深亞微米區(qū)(其中溝道長度小于0.1微米(lOOnm或1000 A))在常規(guī)晶體管結(jié)構(gòu)中造成顯著問題。舉例來說，結(jié)深度應當比溝道長度小得多。 因此，參看圖1中所說明的晶體管100，對于溝道長度102為近似1000 A長的情況， 結(jié)深度101應為大約幾百埃。此類淺結(jié)難以通過常規(guī)的植入和擴散技術(shù)來形成。需要極 高水平的溝道摻雜以抑制短溝道效應，例如漏極引發(fā)的勢壘降低、閾值電壓滑移和亞閾 值傳導。亞閾值傳導在DRAM技術(shù)中尤其成問題，因為其縮短電容器單元上的電荷存 儲保持時間。這些極高的摻雜水平導致泄漏增加且載流子移動性減小。因此，歸因于較 高摻雜的較低載流子移動性和較高泄漏使歸因于較短溝道的預期改進性能無效的否定。泄漏電流是低電壓和低功率電池操作的CMOS電路和系統(tǒng)中且尤其是DRAM電路 中的顯著問題。閾值電壓量值較小以實現(xiàn)顯著的過度驅(qū)動和合理的切換速度。然而，如 圖2中所說明，較小閾值導致相對較大的亞閾值泄漏電流。一些經(jīng)提議以解決此問題的設(shè)計使用具有超薄主體的晶體管或其中表面空間電荷 區(qū)隨著其它晶體管尺寸縮小而縮放的晶體管。還已提議雙柵或雙柵極晶體管結(jié)構(gòu)以縮小晶體管。如本行業(yè)中常用的，"雙柵(dual-gate)"是指前部柵極和后部柵極可用單獨且 獨立的電壓驅(qū)動的晶體管，且"雙柵極(double-gated)"是指用相同電勢驅(qū)動兩個柵極 的結(jié)構(gòu)。雙柵極裝置結(jié)構(gòu)的實例是鰭形場效應晶體管(FinFET)。還已提議"三柵極" 結(jié)構(gòu)和環(huán)繞柵極結(jié)構(gòu)。在"三柵極"結(jié)構(gòu)中，柵極位于溝道的三個側(cè)面上。在環(huán)繞柵極 結(jié)構(gòu)中，柵極環(huán)繞或包圍晶體管溝道。環(huán)繞柵極結(jié)構(gòu)提供對晶體管溝道的合意控制，但 所述結(jié)構(gòu)尚難以在實踐中實現(xiàn)。圖3說明雙柵MOSFET，其中通過柵極絕緣體將漏極、源極和前部及后部柵極與 半導體主體分離，且圖3還說明由漏極產(chǎn)生的電場。雙柵和/或雙柵極MOSFET的一些 特點優(yōu)于常規(guī)的塊硅MOSFET，因為與單個柵極相比，兩個柵極可更好地遮蔽由漏極 電極產(chǎn)生的電場以免影響溝道的源極端。環(huán)繞柵極進一步遮蔽由漏極電極產(chǎn)生的電場以 免影響源極。因此，亞閾值泄漏電流特點得以改進，因為當雙柵和/或雙柵極MOSFET 斷開時，隨著柵極電壓降低，亞閾值電流更快速地降低。圖4大體上說明與常規(guī)塊硅 MOSFET的亞閾值特點相比，雙柵、雙柵極或環(huán)繞柵極MOSFET的改進的亞閾值特點。圖5A到5C說明常規(guī)的鰭形場效應晶體管(FinFET)。圖5A說明FinFET的俯視 圖，且圖5B說明沿著線5B-5B的FinFET的端視圖。所說明的FinFET 503包括第一源 極/漏極區(qū)504、第二源極漏極區(qū)505和在第一與第二源極/漏極區(qū)之間延伸的硅鰭506。 所述硅鰭用作晶體管主體，其中第一與第二源極/漏極區(qū)之間的溝道是水平的。在所述 鰭上方形成柵極絕緣體507 (例如氧化硅)，且在上面形成氧化物之后，在所述鰭上方 形成柵極508。在內(nèi)埋氧化物509上方形成所說明的常規(guī)FinFET的鰭。圖5C說明用于 制作FINFET的鰭的常規(guī)蝕刻技術(shù)。如圖5C中所說明，鰭寬度由光刻或電子束光刻和 蝕刻界定。因此，鰭寬度最初為最小特征大小(1F)。鰭的寬度隨后通過氧化或蝕刻來 減小，如箭頭510所說明。發(fā)明內(nèi)容本發(fā)明主題的各方面使用固相外延(SPE)在結(jié)晶襯底上從非晶半導體(例如，非 晶硅)生長半導體(例如，硅)的超薄鰭。SPE工藝使用結(jié)晶襯底作為晶體生長的晶種 來使非晶半導體再結(jié)晶。非晶納米鰭經(jīng)形成所具有的尺寸小于通過側(cè)壁間隔物技術(shù)所形 成的光刻尺寸。納米鰭用作CMOS晶體管的主體區(qū)，其中晶體管主體的厚度和溝道長 度兩者均具有小于光刻尺寸的尺寸。舉例來說， 一些實施例提供厚度大約為20 nm到 50 nm的超薄納米鰭。本發(fā)明主題的一個方面涉及一種用于形成晶體管的方法。根據(jù)一實施例，在結(jié)晶襯底上形成非晶半導體材料鰭，且執(zhí)行固相外延(SPE)工藝以使用所述結(jié)晶襯底作為晶 體生長的晶種來使所述非晶半導體材料結(jié)晶。所述鰭在至少一個方向上具有小于最小特 征大小的橫截面厚度。在所述結(jié)晶半導體柱中在第一源極/漏極區(qū)與第二源極/漏極區(qū)之 間形成晶體管主體。在所述半導體柱周圍形成環(huán)繞柵極絕緣體，且在所述半導體柱周圍 形成環(huán)繞柵極并通過所述環(huán)繞柵極絕緣體使其與所述半導體柱分離。在用于形成晶體管的一實施例中，在硅晶片上形成氮化硅層，且在所述氮化硅中蝕 刻出孔。所述孔延伸穿過氮化硅層到達硅晶片且由氮化硅層的側(cè)面界定。在界定所述孔 的氮化硅的側(cè)面上形成非晶硅氧化物側(cè)壁間隔物。移除氮化硅層，從而在硅晶片上留下 非晶硅氧化物側(cè)壁間隔物。使側(cè)壁間隔物結(jié)晶。遮蔽并蝕刻側(cè)壁間隔物，以從側(cè)壁間隔 物形成至少一個硅鰭。硅鰭定位于摻雜區(qū)上方以用作晶體管的第一源極/漏極區(qū)。在硅 鰭周圍形成環(huán)繞柵極絕緣體，且在硅鰭周圍形成環(huán)繞柵極且通過環(huán)繞柵極絕緣體使其與 所述硅鰭分離。在硅鰭的頂部部分中形成第二源極/漏極區(qū)。一方面涉及一種晶體管。晶體管實施例包括結(jié)晶襯底、位于所述襯底上的結(jié)晶半導 體鰭、形成在鰭周圍的柵極絕緣體和形成在鰭周圍且通過柵極絕緣體而與所述鰭分離的 環(huán)繞柵極。所述鰭具有小于最小特征大小的橫截面尺寸。所述鰭提供下部源極/漏極區(qū) 與上部源極/漏極區(qū)之間的垂直定向溝道。從以下對本發(fā)明主題的描述和所參考圖式中將容易明白這些和其它方面、實施例、 優(yōu)點及特征。


圖1說明由因數(shù)k縮放的多種裝置參數(shù)的大體趨勢和關(guān)系。 圖2說明常規(guī)硅MOSFET中的亞閾值泄漏。圖3說明雙柵MOSFET，其中通過柵極絕緣體將漏極、源極、前部和后部柵極與 半導體主體分離，且還說明由漏極產(chǎn)生的電場。圖4大體上說明與常規(guī)塊硅MOSFET的亞閾值特點相比，雙柵、雙柵極和環(huán)繞柵 極MOSFET的改進的亞閾值特點。圖5A到5C說明常規(guī)的FinFET。圖6A到6L說明根據(jù)本發(fā)明主題的各種實施例用于形成納米鰭晶體管的工藝。 圖7說明根據(jù)本發(fā)明主題的各種實施例納米鰭晶體管陣列的納米鰭布局的俯視圖。 圖8說明根據(jù)本發(fā)明主題的各種實施例用以制作納米鰭晶體管的工藝。 圖9說明根據(jù)本發(fā)明主題的各種實施例用以形成非晶半導體鰭的工藝。圖10是根據(jù)本發(fā)明主題的各種實施例存儲器裝置的各種實施例的高級組織的簡化 框圖。
圖11說明具有納米鰭晶體管的電子系統(tǒng)的圖。
圖12描繪具有控制器和存儲器的系統(tǒng)的實施例的圖。
具體實施例方式
以下具體實施方式
參看附圖，附圖以說明的方式展示其中可實踐本發(fā)明主題的具體 方面和實施例。充分詳細地描述這些實施例以使得所屬領(lǐng)域的技術(shù)人員能夠?qū)嵺`本發(fā)明 主題。本發(fā)明主題的各種實施例未必互相排斥，因為一個實施例的方面可與另一實施例 的方面組合。在不脫離本發(fā)明主題的范圍的情況下，可利用其它實施例，并可作出結(jié)構(gòu)、 邏輯和電學改變。在以下描述中，術(shù)語"晶片"和"襯底"可互換使用以大體上指代上 面形成集成電路的任何結(jié)構(gòu)，且還指代在集成電路制作的各種階段期間的此類結(jié)構(gòu)。兩 個術(shù)語均包括摻雜和未摻雜半導體、半導體的在支撐半導體或絕緣材料上的外延層、此 類層的組合，以及此項技術(shù)中已知的其它此類結(jié)構(gòu)。如本申請案中所使用的術(shù)語"水平" 定義為平行于常規(guī)平面或者晶片或襯底的表面的平面，而不管晶片或襯底的定向如何。 術(shù)語"垂直"指代垂直于如上文定義的水平的方向。例如"在......上"、"在......側(cè)"、
"高于"、"低于"、"在......上方"和"在......下方"等介詞是相對于常規(guī)平面或位于晶
片或襯底的頂部表面上的表面來定義的，而不管晶片或襯底的定向如何。因此，以下具 體實施方式不應在限制性意義上加以理解，且本發(fā)明的范圍僅由所附權(quán)利要求書以及此 權(quán)利要求書被賦予的等效物的全部范圍界定。
本文揭示納米鰭晶體管和在襯底上使垂直非晶硅納米鰭再結(jié)晶以制作單晶硅納米 鰭晶體管的制作技術(shù)。本發(fā)明主題的各方面提供具有垂直溝道的納米鰭晶體管，其中在 鰭底部處具有第一源極/漏極區(qū)且在鰭頂部處具有第二源極/漏極區(qū)。圖6A到6L說明根 據(jù)本發(fā)明主題的各種實施例用于形成納米鰭晶體管的工藝。
圖6A到6B分別說明具有氮化硅層612、位于氮化硅層中的孔613和沿著孔壁的 非晶硅側(cè)壁間隔物614的半導體結(jié)構(gòu)611的俯視圖和沿著6B-6B的橫截面圖。在氮化 硅層中蝕刻出孔，且沉積并定向蝕刻非晶硅以僅在側(cè)壁上留下?？?13經(jīng)蝕刻穿過氮化 硅層612到達硅晶片或襯底615。
圖6C到6D分別說明在移除氮化硅層之后的結(jié)構(gòu)的俯視圖和沿著線6D-6D的橫截 面圖。如所說明，在移除氮化硅層之后，留下側(cè)壁614作為直立狹窄的非晶硅區(qū)。直立 硅的所得圖案可稱為"跑道"圖案，因為其具有大體伸長的矩形形狀。線的寬度由非晶硅的厚度而非遮蔽和光刻確定。舉例來說，根據(jù)各種實施例，非晶硅的厚度可大約為 20nm到50nm。使用固相外延(SPE)生長工藝來使直立狹窄的非晶硅區(qū)再結(jié)晶。SPE 生長工藝包括對所述結(jié)構(gòu)進行退火或熱處理，以致使非晶硅結(jié)晶，在與用作晶體生長的 晶種的硅襯底615的界面處開始，向上穿過直立狹窄的硅區(qū)的剩余部分。
圖6E說明在已施加掩模層之后的結(jié)構(gòu)611的俯視圖。蝕刻陰影區(qū)域，從而留下由 結(jié)晶硅形成的獨立鰭。圖6F和6G分別說明獨立鰭616的圖案的俯視圖和沿著線6G-6G 的橫截面圖。內(nèi)埋摻雜區(qū)617用作第一源極/漏極區(qū)。根據(jù)各種實施例，內(nèi)埋摻雜區(qū)可 經(jīng)圖案化以在鰭陣列的行或列方向上形成傳導線。
圖6H說明所述結(jié)構(gòu)的俯視圖，其中鰭已由柵極絕緣體618和柵極619環(huán)繞?？梢?各種方式沉積或以另外方式形成柵極絕緣體。舉例來說，可通過熱氧化工藝在硅鰭上形 成氧化硅。柵極可為任何柵極材料，例如多晶硅或金屬。沉積并定向蝕刻柵極材料以僅 在具有柵極絕緣體的鰭結(jié)構(gòu)的側(cè)壁上留下柵極材料。布線可定向在"x方向"或"y方 向"上。
圖61和6J分別說明在用絕緣體620回填所述結(jié)構(gòu)且沿著鰭的長側(cè)面在"x方向" 上形成柵極布線621之后圖6H中所說明的結(jié)構(gòu)的俯視圖和沿著線6J-6J的橫截面圖。 各種實施例用氧化硅回填結(jié)構(gòu)。在回填的絕緣體中形成溝渠以沿著鰭的側(cè)面通過，且在 所述溝渠中形成柵極線。在各種實施例中， 一個柵極線沿著鰭的一個側(cè)面通過，接觸鰭 結(jié)構(gòu)的環(huán)繞柵極。一些實施例提供位于鰭的第一側(cè)面上的第一柵極線和位于鰭的第二側(cè) 面上的第二柵極線?？沙练e并定向蝕刻柵極布線材料(例如多晶硅或金屬)以僅留在側(cè) 壁上。柵極布線材料恰當?shù)亟佑|鰭的環(huán)繞柵極。在各種實施例中，柵極材料和柵極布線 材料經(jīng)蝕刻以使柵極和柵極布線凹進到鰭的頂部下方?？捎媒^緣體(例如氧化硅)回填 整個結(jié)構(gòu)，并使其平面化以僅在表面上留下氧化物?？赏ㄟ^蝕刻來暴露柱或鰭的頂部。 可在鰭的頂部部分中植入第二源極/漏極區(qū)622，且可通過常規(guī)技術(shù)來制作到漏極區(qū)的金 屬觸點623。金屬布線可例如在"x方向"上延伸，且內(nèi)埋源極布線在示圖的紙張平面 中垂直延伸。
圖6K和6L分別說明在用絕緣體回填結(jié)構(gòu)并沿著鰭的短側(cè)面在"y"方向上形成柵
極布線之后結(jié)構(gòu)的俯視圖和沿著線6L-6L的橫截面圖。在"y方向"上沿著鰭的側(cè)面打
開溝渠?？沙练e并定向蝕刻柵極布線材料621 (例如多晶硅或金屬)以僅留在側(cè)壁上且
接觸鰭上的柵極。在各種實施例中，柵極材料和柵極布線材料可經(jīng)蝕刻以使柵極和柵極
布線凹進在鰭的頂部下方?？捎媒^緣體620 (例如氧化硅)回填整個結(jié)構(gòu)，并使其平面
化以僅在表面上留下回填絕緣體。接著可將接觸開口和漏極摻雜區(qū)622蝕刻到柱頂部，且通過常規(guī)技術(shù)植入漏極區(qū)并制作到漏極區(qū)的金屬觸點。金屬布線可例如垂直于示圖的 紙張平面延伸，且內(nèi)埋源極布線在"X方向"上延伸。在沉積非晶硅之前對內(nèi)埋源極/ 漏極進行圖案化和植入。圖6L給出具有漏極/源極區(qū)、凹進柵極和源極/柵極區(qū)布線的 經(jīng)完成的鰭結(jié)構(gòu)中的一者的說明。這些納米鰭FET可具有較大W/L比率，且能夠傳導 比納米線FET多的電流。圖7說明根據(jù)各種實施例納米鰭晶體管陣列的納米鰭布局的俯視圖。所述圖式說明 側(cè)壁間隔物714的兩個"跑道"，且進一步說明通過蝕刻移除的側(cè)壁間隔物的部分。用 以形成側(cè)壁間隔物軌道的孔經(jīng)形成具有最小特征大小(1F)。掩膜條帶724具有最小特 征大小(1F)的寬度且分離開最小特征大小(1F)。在所說明的布局中，納米鰭的列具 有近似2F的中心到中心間距，且納米鰭的行具有近似1F的中心到中心間距。而且， 如圖7中說明，由于從孔壁上的側(cè)壁間隔物形成納米鰭，所以第--與第二行之間的中心 到中心間距將比1F略微小對應于納米鰭厚度的量(1F-AT)，且第二與第三行之間的中 心到中心間距將比1F大小略微大對應于納米鰭厚度的量(1F+AT)。 一般來說，第一與 第二行之間的中心到中心間距將比特征大小間隔(NF)略微小對應于納米鰭厚度的量 (NF-AT)，且第二與第三行之間的中心到中心間距將比特征大小間隔(NF)略微大對 應于納米鰭厚度的量(NF+AT)。圖8說明根據(jù)本發(fā)明主題的各種實施例用以制作納米鰭晶體管的工藝。在825處， 在結(jié)晶襯底上和待用作第一源極/漏極區(qū)的摻雜區(qū)上方形成非晶半導體鰭。在一些實施 例中，在形成鰭之后對襯底進行摻雜和擴散。所述鰭較薄，使得摻雜劑能夠擴散到鰭下 方并進入其底部部分中。在826處，使鰭結(jié)晶。使用固相外延(SPE)工藝，其中對結(jié) 構(gòu)進行退火且結(jié)晶襯底用作鰭中的晶體生長的晶種。在827處，在鰭周圍形成環(huán)繞柵極 絕緣體；且在828處，在鰭周圍形成環(huán)繞柵極并通過環(huán)繞柵極絕緣體而使其與鰭分離。 在829處，用絕緣體回填所得結(jié)構(gòu)。蝕刻出溝渠，且形成鄰近于并接觸環(huán)繞柵極的柵極 線，如在830處所說明。在831處，在鰭的頂部部分中形成第二源極/漏極區(qū)，且在832 處形成用于第二源極/漏極區(qū)的觸點。圖9說明根據(jù)本發(fā)明主題的各種實施例用以形成非晶半導體鰭的工藝(例如圖8 中的825處所說明)。在933處，在位于結(jié)晶襯底上方的第一層中蝕刻出孔。在934處， 針對每一孔在每一孔中抵靠著第一層的壁形成非晶側(cè)壁間隔物。在935處，移除第一層， 其在結(jié)晶襯底上留下非晶半導體鰭。圖10是根據(jù)本發(fā)明主題的各種實施例存儲器裝置的各種實施例的高級組織的簡化 框圖。所說明的存儲器裝置1036包括存儲器陣列1037和讀取/寫入控制電路1038，所述電路用以經(jīng)由通信線路或信道1039對存儲器陣列執(zhí)行操作。所說明的存儲器裝置 1036可為存儲器卡或存儲器模塊，例如單列直插存儲器模塊(SIMM)和雙列直插存儲 器模塊(DIMM)。在閱讀和理解本發(fā)明后，所屬領(lǐng)域的一般技術(shù)人員將了解，存儲器 陣列和/或控制電路中的半導體組件可包含納米鰭晶體管，如上文所述。上文已描述這 些裝置的結(jié)構(gòu)和制作方法。
存儲器陣列1037包括許多存儲器單元1040。所述陣列中的存儲器單元經(jīng)布置為行 和列。在各種實施例中，字線1041連接行中的存儲器單元，且位線1042連接列中的存 儲器單元。讀取/寫入控制電路1038包括用以選擇所需行的字線選擇電路1043、用以選 擇所需列的位線選擇電路1044和用以檢測存儲器陣列1037中的選定存儲器單元的存儲 器狀態(tài)的讀取電路1045。
圖11說明根據(jù)各種實施例具有一個或一個以上納米鰭晶體管的電子系統(tǒng)1146的 圖。電子系統(tǒng)1146包括控制器1147、總線1148和電子裝置1149，其中總線提供控制 器與電子裝置之間的通信信道。在各種實施例中，控制器和/或電子裝置包括如本文先 前論述的納米鰭晶體管。所說明的電子系統(tǒng)1146可包括(但不限于)信息處置裝置、 無線系統(tǒng)、電信系統(tǒng)、光纖系統(tǒng)、電子-光學系統(tǒng)和計算機。
圖12描繪具有控制器1251和存儲器1252的系統(tǒng)1250的實施例的圖?？刂破?251 和/或存儲器1252可包括根據(jù)各種實施例的納米鰭晶體管。所說明的系統(tǒng)1250還包括 電子設(shè)備1253和總線1254，所述總線用以在控制器與電子設(shè)備之間以及在控制器與存 儲器之間提供通信信道?？偩€可包括地址、數(shù)據(jù)總線和控制總線，其每一者經(jīng)獨立配置； 或可使用共同通信信道來提供地址、數(shù)據(jù)和/或控制，所述共同通信信道的使用可通過 控制器來調(diào)節(jié)。在一實施例中，電子設(shè)備1253可為經(jīng)配置為類似于存儲器1252的額外 存儲器。 一實施例可包括耦合到總線1254的外圍裝置1255。外圍裝置可包括顯示器、 額外的存儲存儲器或可結(jié)合控制器和/或存儲器操作的其它控制裝置。在一實施例中， 控制器是處理器?？刂破?251、存儲器1252、電子設(shè)備1253和外圍裝置1255中的任 一者可包括根據(jù)各種實施例的納米鰭晶體管。所述系統(tǒng)1250可包括(但不限于)信息 處置裝置、電信系統(tǒng)和計算機。含有如本發(fā)明中所描述的納米鰭晶體管的應用包括用于 存儲器模塊、裝置驅(qū)動器、功率模塊、通信調(diào)制解調(diào)器、處理器模塊和專用模塊中的電 子系統(tǒng)，且可包括多層多芯片模塊。此電路可進一步作為多種電子系統(tǒng)的子組件，所述 電子系統(tǒng)例如時鐘、電話、手機、個人計算機、汽車、工業(yè)控制系統(tǒng)、飛機和其它電子 系統(tǒng)。
存儲器可經(jīng)實行為含有根據(jù)各種實施例的納米鰭晶體管的存儲器裝置。將了解，實施例同等地適用于任何大小和類型的存儲器電路且不希望限于特定類型的存儲器裝置。 存儲器類型包括DRAM、 SRAM (靜態(tài)隨機存取存儲器)或快閃存儲器。另外，DRAM 可為同步DRAM,其常稱為SGRAM (同步圖形隨機存取存儲器)、SDRAM (同步動態(tài) 隨機存取存儲器)、SDRAM II和DDR SDRAM (雙數(shù)據(jù)速率SDRAM)。各種新興存儲 器技術(shù)能夠使用納米鰭晶體管。本發(fā)明包括若干工藝、電路圖和單元結(jié)構(gòu)。本發(fā)明主題不限于特定工藝次序或邏輯 布置。雖然本文中己經(jīng)說明和描述了具體實施例，但所屬領(lǐng)域的一般技術(shù)人員將了解， 可用經(jīng)設(shè)計以實現(xiàn)相同目的的任何布置來替代所展示的具體實施例。本申請案希望涵蓋 本發(fā)明主題的變型或變化。應了解，以上描述希望為說明性的而非限制性的。所屬領(lǐng)域 的技術(shù)人員在審閱和理解以上描述后將明白以上實施例的組合和其它實施例。應參看所 附權(quán)利要求書以及此權(quán)利要求書被賦予的等效物的全部范圍來確定本發(fā)明主題的范圍。
權(quán)利要求
1.一種用于形成晶體管的方法，其包含形成晶體管主體，其包括在結(jié)晶襯底上形成非晶半導體材料鰭，所述鰭在至少一個方向上具有小于最小特征大小的橫截面厚度；以及執(zhí)行固相外延(SPE)工藝以使用所述結(jié)晶襯底作為晶體生長的晶種來使所述非晶半導體材料結(jié)晶，所述晶體管主體經(jīng)形成在所述結(jié)晶半導體柱中在第一源極/漏極區(qū)與第二源極/漏極區(qū)之間；在所述半導體柱周圍形成環(huán)繞柵極絕緣體；以及在所述半導體柱周圍形成環(huán)繞柵極并通過所述環(huán)繞柵極絕緣體使其與所述半導體柱分離。
2. 根據(jù)權(quán)利要求1所述的方法，其中所述鰭在第一方向上具有對應于最小特征長度 的橫截面厚度且在與所述第一方向正交的第二方向上具有小于所述最小特征長度 的橫截面厚度。
3. 根據(jù)權(quán)利要求1所述的方法，其中在結(jié)晶襯底上形成非晶半導體材料鰭包括在結(jié) 晶硅襯底上形成非晶硅柱。
4. 根據(jù)權(quán)利要求1所述的方法，其中形成所述環(huán)繞柵極絕緣體包括形成氧化硅。
5. 根據(jù)權(quán)利要求1所述的方法，其中形成環(huán)繞柵極包括形成多晶硅柵極。
6. 根據(jù)權(quán)利要求1所述的方法，其進一步包含使所述環(huán)繞柵極凹進，使得所述環(huán)繞 柵極具有小于所述鰭的高度的高度。
7. 根據(jù)權(quán)利要求1所述的方法，其進一步包含在所述鰭的第一端處形成所述第一源 極/漏極區(qū)且在所述鰭的第二端處形成所述第二源極/漏極區(qū)。
8. 根據(jù)權(quán)利要求1所述的方法，其中所述第一源極/漏極區(qū)位于所述第二源極/漏極區(qū) 下方，且溝道區(qū)經(jīng)垂直定向在所述第一與第二源極/漏極區(qū)之間。
9. 一種用于形成晶體管的方法，其包括在硅晶片上形成氮化硅層；在所述氮化硅中蝕刻出孔，所述孔延伸穿過所述氮化硅層到達所述硅晶片且由所述氮化硅層的側(cè)面界定；在界定所述孔的所述氮化硅的所述側(cè)面上形成非晶硅側(cè)壁間隔物； 移除所述氮化硅層，從而在所述硅晶片上留下所述非晶硅側(cè)壁間隔物；使所述側(cè)壁間隔物結(jié)晶；遮蔽并蝕刻所述側(cè)壁間隔物以從所述側(cè)壁間隔物形成至少一個硅鰭，所述硅鰭 定位于摻雜區(qū)上方以用作所述晶體管的第一源極/漏極區(qū)； 在所述硅鰭周圍形成環(huán)繞柵極絕緣體；在所述硅鰭周圍形成環(huán)繞柵極且通過所述環(huán)繞柵極絕緣體而使其與所述硅鰭分 離；以及在所述硅鰭的頂部部分中形成第二源極/漏極區(qū)。
10. 根據(jù)權(quán)利要求9所述的方法，其中所述硅鰭的高度小于所述最小特征大小。
11. 根據(jù)權(quán)利要求9所述的方法，其中所述鰭在第一方向上具有對應于最小特征長度 的橫截面厚度且在與所述第一方向正交的第二方向上具有小于所述最小特征長度的橫截面厚度。
12. 根據(jù)權(quán)利要求9所述的方法，其中在所述硅鰭周圍形成環(huán)繞柵極絕緣體包括執(zhí)行 熱氧化工藝。
13. 根據(jù)權(quán)利要求9所述的方法，其進一步包含在形成所述非晶硅側(cè)壁間隔物之前對 所述摻雜區(qū)進行圖案化和植入以用作所述第一源極/漏極區(qū)。
14. 根據(jù)權(quán)利要求9所述的方法，其中形成所述環(huán)繞柵極包括形成金屬柵極。
15. 根據(jù)權(quán)利要求9所述的方法，其中形成所述環(huán)繞柵極包括形成多晶硅柵極。
16. —種用于形成晶體管陣列的方法，其包含-在硅晶片中形成內(nèi)埋源極/漏極區(qū)；在位于所述硅晶片上的氮化硅層中蝕刻出多個孔，所述孔延伸穿過所述氮化硅 到達所述硅晶片，每一孔由所述氮化硅層的邊緣界定；在界定所述孔的所述氮化硅的所述側(cè)面上形成非晶硅側(cè)壁間隔物；移除所述氮化硅層，從而使所述硅晶片上的所述非晶硅側(cè)壁間隔物留下為呈多 個矩形軌道；使所述側(cè)壁間隔物結(jié)晶；遮蔽并蝕刻所述側(cè)壁間隔物以從所述側(cè)壁間隔物形成多個硅鰭，所述硅鰭定位 于所述內(nèi)埋源極/漏極區(qū)上方；在所述硅鰭的每一者周圍形成環(huán)繞柵極絕緣體；在所述硅鰭的每一者周圍形成環(huán)繞柵極且通過所述環(huán)繞柵極絕緣體而使其與所 述硅鰭的每一者分離；以及在所述硅鰭的頂部部分中形成第二源極/漏極區(qū)。
17. 根據(jù)權(quán)利要求16所述的方法，其進一歩包含針對至少兩個晶體管形成鄰近于并接 觸所述環(huán)繞柵極的至少一個柵極線。
18. 根據(jù)權(quán)利要求17所述的方法，其中形成至少一個柵極線包括形成鄰近于并接觸所 述環(huán)繞柵極的兩個柵極線，所述兩個柵極線位于相對硅鰭上。
19. 根據(jù)權(quán)利要求17所述的方法，其中形成至少一個柵極線包括形成所述至少一個柵 極線以接觸一行晶體管中的所述環(huán)繞柵極。
20. 根據(jù)權(quán)利要求17所述的方法，其中形成至少一個柵極線包括形成所述至少一個柵 極線以接觸一列晶體管中的所述環(huán)繞柵極。
21. —種晶體管，其包含結(jié)晶襯底；位于所述襯底上的結(jié)晶半導體鰭，所述半導體鰭具有小于最小特征大小的橫截 面尺寸，其中所述鰭提供下部源極/漏極區(qū)與上部源極/漏極區(qū)之間的垂直定向溝 道；形成在所述鰭周圍的柵極絕緣體；以及形成在所述鰭周圍且通過所述柵極絕緣體而與所述鰭分離的環(huán)繞柵極。
22. 根據(jù)權(quán)利要求21所述的晶體管，其中所述結(jié)晶襯底為硅襯底。
23. 根據(jù)權(quán)利要求21所述的晶體管，其中所述柵極絕緣體包括氧化硅。
24. 根據(jù)權(quán)利要求21所述的晶體管，其中所述柵極包括多晶硅。
25. 根據(jù)權(quán)利要求21所述的晶體管，其中所述柵極包括金屬。
26. —種晶體管，其包含結(jié)晶硅襯底；形成在所述結(jié)晶硅襯底中的第一源極/漏極區(qū)；位于所述襯底上和所述第一源極/漏極區(qū)上方的結(jié)晶硅鰭，所述硅鰭具有小于最 小特征大小的橫截面尺寸；形成在所述鰭的頂部部分中的第二源極/漏極區(qū)，其用以在所述鰭中在所述第一 與第二源極/漏極區(qū)之間界定垂直定向的溝道區(qū)；形成在所述鰭周圍的柵極絕緣體；以及形成在所述鰭周圍且通過所述柵極絕緣體而與所述鰭分離的環(huán)繞柵極。
27. 根據(jù)權(quán)利要求26所述的晶體管，其中所述柵極絕緣體包括氧化硅。
28. 根據(jù)權(quán)利要求26所述的晶體管，其中所述氧化硅柵極絕緣體是熱生長的氧化硅。
29. 根據(jù)權(quán)利要求26所述的晶體管，其中所述環(huán)繞柵極包括多晶硅環(huán)繞柵極。
30. 根據(jù)權(quán)利要求26所述的晶體管，其中所述環(huán)繞柵極包括金屬環(huán)繞柵極。
31. —種半導體結(jié)構(gòu)，其包含布置成列和行的晶體管陣列，每一晶體管包括第一源極/漏極區(qū)、位于所述第一 源極/漏極上方的第二源極/漏極區(qū)和介于所述第一與第二源極/漏極區(qū)之間的垂直 定向溝道區(qū)，所述溝道區(qū)形成在具有小于最小特征大小的橫截面厚度的結(jié)晶半導 體鰭中，每一晶體管進一步包括形成在所述鰭周圍的柵極絕緣體和形成在所述鰭 周圍并通過所述柵極絕緣體而與所述鰭分離的環(huán)繞柵極；鰭結(jié)構(gòu)的列，其具有近似兩個最小特征大小的中心到中心間距；以及 鰭結(jié)構(gòu)的行，其具有近似一個最小特征大小的中心到中心間距。
32. 根據(jù)權(quán)利要求31所述的結(jié)構(gòu)，其中第一行與鄰近的第二行具有所述最小特征大小 減去所述鰭結(jié)構(gòu)的厚度的中心到中心間距，且所述第二行與鄰近的第三行具有所 述最小特征大小加上所述鰭結(jié)構(gòu)的所述厚度的中心到中心間距。
33. 根據(jù)權(quán)利要求31所述的結(jié)構(gòu)，其中所述鰭結(jié)構(gòu)具有長側(cè)面和短側(cè)面，所述結(jié)構(gòu)進 一步包含鄰近于所述長側(cè)面的至少一個柵極線。
34. 根據(jù)權(quán)利要求31所述的結(jié)構(gòu)，其中所述鰭結(jié)構(gòu)具有長側(cè)面和短側(cè)面，所述結(jié)構(gòu)進 一步包含鄰近于所述短側(cè)面的至少一個柵極線。
35. —種半導體結(jié)構(gòu)，其包含結(jié)晶襯底；以及形成在所述襯底上且接觸第一源極/漏極區(qū)的半導體鰭結(jié)構(gòu)，所述半導體鰭具有 小于最小特征大小的厚度橫截面尺寸，所述半導體柱具有指示部分完成的固相外 延(SPE)工藝的結(jié)晶底部部分和非晶頂部部分。
36. 根據(jù)權(quán)利要求35所述的結(jié)構(gòu)，其中所述襯底包括硅晶片，且所述半導體鰭結(jié)構(gòu)包 括硅。
37. 根據(jù)權(quán)利要求35所述的結(jié)構(gòu)，其中所述半導體鰭結(jié)構(gòu)是形成為列和行的陣列的多 個半導體鰭結(jié)構(gòu)中的一者，所述鰭在所述鰭結(jié)構(gòu)列之間具有近似兩個最小特性大 小的中心到中心間距。
38. 根據(jù)權(quán)利要求35所述的結(jié)構(gòu)，其中所述半導體鰭結(jié)構(gòu)是形成為列和行的陣列的多 個半導體鰭結(jié)構(gòu)中的一者，所述鰭在所述鰭結(jié)構(gòu)行之間具有近似一個最小特性大 小的中心到中心間距。
39. 根據(jù)權(quán)利要求35所述的結(jié)構(gòu)，其中所述半導體鰭結(jié)構(gòu)是形成為列和行的陣列的多 個半導體鰭結(jié)構(gòu)中的一者，第一行和鄰近的第二行具有最小特征大小間隔(NF) 減去所述鰭結(jié)構(gòu)的厚度的中心到中心間距，且所述第二行與鄰近的第三行具有所 述最小特征大小間隔(NF)加上所述鰭結(jié)構(gòu)的所述厚度的中心到中心間距。
全文摘要
本發(fā)明主題的一個方面涉及一種用于形成晶體管的方法。根據(jù)一實施例，在結(jié)晶襯底上形成非晶半導體材料鰭，且執(zhí)行固相外延(SPE)工藝以使用所述結(jié)晶襯底作為晶體生長的晶種來使所述非晶半導體材料結(jié)晶。所述鰭在至少一個方向上具有小于最小特征大小的橫截面厚度。在所述結(jié)晶半導體柱中在第一源極/漏極區(qū)與第二源極/漏極區(qū)之間形成晶體管主體。在所述半導體柱周圍形成環(huán)繞柵極絕緣體，且在所述半導體柱周圍形成環(huán)繞柵極并通過所述環(huán)繞柵極絕緣體使其與所述半導體柱分離。本文中提供其它方面。
文檔編號H01L29/06GK101410961SQ200780011084
公開日2009年4月15日 申請日期2007年4月3日 優(yōu)先權(quán)日2006年4月4日
發(fā)明者倫納德·福布斯 申請人:美光科技公司