專(zhuān)利名稱(chēng)：一種主開(kāi)關(guān)電源專(zhuān)用的開(kāi)關(guān)晶體管的制作方法
技術(shù)領(lǐng)域：
一種主開(kāi)關(guān)電源專(zhuān)用的開(kāi)關(guān)晶體管技術(shù)領(lǐng)域：
本實(shí)用新型涉及半導(dǎo)體元器件技術(shù)領(lǐng)域，尤其涉及一種主開(kāi)關(guān)電源專(zhuān)用的 開(kāi)關(guān)晶體管。背景技術(shù)：
計(jì)算機(jī)開(kāi)關(guān)電源的輸出功率與開(kāi)關(guān)晶體管、開(kāi)關(guān)變壓器、電源的散熱設(shè)計(jì)有關(guān)，開(kāi)關(guān)晶體管是其中的關(guān)鍵部件，其結(jié)構(gòu)如圖1~圖3所示。 一般理論上說(shuō) 來(lái)，開(kāi)關(guān)晶體管輸出電流越大、內(nèi)阻越小，電源輸出的功率就會(huì)越大。但在實(shí)際的使用過(guò)程中，開(kāi)關(guān)晶體管要承受高電壓、大電流、高功率和熱 量損耗，是整機(jī)中容易發(fā)生故障的部件，因此其可靠性對(duì)整機(jī)可靠性有非常重要的意義。據(jù)統(tǒng)計(jì)，在引起設(shè)備不可靠的原因中；有開(kāi)關(guān)晶體管引起的約占1/3， 由此可見(jiàn)，開(kāi)關(guān)晶體管的質(zhì)量直接影響著計(jì)算機(jī)的正常使用。在目前的計(jì)算機(jī)開(kāi)關(guān)主電源中，晶體管芯片的反擊穿電壓(BVceo) —般都 超過(guò)400V，如圖4所示，其芯片所占面積一般都在3.60mm乘以3.60mm左右。 這種晶體管的不足之處在于，為了保證較高的反擊穿電壓，其芯片面積一般設(shè) 計(jì)得較大，且晶體管的高阻層電阻率一般會(huì)大于40Q*cm，因此其電流偏小，電 源輸出的功率難以提高；另外，由于電阻較大，晶體管工作時(shí)功耗較大，發(fā)熱 量也大，容易發(fā)生炸管。
發(fā)明內(nèi)容本實(shí)用新型的發(fā)明目的是提供一種主開(kāi)關(guān)電源專(zhuān)用的開(kāi)關(guān)晶體管，可達(dá)到 輸出功率較大且發(fā)熱量小的目的。為達(dá)到上述發(fā)明目的，本實(shí)用新型提出以下的技術(shù)方案一種主開(kāi)關(guān)電源專(zhuān)用的開(kāi)關(guān)晶體管，其芯片面積的取值范圍為6~12平方 毫米，芯片的高阻層電阻率的取值范圍為20~40歐姆厘米。上述芯片的BVceo取值范圍為300 ~ 400伏特。優(yōu)選地，芯片面積的取值范圍為6~11平方毫米，芯片的高阻層電阻率的 取值范圍為25 - 40歐姆厘米。上述芯片的BVceo取值范圍為320 ~ 400伏特。優(yōu)選地，芯片面積的取值范圍為6~11平方毫米，所述芯片的高阻層電阻 率的取值范圍為30 - 35歐姆厘米。上述芯片的BVceo取值范圍為340 ~ 400伏特。從以上技術(shù)方案可以看出，本實(shí)用新型的開(kāi)關(guān)晶體管的芯片面積降低了約 20%-60%,晶體管的高阻層電阻率從40Q.cm降低到20~40Q.cm，開(kāi)關(guān)晶體 管的輸出功率增大，且熱損耗降低，不僅節(jié)約了成本，還提高了開(kāi)關(guān)晶體管的 安全性能。
圖1為主開(kāi)關(guān)電源專(zhuān)用的開(kāi)關(guān)晶體管的成品示意圖； 圖2為主開(kāi)關(guān)電源專(zhuān)用的開(kāi)關(guān)晶體管中芯片的裝配圖； 圖3為主開(kāi)關(guān)電源專(zhuān)用的開(kāi)關(guān)晶體管中芯片的示意圖； 圖4為現(xiàn)有技術(shù)中開(kāi)關(guān)晶體管芯片的平面圖； 圖5為本實(shí)用新型開(kāi)關(guān)晶體管芯片的平面圖。
具體實(shí)施方式
下面結(jié)合具體實(shí)施例對(duì)本實(shí)用新型的技術(shù)方案進(jìn)行描述。 首先對(duì)晶體管進(jìn)行簡(jiǎn)單描述。晶體管的芯片一般有單晶硅(Si)制成，單晶硅Si是功率半導(dǎo)體器件晶片 的理想材料，其優(yōu)點(diǎn)是禁帶寬、工作溫度高、熱穩(wěn)定性好、通態(tài)電阻小、導(dǎo) 熱性能好、漏電流極小、PN結(jié)耐壓高等，有利于制造出耐高溫的高頻大功率半 導(dǎo)體器件。晶體管的封裝一般為塑料封裝，其作用是將電源和信號(hào)線(xiàn)與貼裝芯 片相連，提供一個(gè)操臺(tái)和用于辨識(shí)的外部標(biāo)記，同時(shí)保護(hù)和維持連接和芯 片的完整性。封裝工藝一般時(shí)，將芯片用錫粘貼在金屬框架上，鍵合發(fā)射級(jí)和基級(jí)，塑料封裝成晶體管。本實(shí)用新型的基本思路是在芯片面積相同的情況下，要提高輸出功率、 降低熱損耗，就要降低晶體管的電阻，而要降低電阻，可適當(dāng)降低高阻層的電阻率。本實(shí)用新型的關(guān)鍵點(diǎn)在于，對(duì)于本技術(shù)領(lǐng)域普通技術(shù)人員而言，普遍認(rèn)為 為了保障主開(kāi)關(guān)晶體管的安全性能，反擊穿電壓都要在400V以上，400V以下的 反擊穿電壓被認(rèn)為是一個(gè)禁區(qū)。本實(shí)用新型通過(guò)試驗(yàn)和實(shí)踐，克服了這種傳統(tǒng) 偏見(jiàn)，實(shí)踐證明，反擊穿電壓只要在340V以上， 一般都是可以安全使用的。在 這一思想的指導(dǎo)下，本實(shí)用新型通過(guò)減小芯片的面積、適當(dāng)降低高阻層的電阻 率的辦法，提高輸出功率、降低熱損耗。目前，開(kāi)關(guān)晶體管的芯片面積一般都在3. 6mm乘以3. 6隱左右(12. 89平方 毫米以上)，芯片的高阻層的電阻率一般大于4(K>cm。本實(shí)用新型提供的主開(kāi)關(guān)電源專(zhuān)用的開(kāi)關(guān)晶體管，如圖5所示，其芯片1 面積的取值范圍為6 12平方毫米，所述芯片1的高阻層電阻率的取值范圍為 20~40歐姆厘米。經(jīng)過(guò)本實(shí)用新型改進(jìn)后芯片面積(S)的取值可以是S=3. 30X3. 30=10. 89 (平方毫米) S=3. 10X3. 10=9. 61 (平方毫米) S=3. 00X3. 00=9. 00 (平方毫米) S=2. 80X2. 80=7. 84 (平方毫米) S=2. 45X2. 45=6. 00 (平方毫米) 根據(jù)電阻的計(jì)算公式R=pc 1/s其中pc為集電極電阻率；l為電阻長(zhǎng)度；s為與電流垂直的電阻截面面積。 利用BVceo〈BVceR 〈BVcbo原理，實(shí)際使用時(shí)，晶體管工作在BVceR狀態(tài)，減小 芯片面積、適當(dāng)降低芯片的高阻層電阻率，可使得高阻層電阻變小，此時(shí)BVceo大約在300V ~ 450V之間，在保證安全的BVceo的同時(shí)，功率變大，熱損耗減少。較優(yōu)的實(shí)施例中，開(kāi)關(guān)晶體管芯片面積的取值范圍為6-11平方毫米，所 述芯片的高阻層電阻率的取值范圍為2 5 ~ 4 0歐姆厘米。 根據(jù)電阻的計(jì)算公式R=pc 1/s利用BVceo〈BVceR 〈BVcbo原理，實(shí)際使用時(shí)，晶體管工作在BVceR狀態(tài)， 減小片面積、適當(dāng)降低芯片的高阻層電阻率，使得高阻層電阻變小，此時(shí)BVceo 大約在310V 420V之間，在保證安全的BVceo的同時(shí)，功率變大，熱損耗減少。在最優(yōu)的實(shí)施例中，開(kāi)關(guān)晶體管芯片面積的取值范圍為6~11平方毫米， 所述芯片的高阻層電阻率的取值范圍為30 - 35歐姆厘米。 根據(jù)電阻的計(jì)算公式R=pc 1/s利用BVceo〈BVceR 〈BVcbo原理，實(shí)際使用時(shí)，晶體管工作在BVceR狀態(tài)，減小片面積、適當(dāng)降^f氐芯片的高阻層電阻率，4吏得高阻層電阻變小，此時(shí)BVceo大約在320V 400V之間，在保證安全的BVceo的同時(shí)，功率變大，熱損耗減少。本實(shí)施例中，首先，由于芯片面積減少了 20%以上，主材料成本降低了 20% 以上；其次，晶體管的大電流特性得以增加20%;開(kāi)關(guān)特性?xún)?yōu)化，Tf從原來(lái)的 0.2-0. 3ps下降到一半左右，晶體管的工作溫度升下降15-20。C，擴(kuò)大了晶體 管的安全工作區(qū)。并且，晶體管的上機(jī)損壞率下降了一個(gè)數(shù)量級(jí)，可達(dá)到 500ppm。以上所述實(shí)例僅表達(dá)了本實(shí)用新型的幾種實(shí)施方式，其描述較為具體和詳 細(xì)，但并不能因此而理解為對(duì)本實(shí)用新型專(zhuān)利范圍的限制。應(yīng)當(dāng)指出的是，對(duì) 于本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本實(shí)用新型構(gòu)思的前提下，還可以做 出若干變形和改進(jìn)，這些都屬于本實(shí)用新型的保護(hù)范圍。因此，本實(shí)用新型專(zhuān)利的保護(hù)范圍應(yīng)以所附權(quán)利要求為準(zhǔn)。
權(quán)利要求1、一種主開(kāi)關(guān)電源專(zhuān)用的開(kāi)關(guān)晶體管，其特征在于其芯片面積的取值范圍為6～12平方毫米，芯片的高阻層電阻率的取值范圍為20～40歐姆厘米。
2、 根據(jù)權(quán)利要求l所述的主開(kāi)關(guān)電源專(zhuān)用的開(kāi)關(guān)晶體管，其特征在于所 述芯片的BVceo取值范圍為300 ~ 400伏特。
3、 根據(jù)權(quán)利要求l所述的主開(kāi)關(guān)電源專(zhuān)用的開(kāi)關(guān)晶體管，其特征在于其 芯片面積的取^L范圍為6 ~ 11平方毫米，芯片的高阻層電阻率的取值范圍為25 ~ 40歐姆厘米。
4、 根據(jù)權(quán)利要求3所述的主開(kāi)關(guān)電源專(zhuān)用的開(kāi)關(guān)晶體管，其特征在于所 述芯片的BVceo取值范圍為320 ~ 400伏特。
5、 根據(jù)權(quán)利要求1~4中任一項(xiàng)所述的主開(kāi)關(guān)電源專(zhuān)用的開(kāi)關(guān)晶體管，其 特征在于其芯片面積的取值范圍為6~11平方毫米，所述芯片的高阻層電阻率的取 值范圍為30~35歐姆厘米。
6、 根據(jù)權(quán)利要求5所述的主開(kāi)關(guān)電源專(zhuān)用的開(kāi)關(guān)晶體管，其特征在于所 述芯片的BVceo取值范圍為340 ~ 400伏特。
專(zhuān)利摘要本實(shí)用新型公開(kāi)了一種主開(kāi)關(guān)電源專(zhuān)用的開(kāi)關(guān)晶體管，其芯片面積的取值范圍為6～12平方毫米，所述芯片的高阻層電阻率的取值范圍為20～40歐姆厘米。所述芯片的BVceo取值范圍為300～400伏特。本實(shí)用新型的開(kāi)關(guān)晶體管的芯片面積降低了20％以上，晶體管的高阻層電阻率從40～50Ω·cm降低到20～40Ω·cm，開(kāi)關(guān)晶體管的輸出功率增大，且熱損耗降低，不僅節(jié)約了成本，還提高了開(kāi)關(guān)晶體管的安全性能。
文檔編號(hào)H01L29/73GK201084733SQ20072017191
公開(kāi)日2008年7月9日 申請(qǐng)日期2007年9月19日 優(yōu)先權(quán)日2007年9月19日
發(fā)明者沈美林, 卓 顧 申請(qǐng)人:深圳市晶導(dǎo)電子有限公司