專利名稱：一種增強(qiáng)保護(hù)電路過電流能力的放電單元及其制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及靜電放電(ESD)保護(hù)電路的設(shè)計(jì)領(lǐng)域，尤其涉及一種增強(qiáng)保護(hù) 電路過電流能力的放電單元及其制作方法。
背景技術(shù)：
在集成電路芯片的制造工藝和最終的系統(tǒng)應(yīng)用中，都會(huì)出現(xiàn)靜電放電 (Electrostatic discharge ESD )的事件。這種靜態(tài)瞬間放電的相關(guān)能量極有可能 破壞當(dāng)前集成電路芯片中的脆弱器件。外部端子或焊盤(PAD)是集成電路芯片 與外界之間的連接點(diǎn)，因此作為ESD的通路。作用于一個(gè)焊盤的ESD可能會(huì)把 很高的電壓耦合到與此焊盤連接的集成電路芯片的內(nèi)部器件中去，導(dǎo)致某些脆 弱的器件被破壞。因此在封裝時(shí)的集成電路芯片每個(gè)與外部連接的焊盤都需要 裝保護(hù)電路。通常ESD模式有四種放電總線VSS接地，電源總線浮置，焊盤上施加了 正脈沖(PS模式)；放電總線VSS接地，電源總線浮置，焊盤上施加了負(fù)脈沖 (NS模式)；電源總線接地，放電總線VSS浮置，焊盤上施加了負(fù)脈沖(ND 模式)；電源總線接地，放電總線VSS浮置，焊盤上施加了正向脈沖(PD模式)。典型的芯片焊盤上保護(hù)電路，請(qǐng)參閱圖1。集成電路芯片l與外部連接的焊 盤2的保護(hù)電路由一柵極接電源總線VDD的PMOS管和柵極接放電總線VSS 的NMOS管組成。這種典型的保護(hù)電路的原理是通過觸發(fā)保護(hù)電路PMOS和 NMOS寄生的雙極晶體管來形成ESD的電流回路，避免ESD產(chǎn)生的大電流破壞 與焊盤2的連接的集成芯片內(nèi)部脆弱部件。然而這種寄生雙極晶體管的過電流 能力較差，在遇到較大的靜電放電電流時(shí)，這種寄生雙極晶體因其較差的過電 流承受能力，仍然會(huì)使部分靜電放電電流通過集成電路芯片1的內(nèi)部器件形成 回路，導(dǎo)致此回路中集成芯片1中脆弱器件被破壞
發(fā)明內(nèi)容
本發(fā)明的目的在于提供一種增強(qiáng)保護(hù)電路過電流能力的放電單元及其制作方法，可解決目前的ESD保護(hù)電路的過電流能力較差導(dǎo)致集成電路芯片的內(nèi)部 脆弱器件被破壞的問題。本發(fā)明的增強(qiáng)保護(hù)電路過電流能力的放電單元，保護(hù)電路與集成電路芯片 的焊盤連接，具有電源總線和放電總線。放電單元包括達(dá)林頓結(jié)構(gòu)的復(fù)合晶體 管，具有一個(gè)輸入端和一個(gè)輸出端；輸入端與焊盤連接，輸出端與放電總線/電 源總線連接。放電單元由第一 NPN型雙極型晶體管和第二 NPN型雙極型晶體管組成達(dá) 林頓結(jié)構(gòu)的復(fù)合晶體管，第一電阻以及第二電阻組成。NPN雙極型晶體管包括 基極，發(fā)射極和集電極。第一NPN管的基極與第二NPN管的基極通過第一電 阻連接之后通過第二電阻與放電總線連接；放電單元的輸入端為兩個(gè)NPN管的 集電極，放電單元的輸出端為第二NPN管的發(fā)射極，并與放電總線進(jìn)行連接。放電單元由第一 PNP型雙極型晶體管和第二 PNP型雙極型晶體管組成達(dá)林 頓結(jié)構(gòu)的復(fù)合晶體管，第三電阻組成，PNP雙極型晶體管包括基極，發(fā)射極和 集電極；第一PNP管的基極通過第三電阻與電源總線進(jìn)行連接，第一PNP管的 發(fā)射極與第二 PNP管的基極連接；放電單元的輸入端為第二 PNP管的發(fā)射極， 輸出端為第一和第二 PNP管的集電極并與電源總線進(jìn)行連接。放電單元由第一 PNP型雙極型晶體管和第二 PNP型雙極型晶體管組成達(dá)林頓結(jié)構(gòu)的復(fù)合晶體 管，第三電阻和第四電阻組成。第一PNP管的基極通過第四電阻與第二PNP管 的基極連接后通過第三電阻與電源總線進(jìn)行連接；放電單元的輸入端為第二 PNP管的發(fā)射極,輸出端為第一和第二 PNP管的集電極并與電源總線進(jìn)行連接。本發(fā)明保護(hù)電路放電單元的制作方法，它包括在提供的襯底上制作P阱和N 阱，制作N型和P型摻雜區(qū)作為引線區(qū)或晶體管的集電極和發(fā)射極，利用淺槽 隔離對(duì)所述摻雜區(qū)隔離。放電單元為兩個(gè)NPN雙極型iii木頓結(jié)構(gòu)的復(fù)合晶體管 或兩個(gè)PNP雙極型達(dá)林頓結(jié)構(gòu)的復(fù)合晶體管。當(dāng)放電單元為第一 NPN雙極型晶 體管和第二 NPN雙極型晶體管組成達(dá)林頓結(jié)構(gòu)的復(fù)合晶體管時(shí)，放電單元的輸 出端為所述第二NPN管的發(fā)射極，所述第一NPN雙極型晶體管的P型基極與 作為P型基極引線區(qū)的P型摻雜區(qū)采用N型阱隔離；^:電單元的輸入端為所述 第一NPN管和第二NPN管的集電極，采用N阱或者所述淺槽隔離將所述兩NPN 管的集電極隔離。當(dāng)放電單元為兩PNP雙極型達(dá)林頓結(jié)構(gòu)的復(fù)合晶體管時(shí)，放 電單元的輸出端為兩PNP管的集電極，采用所述P阱或所述淺槽隔離進(jìn)行隔離。 與目前的保護(hù)電路相比，本發(fā)明保護(hù)電路的放電單元通過釆用達(dá)林頓結(jié)構(gòu) 的復(fù)合管作為放電單元，可有效地增強(qiáng)保護(hù)電路的過電流能力，同時(shí)通過阱隔 離或淺槽隔離達(dá)到制作襯底電阻或阱電阻的目的，可有效增大放電單元中電阻 的阻值，達(dá)到小的電流就可讓放電單元導(dǎo)通的目的。同時(shí)阱隔離的制作可有效 增大放電單元的放電效率。


圖l是現(xiàn)有保護(hù)電路結(jié)構(gòu)示意圖。圖2是本發(fā)明包括兩NPN雙極晶體管的保護(hù)電路放電單元結(jié)構(gòu)示意圖。圖3是本發(fā)明包括兩PNP雙極晶體管的保護(hù)電路;^文電單元結(jié)構(gòu)示意圖。圖4是本發(fā)明包括兩PNP雙極晶體管的保護(hù)電路放電單元另一種結(jié)構(gòu)圖。圖5是圖2中放電單元結(jié)構(gòu)制作的剖面圖。圖6是圖2中放電單元結(jié)構(gòu)另一種制作的剖面圖。圖7是圖3中放電單元結(jié)構(gòu)制作的剖面圖。圖8是圖4中放電單元結(jié)構(gòu)制作的剖面圖。圖9是放電單元在保護(hù)電路中應(yīng)用的示意圖。
具體實(shí)施方式
本發(fā)明的增強(qiáng)保護(hù)電路過電流能力的放電單元，該放電單元結(jié)構(gòu)請(qǐng)參閱圖 2。放電單元為復(fù)合晶體管組成的達(dá)林頓管結(jié)構(gòu)。圖2所示的放電單元包括第一 NPN雙極型晶體管T,和第二 NPN雙極型晶體管T2組成達(dá)林頓結(jié)構(gòu)的復(fù)合晶體 管，第一電阻R1以及第二電阻R2。 NPN晶體管具有集電極，基極和發(fā)射極三 端。該放電單元的輸入端nl為1\管和T2管的集電極，與焊盤連接；該放電單 元的輸出端n2為第二NPN雙極型T2管的發(fā)射極，并與力文電總線VSS進(jìn)行連接。 第一晶體管T,的基極通過第一電阻Rl與第二晶體管T2基極連接后，通過第二 電阻R2與it電總線連4妾。
圖3所示的放電單元包括第一 PNP雙極型晶體管T3和第二 PNP雙極型晶 體管T4組成達(dá)林頓結(jié)構(gòu)的復(fù)合晶體管，第三電阻R3以及第四電阻R4。 PNP晶 體管具有集電極，基極和發(fā)射極三端。由圖3可看出，；改電單元的輸入端n4為 第二晶體管T4管的發(fā)射極與焊盤進(jìn)行連接；放電單元的輸出端為第一晶體管T3 和第二晶體管丁4管的集電極與電源總線VDD進(jìn)行連接。圖3中第一晶體管T3 的基極通過第三電阻R3與電源總線VDD進(jìn)行連接，T3的發(fā)射極與第二晶體管 T4管的基極連接。放電單元也可采用如圖4所示的連接，第一晶體管T3的基極 通過第四電阻R4與第二晶體管T4的基極連接后通過第三電阻R3與電源總線進(jìn) 行連接。本發(fā)明的保護(hù)電路的制作方法，以圖2 i文電單元的制作為例，請(qǐng)參閱圖5。 它包括在提供的P型襯底7上制作N阱41和P阱61 、 62。在阱上制作W摻雜 區(qū)31、 32、 33和34與P+摻雜區(qū)51和52。 N"摻雜區(qū)31作為T,管的發(fā)射極， N^參雜區(qū)32作為T,管的集電極，NT摻雜區(qū)33為丁2管的集電極，W摻雜區(qū)34 為T2管的發(fā)射極。P+摻雜區(qū)51為T!管的基極P阱62的引線區(qū)。P+摻雜區(qū)52 為T2管基極P阱62的引線區(qū)。放電單元為第一 NPN雙極型晶體管T！和第二 NPN雙極型晶體管T2管組成 達(dá)林頓結(jié)構(gòu)的復(fù)合晶體管。放電單元的輸出端n2為第二NPN晶體管L的發(fā)射 極。第一NPN晶體管的基極的P阱62與作為P阱62的引線區(qū)的P+摻雜區(qū)52 采用N阱41進(jìn)行隔離。放電單元的輸入端nl為T!和T2管的集電極32和33。 圖5所示的這兩個(gè)集電極32和33采用淺槽隔離8進(jìn)行隔離。圖6所示的T,管 和T2管的集電極32和33采用N阱43進(jìn)行隔離。采用阱41隔離可將第二電阻 R2制作為P型襯底7的電阻，可大大提高第二電阻的阻值，同時(shí)可增大T,管發(fā) 射極的面積。圖6中采用阱43隔離l管和T2管的集電極，可將第一電阻R1 制作為P型襯底7的電阻，相對(duì)圖5中釆用淺槽隔離制作的第一電阻R1的阻值 要高，同時(shí)可增大T!管和T2管的集電極的面積。圖6所示的放電單元，由于第 一電阻Rl和第二電阻R2均制作在P型襯底7上，這樣會(huì)在P型村底7上有微 小電流時(shí)，就會(huì)使T1和T2達(dá)林頓結(jié)構(gòu)的復(fù)合管導(dǎo)通，使得該放電單元具有很 強(qiáng)的過電流能力。同時(shí)管子的發(fā)射極和集電極面積的增大有利于提高放電單元 的方文電效率。
請(qǐng)參閱圖7所示的圖3力文電單元的制作方法，該;故電單元為第一PNP雙極 型晶體管丁3和第二 PNP雙極型晶體管T4組成達(dá)林頓結(jié)構(gòu)的復(fù)合晶體管，制作 在P型襯底7上。W摻雜區(qū)35為T3管的N型基極的引出區(qū)，P+摻雜區(qū)53和54 分別為T3管和T4管的集電極。該放電單元的輸出端n3為T3管和T4管的集電極。 輸入端n4為T4管的發(fā)射極。NT摻雜區(qū)36為T4管的N型基極區(qū)的引出區(qū)?？?采用P阱63隔離T3管和T4管的集電極。第三電阻R3為N阱45的阱電阻。請(qǐng)參閱圖8所示的圖4放電單元的制作方法，與圖7所示不同的是，丁3管 和丁4管的集電極釆用淺槽隔離8進(jìn)行隔離。T3管的基極通過第四電阻R4與T4 管的基極連接后通過第三電阻R3與電源總線進(jìn)行連接。對(duì)應(yīng)電阻的電路圖如圖 4所示。當(dāng)把放電單元應(yīng)用到整個(gè)保護(hù)電路時(shí)，請(qǐng)參閱圖9。包括兩PNP雙極型晶 體管丁3與T4組成達(dá)林頓結(jié)構(gòu)的復(fù)合晶體管的放電單元3的輸出端n3與電源總 線VDD連接，輸入端n2與芯片1的焊盤2連接。包括兩NPN雙極型晶體管 Ti與T2組成達(dá)林頓結(jié)構(gòu)的復(fù)合晶體管的放電單元4的輸出端n2與放電總線VSS 連接，放電單元4的輸入端nl與芯片1的焊盤2連接。當(dāng)ESD事件為PS模式時(shí)，放電單元3會(huì)導(dǎo)通流經(jīng)過電流，同時(shí)放電單元2 中寄生的二極管5會(huì)導(dǎo)通將VDD充電到高電位，使得與VDD連接的其他保護(hù) 電路導(dǎo)通例如電源間靜電方文電4計(jì)制電路(Power rail clamp circuit) 9，進(jìn)行力欠電。 此靜電放電鉗制電路可釆用包括兩NPN達(dá)林頓結(jié)構(gòu)的復(fù)合晶體管的放電單元。當(dāng)ESD事件為ND模式時(shí)，通過放電單元3寄生的二級(jí)管6,將放電總線 充到低電位，隨后鉗制電路9導(dǎo)通流經(jīng)過電流后，放電單元2導(dǎo)通泄放由焊盤 到VDD之間的過電 流。本發(fā)明的保護(hù)電路的放電單元采用達(dá)林頓結(jié)構(gòu)的復(fù)合晶體管，使得保護(hù)電 路相對(duì)傳統(tǒng)的保護(hù)電路提升了過電流能力，在制作中采用阱隔離的制作方法提 高了放電單元中電阻的阻值，利于放電單元的導(dǎo)通，同時(shí)放電單元晶體管的集 電極或發(fā)射極的面積得到了增大，提高了放電單元的放電效率。
權(quán)利要求
1、一種增強(qiáng)保護(hù)電路過電流能力的放電單元，所述保護(hù)電路具有電源總線和放電總線，與集成電路芯片的焊盤連接，其特征在于，所述放電單元包括達(dá)林頓結(jié)構(gòu)的復(fù)合晶體管，具有一個(gè)輸入端和一個(gè)輸出端；所述輸入端與所述焊盤連接，所述輸出端與放電總線/電源總線連接。
2、 如權(quán)利要求1所述的放電單元，其特征在于，所述放電單元由第一 NPN型 雙極型晶體管和第二NPN型雙極型晶體管組成達(dá)林頓結(jié)構(gòu)的復(fù)合晶體管，第一 電阻以及第二電阻組成；所述第一 NPN管的基極與第二 NPN管的基極通過所 述第一電阻連接之后通過所述第二電阻與放電總線連接；所述放電單元的輸入 端為兩個(gè)NPN管的集電極，所述放電單元的輸出端為第二 NPN管的發(fā)射極并 與放電總線進(jìn)行連接。
3、 如權(quán)利要求1所述的放電單元，其特征在于，所述放電單元由第一PNP型雙 極型晶體管和第二PNP型雙極型晶體管組成達(dá)林頓結(jié)構(gòu)的復(fù)合晶體管，第三電 阻組成，；第一PNP管的基極通過所述第三電阻與電源總線進(jìn)行連接，所述第一 PNP管的發(fā)射極與第二 PNP管的基極連接；所述放電單元的輸入端為第二 PNP 管的發(fā)射極，所述輸出端為第一和第二PNP管的集電極并與電源總線進(jìn)行連接。
4、 如權(quán)利要求1所述的放電單元，其特征在于，所述放電單元由第一PNP型雙 極型晶體管和第二PNP型雙極型晶體管組成達(dá)林頓結(jié)構(gòu)的復(fù)合晶體管，第三電 阻和第四電阻組成；所述第一 PNP管的基極通過所述第四電阻與所述第二 PNP 管的基極連接后通過所述第三電阻與電源總線進(jìn)行連接；所述放電單元的輸入 端為第二PNP管的發(fā)射極，所述輸出端為第一和第二PNP管的集電極并與電源 總線進(jìn)行連接。
5、 一種如權(quán)利要求1所述放電單元的制作方法，它包括在提供的襯底上制作P 阱和N阱，制作N型和P型摻雜區(qū)作為引線區(qū)或晶體管的集電極和發(fā)射極，利 用淺槽隔離對(duì)所述摻雜區(qū)隔離，其特征在于，所述放電單元為兩個(gè)NPN雙極型 達(dá)林頓結(jié)構(gòu)的復(fù)合晶體管或兩個(gè)PNP雙極型達(dá)林頓結(jié)構(gòu)的復(fù)合晶體管；當(dāng)放電 單元為第一 NPN雙極型晶體管和第二 NPN雙極型晶體管組成達(dá)林頓結(jié)構(gòu)的復(fù) 合晶體管時(shí)，所述放電單元的輸出端為所述第二 NPN管的發(fā)射極，所述笫一 NPN雙極型晶體管的P型基極與所述作為P型基極引線區(qū)的P型摻雜區(qū)采用N 型阱隔離；所述放電單元的輸入端為所述第一NPN管和第二NPN管的集電極， 采用N阱或者所述淺槽隔離將所述兩NPN管的集電極隔離；當(dāng)放電單元為兩 PNP雙極型達(dá)林頓結(jié)構(gòu)的復(fù)合晶體管時(shí)，所述放電單元的輸出端為兩PNP管的 集電極，采用所述P阱或所述淺槽隔離進(jìn)行隔離。
全文摘要
本發(fā)明提供了一種增強(qiáng)保護(hù)電路過電流能力的放電單元，它由達(dá)林頓結(jié)構(gòu)的復(fù)合晶體管組成，具有一個(gè)輸入端和一個(gè)輸出端；輸入端與焊盤連接，輸出端與放電總線/電源總線連接。放電單元由兩個(gè)NPN/PNP型雙極型達(dá)林頓結(jié)構(gòu)的復(fù)合晶體管以及兩個(gè)電阻組成；兩NPN型晶體管的放電單元制作中可采用阱隔離制作放電單元中兩個(gè)電阻可有效提高放電單元中兩個(gè)電阻的阻值，同時(shí)可增大NPN雙極型晶體管發(fā)射極和集電極面積提高放電單元的放大效率；兩PNP晶體管放電單元的制作中可采用阱或淺槽隔離兩PNP管的集電極。該保護(hù)電路采用了達(dá)林頓結(jié)構(gòu)的復(fù)合管放電單元以及其巧妙的制作方法，增強(qiáng)了保護(hù)電路的過電流能力和放電效率。
文檔編號(hào)H01L27/02GK101211908SQ20071017275
公開日2008年7月2日 申請(qǐng)日期2007年12月21日 優(yōu)先權(quán)日2007年12月21日
發(fā)明者毅 單 申請(qǐng)人:上海宏力半導(dǎo)體制造有限公司