專利名稱：混合取向基板上用于嵌入的溝槽存儲器的結構及制造方法
技術領域：
本發(fā)明大體上涉及半導體存儲器制造，且更特別地，涉及在混合取向技 術(HOT)基板上針對嵌入的溝槽存儲器例如溝槽電容器的自對準帶，以及 相關的方法。
背景技術：
隨著技術變得日益復雜，對于具有更多功能的集成電路(IC)的需求不 斷增長。為了提供具有最優(yōu)化設計的IC,要求高性能互補金屬氧化物半導體 (CMOS)器件具有附加特征例如嵌入的像動態(tài)隨機存取存儲器(DRAM) 一樣的存儲器件。關于提供所有這些特征的挑戰(zhàn)出現了，那就是每個特征都 在不同的條件下得到優(yōu)化。例如，高性能CMOS器件可完成在絕緣體上硅 (SOI)晶片上而存儲器件可建在體硅中。為了結合最好的"體技術"和最好的"SOI技術"，傳統(tǒng)技術存在為制 造構圖的SOI (部分體和部分SOI)晶片。利用這種途徑的一種這樣的技術 在SOI中集成了 DRAM。在這種情況下，DRAM陣列塊建在體硅中而邏輯 建在SOI中。SOI和體硅的使用允許基板表面上的不同晶體取向。這種工藝 技術稱為混合(表面)取向技術(hybrid orientation technology, HOT )。關于HOT技術和嵌入的存儲器的一個挑戰(zhàn)為有效地產生低電阻帶從而 使S OI基板上的晶體管的源極/漏極區(qū)域電耦合到體硅中嵌入的存儲器(例 如，溝槽電容器)的電極。特別的，傳統(tǒng)技術需要額外的掩膜且不能以自對 準方式產生該帶。因此，傳統(tǒng)技術表現為復雜且高成本的方法。發(fā)明內容包括在混合取向技術(HOT)基板上針對嵌入的溝槽存儲器(例如，溝 槽電容器)的自對準帶的結構和相關的技術被公開。 一種結構包括混合取 向基板，該混合取向基板包括絕緣體上半導體(SOI)區(qū)和體半導體區(qū)；在 SOI區(qū)上方的晶體管；在體半導體區(qū)中的溝槽電容器；和自對準帶，由晶體 管的源極/漏極區(qū)域延伸到溝槽電容器的電極。該方法不需要附加的掩模以產 生該帶，結果得到自對準帶且提高了器件性能。在一實施例中，該帶為硅化物帶。本發(fā)明的第一方面提供了一種結構，包括包括絕緣體上半導體(SOI) 區(qū)和體半導體區(qū)的混合取向基板；在SOI區(qū)上方的晶體管；在體半導體區(qū)中 的溝槽電容器；和自對準帶，由晶體管的源極/漏極區(qū)域延伸到溝槽電容器的 電極。本發(fā)明的第二方面提供了一種方法，包括提供包括絕緣體上半導體 (SOI)區(qū)和體半導體區(qū)的混合取向基板；形成橫跨SOI區(qū)和體半導體區(qū)之 間的界面的溝槽，溝槽截止在SOI區(qū)的掩埋絕緣體上且延伸到體半導體區(qū) 中；在溝槽中沉積節(jié)點電介質和第一導電部分從而在溝槽中形成溝槽電容 器；凹陷溝槽電容器；形成鄰近SOI區(qū)的半導體層的第二導電部分；在溝槽 電容器和第二導電部分上方形成溝槽隔離；在SOI區(qū)上形成晶體管，由此去 除鄰近半導體層在第二導電部分上方的一部分溝槽隔離；和在晶體管和溝槽 電容器之間形成自對準帶。本發(fā)明的第三方面提供了一種結構，包括包括絕緣體上半導體(SOI) 區(qū)和體半導體區(qū)的混合取向基板；SOI區(qū)上方的晶體管；在體半導體區(qū)中的 溝槽電容器，該溝槽電容器包括在體半導體中的第 一部分和由第 一部分延伸 出來在SOI區(qū)的一部分掩埋絕緣體上方的第二部分；和由晶體管的源極/漏 極區(qū)域延伸到溝槽電容器的電極的自對準帶，該自對準帶包括至少 一 部分第 二部分。本發(fā)明的說明性的方面設計為解決在這里描述的問題和/或其他沒有討 論的問題。
由隨后的本發(fā)明的不同方面的詳細描述，該描述結合了描繪發(fā)明的不同 實施例的附圖，本發(fā)明的這些和其他特征將更加易于理解，其中圖1 - 8顯示依照本發(fā)明在混合取向技術(HOT)基板上形成自對準帶 的方法的一實施例，圖8顯示依照本發(fā)明一實施例的包括自對準帶的結構。需要注意的是本發(fā)明的附圖不按規(guī)定比例。附圖旨在只描繪本發(fā)明的典 型方面，因此不應理解為限制發(fā)明的范圍。在附圖中，附圖之間相似的數字 表示相似的元件。
具體實施方式
說到附圖，圖1-8顯示依照本發(fā)明在混合取向技術(HOT)基板100 (在下文中"混合取向基板，，)上形成自對準帶180 (圖8)的方法的一實施 例。如這里所用的，"取向"指晶片表面上的晶體結構或硅原子的周期排列。 圖1顯示提供包括絕緣體上半導體(SOI)區(qū)102和體半導體區(qū)104的混合 取向基板100。 SOI區(qū)102可包括半導體層106 (例如，硅)和掩埋絕緣層 108 (例如，硅氧化物)在半導體基板110 (例如，硅)之上，體半導體區(qū) 104由半導體基板110延伸出來。體半導體區(qū)104包括半導體層112在半導 體基板110之上。如所示，SOI區(qū)102的半導體層106具有與體半導體區(qū)104 的取向例如(110)不同的取向例如(100)。其他取向也可以被采用?；旌?取向基板100能夠以任何現在所知或以后發(fā)展的方式產生。例如，可以提供 SOI區(qū)102,接著刻蝕掉半導體層104和掩埋絕緣層108，接著半導體層112 由半導體基板110外延生長出來。SOI區(qū)102和體區(qū)104可通過界面層114 (例如，硅氧化物或硅氮化物)分隔開。這里所用的"半導體"可包括硅、鍺、硅鍺、硅碳化物和那些主要由一 個或多個III - V化合物半導體組成的物質，該化合物半導體具有由公式 Alx,Gax2lnx3Asy,PY2NY3SbY4定義的成分,其中XI、 X2、 X3、 Yl、 Y2、 Y3 和Y4表示相對比例，每個大于或等于零且XI + X2 + X3 + Yl + Y2 + Y3 + Y4=l (1為總相對摩爾量)。其他適合的基板包括II - VI化合物半導體，其 具有ZnA,CdA2SemTeB2成分，其中Al、 A2、 B1和B2為相對比例，每個大 于或等于零且A1+A2 + B1+B2:1 (1為總摩爾量)。此外，半導體基板的 一部分或整體可以是應變的。如圖2中所示，溝槽120橫跨過界面114形成在SOI區(qū)102和體半導體 區(qū)104之間。溝槽120可由任意現在所知或以后發(fā)展的方式形成。例如，如 圖所示，形成(例如沉積)墊層124 (例如，硅氧化物和/或硅氮化物)，硬 掩模126 (例如硼硅酸鹽玻璃)得到沉積、構圖和刻蝕至SOI區(qū)102和體半 導體區(qū)104的表面(未示出)。接著進行進一步刻蝕從而打開溝槽120。溝槽 120在去除SOI區(qū)102的硅層106之后截止到掩埋絕緣體108上，但延伸到 體半導體區(qū)104中(包括到半導體基板110中)。硬掩模126接著被去除以
任何現在所知或以后發(fā)展的方式，例如反應離子刻蝕(RIE)。如在這里所用的，"沉積，，可包括任何現在所知或以后發(fā)展的適合要沉積的材料的技術，例如，化學氣相沉積(CVD)、低壓CVD (LPCVD)、等離子體增強CVD (PECVD )、半大氣壓CVD ( SACVD)和高密度等離子體CVD ( HDPCVD )、 快速加熱CVD (RTCVD)、超高真空CVD (UHVCVD)、濺射沉積、離子 束沉積、電子束沉積、激光輔助沉積、熱氧化、熱氮化、旋轉方法(spin-on method)、物理氣相沉積(PVD )或原子層沉積(ALD )。掩埋絕緣層108上 方的一部分界面層114可在刻蝕溝槽120的工藝期間被去除。圖3顯示在溝槽120中沉積節(jié)點電介質130和導電材料的第一導電部分 132從而在溝槽120中形成溝槽電容器134。節(jié)點電介質130可包括任意現 在所知或以后發(fā)展的絕緣體，其適合形成溝槽電容器134，例如硅氧化物、 硅氮化物、硅氧氮化物、具有高于約10的相對介電常數的高K材料或任意 這些材料的組合。高K材料的例子包括但不限于金屬氧化物例如Ta2Os、 BaTi03 、 Hf02 、 Zr02 、 A1203 ，或金屬硅酸鹽例如HfA1 SiA20A3或HfA1 SiA20A3NA4, 其中A1、 A2、 A3和A4表示相對比例，每個大于或等于零且Al + A2 + A3 + A4= 1 ( 1為總相對摩爾量)。第一導電部分132可包括例如無定形硅、多 晶硅、鍺、硅鍺、金屬(例如鴒、鈦、鉭、釘、鈷、銅、鋁)、導電金屬化 合物材料(例如硅化鴒、氮化鎢、氮化鈦、氮化鉭、氧化釕、硅化鈷、硅化 鎳)或這些材料的任何適當的組合。第一導電部分132可還包括摻雜物。在 一實施例中，第一導電部分132包括摻雜的多晶硅。形成節(jié)點電介質130和 第一導電部分132的方法包括但不限于熱氧化、化學氧化、熱氮化、原子層 沉積(ALD)、低壓化學氣相沉積(LPCVD)、等離子體增強化學氣相沉積 (PECVD)、高密度等離子體化學氣相沉積(HDPCVD)、次大氣壓化學氣 相沉積(SACVD)、快速加熱化學氣相沉積(RTCVD)、限制反應過程化學 氣相沉積(LRPCVD)、超高真空化學氣相沉積(UHVCVD)、金屬有機化學 氣相沉積(MOCVD)、分子束外延(MBE)、物理氣相沉積、濺射、電鍍、 蒸發(fā)、離子束沉積、電子束沉積和/或激光輔助沉積。如本領域所知，溝槽電容器134包括硅基板110內的電極136,其通過 節(jié)點電介質130與由溝槽120內部的第一導電部分132形成的另一電4及138 分隔開?？梢該诫s半導體基板110的部分或整體且因此電極136可設置在摻 雜的區(qū)域中。在沉積第一導電部分132之后于此時可執(zhí)行平坦化(例如，化
學機械拋光(CMP))。圖4顯示凹陷溝槽電容器134，其可包括刻蝕第一導電部分132和去除 任何暴露的節(jié)點電介質130。溝槽電容器134顯示為凹進到剛剛低于掩埋絕 緣體層108的表面140;然而，它可以處于相對于表面140例如更高或更4氐的其他位置。圖5顯示形成鄰近SOI區(qū)102的硅層106的導電材料的第二導電部分 150。第二導電部分150可包括例如無定形硅、多晶硅、鍺、硅鍺、金屬(例 如鴒、鈦、鉭、釕、鈷、銅、鋁)、導電金屬化合物材料(例如硅化鴒、氮 化鴒、氮化鈦、氮化鉭、氧化釕、硅化鈷、硅化鎳)或這些材料的任何適當 的組合。第二導電部分150可在第一導電部分132上方延伸直到硅層106。 如在這里更詳細的描述，溝槽電容器134現在包括第一導電部分132和第二 導電部分150。圖6顯示在包括第二導電部分150的溝槽電容器134上方形 成溝槽隔離152?？梢圆捎萌我饧夹g例如刻蝕且接著沉積電介質例如硅氧化 物而形成溝槽隔離152。圖7顯示在SOI區(qū)102上形成晶體管160。無源晶體管161也可以于此 時形成在溝槽電容器134上方位于隔離區(qū)域152上。無源晶體管161可以有 利于帶180 (圖8)的自對準，然而可不在所有情況下都為必要的，例如， 溝槽隔離152和/或其他材料可被用于自對準目的。可采用任意現在所知或以 后發(fā)展的技術形成每個晶體管160、 161。例如，可去除(例如通過刻蝕或拋 光)墊層124 (圖6),可進行離子注入從而使摻雜物(未示出)進入在半導 體層106中的溝道區(qū)域163中，可沉積柵介電層166 (例如硅化鉿、氧化鉿、 硅化鋯、氧化鋯、氧化硅、氮化硅、氧氮化硅、高K材料或這些材料的任意 組合)，和可從柵介電層166和柵導體層168對柵極170構圖和刻蝕。可如 本領域所知的加上間隔壁169。在后一個刻蝕期間，鄰近硅層106的溝槽隔 離152的部分162被去除掉從而暴露至少一部分第二導電部分150的頂表面。 然后源極/漏極164可以通過離子注入形成在鄰近柵極170的硅層106中。在 離子注入工藝期間，摻雜物也被注入到第二導電部分150的暴露的部分，在 第二導電部分150中形成自對準摻雜的帶172。源極/漏極164的一個終端通 過摻雜的帶172電連接到第二導電部分150的保留部分。注意由于晶體管161 形成在溝槽隔離152上，所以它不包括源極/漏極區(qū)域。圖8顯示在晶體管160和溝槽電阻器134之間形成自對準帶180。在一 實施例中，這種形成包括同時形成硅化物182在半導體層106和至少一部分 摻雜的帶172中，即在第二導電部分150中。包括但不限于硅化鈦、硅化鎳 和硅化鈷的硅化物182可采用任何現在所知或以后發(fā)展的技術形成，例如， 沉積金屬例如鈦、鎳、鈷，退火使得金屬與硅反應，和去除未反應的金屬。 硅化物182形成在硅層106和摻雜的帶172 (例如多晶硅的)中，產生硅化 物帶180。帶180由此自對準到溝槽電容器134 (和晶體管161，在使用時) 和晶體管160。在另一實施例中，這種形成包括同時使雜質進入半導體層106 和至少一部分第二導電部分150中，例如通過簡單地形成源極/漏極區(qū)域164 和摻雜的帶172。在這種情況下，自對準帶180包括摻雜物。圖8還顯示依照本發(fā)明的結構200的一實施例。結構200包括包括 SOI區(qū)102和體半導體區(qū)104的混合取向基板100、 SOI區(qū)102上方的晶體 管160、體半導體區(qū)104中的溝槽電容器134、從晶體管160的源極/漏極區(qū) 域164延伸到溝槽電容器134的電極138的自對準硅化物帶180。溝槽電容 器134包括第一導電部分132在體半導體區(qū)104中和第二導電部分150。第 二導電部分150可從第一導電部分132延伸出來且具有在SOI區(qū)102的掩埋 絕緣體108的部分190上方延伸出來的一部分該第二導電部分150。自對準 硅化物帶180包括至少一部分第二導電部分150。如圖8中所示，源極/漏極 區(qū)域164中硅化物帶180的表面192可以為不平坦的，其具有鄰近溝槽電容 器134的硅化物帶的表面194。溝槽隔離152使溝槽電容器134與其他結構 (未示出)隔離。如上所述，溝槽隔離152可包括在其上方的無源晶體管161 使得帶180在晶體管160和無源晶體管161之間自對準。溝槽隔離152可在 溝槽電容器134上方延伸。本發(fā)明的不同方面的前述已經給出用于說明和描述的效果。這并不旨在 成為無遺漏的或是限制本發(fā)明為所公開的精簡形式，且明顯地，可以進行一 些修改和改變。對本領域的一般技術人員可以很明白的這種修改和改變旨在 包括在由隨附的權利要求所界定的本發(fā)明的范圍內。
權利要求
1.一種結構，包括混合取向基板，包括絕緣體上半導體區(qū)和體半導體區(qū)；晶體管，在該絕緣體上半導體區(qū)上方；溝槽電容器，在該體半導體區(qū)中；和自對準帶，由該晶體管的源極/漏極區(qū)域延伸到該溝槽電容器的電極。
2. 權利要求1的結構，其中該溝槽電容器包括在該體半導體區(qū)中的第一 導電部分和由第 一導電部分延伸出來在該絕緣體上半導體區(qū)的 一部分掩埋 絕緣體上方的第二導電部分，該自對準帶包括至少一部分第二導電部分。
3. 權利要求2的結構，其中在該晶體管的源極/漏極區(qū)域中的該自對準 帶的表面是不平坦的，其具有鄰近該溝槽電容器的該自對準帶的表面。
4. 權利要求l的結構，其中該自對準帶包括摻雜物。
5. 權利要求l的結構，其中該自對準帶包括硅化物。
6. 權利要求1的結構，還包括溝槽隔離，使該溝槽電容器與其它結構隔離；和 無源晶體管，在該溝槽隔離上方；其中該自對準帶為在該晶體管和該無源晶體管之間自對準。
7. 權利要求1的結構，其中每個半導體區(qū)包括硅。
8. —種方法，包括提供混合取向基板，其包括絕緣體上半導體區(qū)和體半導體區(qū)； 形成橫跨該絕緣體上半導體區(qū)和該體半導體區(qū)之間的界面的溝槽，該溝 槽截止到該絕緣體上半導體區(qū)的掩埋絕緣體上且延伸到該體半導體區(qū)中；在該溝槽中沉積節(jié)點電介質和第一導電部分，從而在該溝槽中形成溝槽 電容器；凹陷該溝槽電容器；形成鄰近該絕緣體上半導體區(qū)的半導體層的第二導電部分； 形成溝槽隔離，在該溝槽電容器和第二導電部分上方； 在該絕緣體上半導體區(qū)上形成晶體管，由此鄰近該半導體層的第二導電 部分上方的一部分該溝槽隔離被去除掉；和形成自對準帶，在該晶體管和該溝槽電容器之間。
9. 權利要求8的方法，其中形成該自對準帶包括同時形成硅化物在該半導體層和至少一部分第二導電部分中。
10. 權利要求8的方法，其中形成該自對準帶包括同時使摻雜物進入該 半導體層和至少一部分第二導電部分中。
11. 權利要求8的方法，其中形成該晶體管還包括在該溝槽電容器上方 在該溝槽隔離上形成另一個晶體管，和其中該形成該自對準帶為在該晶體管和該另一個晶體管之間自對準。
12. 權利要求8的方法，其中形成第一導電部分和形成第二導電部分包 括沉積多晶硅。
13. —種結構，包括混合取向基板，包括絕緣體上半導體區(qū)和體半導體區(qū)； 晶體管，在該絕緣體上半導體區(qū)上方；溝槽電容器，在該體半導體區(qū)中，該溝槽電容器包括在該體半導體中的 第 一部分和由第 一部分延伸出來在該絕緣體上半導體區(qū)的一部分掩埋絕緣 體上方的第二部分；和自對準帶，由該晶體管的源極/漏極區(qū)域延伸到該溝槽電容器的電極，該 自對準帶包括至少一部分第二部分。
14. 權利要求13的結構，其中該溝槽電容器的第一部分和第二部分包括 多晶娃。
15. 權利要求13的結構，其中在該源極/漏極區(qū)域中的該帶的表面為不 平坦的，其具有鄰近該溝槽電容器的該帶的表面。
16. 權利要求13的結構，其中至少一部分該帶包括硅化物。
17. 權利要求13的結構，其中至少一部分該帶包括該溝槽電容器的第二 部分的摻雜的部分。
18. 權利要求13的結構，還包括使溝槽電容器與其它結構隔離的溝槽隔 離和在該溝槽隔離上方的無源晶體管。
19. 權利要求18的結構，其中該自對準帶為在該晶體管和該無源晶體管 之間自對準。
20. 權利要求18的結構，其中該溝槽隔離在該溝槽電容器上方延伸。
全文摘要
本發(fā)明公開了包括在混合取向技術(HOT)基板上針對嵌入的溝槽存儲(例如，溝槽電容器)的自對準帶的結構和相關的方法。一種結構包括混合取向基板，該混合取向基板包括絕緣體上半導體(SOI)區(qū)和體半導體區(qū)；在SOI區(qū)上方的晶體管；在體半導體區(qū)中的溝槽電容器；和自對準帶，由晶體管的源極/漏極區(qū)域延伸到溝槽電容器的電極。該方法不需要附加的掩模以產生該帶，結果得到自對準帶且提高了器件性能。在一個實施例中，該帶為硅化物帶。
文檔編號H01L27/12GK101159272SQ200710152890
公開日2008年4月9日 申請日期2007年9月21日 優(yōu)先權日2006年10月5日
發(fā)明者卡爾·J·雷登斯, 拉馬錢德拉·迪瓦卡魯尼, 程慷果 申請人:國際商業(yè)機器公司