半導體器件及其制造方法

文檔序號：7235063閱讀：343來源：國知局

專利名稱：半導體器件及其制造方法
技術領域：
本發(fā)明涉及一種半導體器件及其制造方法。
技術背景高壓器件可以使用漏極延伸NMOS (DENMOS) 。 DENMOS可以設置成具有高于工作電壓的擊穿電壓，從而將其用作高壓器件。DENMOS可以具有典型的NMOS晶體管結構，但是在漏極區(qū)域中具有漂移區(qū)。DENMOS 中的漂移區(qū)可具有相對低的密度(例如1E16 5E17原子/cm3)，從而可將 DENMOS用在高壓電路中。雖然DENMOS晶體管的結構可被設計為具有相對高的擊穿電壓，以在高電壓下運行，但是在靜電放電(ESD)時對不期望的放電電流進行分流的效率卻比較低。這種較低的效率可能是由于漂移區(qū)具有相對低的密度而引起的。可以在較短時間(例如，小于約100nsec)內(nèi)進入ESD狀態(tài)。因此，可以在DENMOS器件中加入寄生NPN-BJT，使得較高電流(例如1A 2A)可以瞬間流過DENMOS 。但是電流可能沿著DENMOS晶體管的溝道表面流動，所以會由于EDS應力電流的存在而引起電流局部化(current localization)現(xiàn)象。圖1表示TDDNMOS (三重擴散漏極NMOS)，其試圖緩解電流局部化現(xiàn)象和以相對校對的效率對不期望的放電電流進行分流。TDDNMOS可以通過在一系列步驟中擴散雜質(zhì)而形成。如圖1所示，在半導體襯底21的預定區(qū)域中形成多個隔離層22。半導體襯底21可具有P阱以及在隔離層22之間形成的柵極23。可以通過將P 型摻雜物注入半導體襯底201，以在隔離層22之間形成阱拾取區(qū)24?？梢?通過注入高密度N型摻雜物，以在隔離層22和柵極23之間形成源極有源區(qū) 25。可通過三個步驟來執(zhí)行N型摻雜物注入工藝，以在柵極23與隔離層22 之間形成漏極?？梢栽诘兔芏嚷O漂移區(qū)26中形成高密度漏極有源區(qū)27。可以在低密度漏極漂移區(qū)26中形成雜質(zhì)區(qū)28，使得雜質(zhì)區(qū)28與高密度漏極有源區(qū)27完全或充分重疊。可通過同一摻雜物注入過程同時形成源極有源區(qū)25與漏極有源區(qū)27。在形成源極有源區(qū)25和漏極有源區(qū)27之后，它們的雜質(zhì)密度基本上相同。柵極23下的P阱可以定義溝道，且可以通過注入雜質(zhì)形成。柵極23下的P 阱中的雜質(zhì)密度可以小于漏極漂移區(qū)26中的雜質(zhì)密度。柵極23、阱拾取區(qū)24和源極有源區(qū)25可以共同連接地線(Vss線)。漏極有源區(qū)27可以連接電源線或單獨的輸入/輸出焊盤。但是，TDDNMOS (如圖l所示)會要求另外的注入工藝，以引導電流以垂直方向流入。而且，為了改善熱失控(thermal runaway)電流，必須進行額外的注入和/或掩模工藝。在制造工藝中，額外的工藝可能很昂貴，從而不利于制造者和消費者。發(fā)明內(nèi)容本發(fā)明實施例涉及一種具有ESD (靜電放電)保護的半導體器件。本發(fā) 明實施例涉及一種方法，用以制造這樣一種半導體器件，其具有可不需要注入和/或掩模工藝的ESD (靜電放電)保護功能。本發(fā)明中實施例，半導體器件包括至少一個以下元件，即通過在半導體襯底中的隔離層之間注入雜質(zhì)所形成的阱區(qū)；在阱區(qū)上部形成的漂移區(qū)；在半導體襯底上形成的并同時與漂移區(qū)一側重合的柵極圖案；在漂移區(qū)上形成的與柵極圖案相鄰的至少一個STI (淺溝槽隔離)。

圖l表示TDDNMOS (三重擴散漏極NMOS)。圖2和圖3表示根據(jù)本發(fā)明實施例的半導體器件。圖4至圖8表示根據(jù)本發(fā)明實施例的半導體器件的特性。
具體實施例方式
圖2表示本發(fā)明實施例的高壓ESD保護器件。根據(jù)本發(fā)明實施例，可以在半導體襯底100上形成氧化層。可將雜質(zhì)注入半導體襯底100，從而形成阱區(qū)110 (例如HP阱區(qū)或HN阱區(qū))。根據(jù)本發(fā)明實施例，可以在半導體襯底100的漂移區(qū)140 (例如，N漂移區(qū))中形成淺溝槽隔離(STI) 130。可以在半導體襯底100中形成隔離層120?？梢耘c柵極圖案150相鄰地形成 STI 130。在本發(fā)明實施例中，可以在半導體襯底ioo上和/或上方形成氧化層。可以在半導體襯底100上和/或上方形成光致抗蝕劑圖案?？梢栽诎雽w襯底 IOO上進行蝕刻工藝，以形成多個溝槽。根據(jù)本發(fā)明實施例，可以在用以定義有源區(qū)的溝槽中形成至少一個隔離層120和/或STI 130。在本發(fā)明實施例中，可以用硅氧化物(例如，Si02)填充溝槽，以形成至少一個隔離層120 和/或STI 130。根據(jù)本發(fā)明實施例，在形成隔離層120和/或STI 130之后，可將P型或 N型摻雜物注入阱110中，以形成漂移區(qū)140。在本發(fā)明實施例中，可以基本上在絕緣層120外形成漂移區(qū)140?？梢栽谮錓IO和隔離層120上和/或上方形成柵極圖案150。在本發(fā)明實施例中，漂移區(qū)140的深度可以大于源區(qū) (其可以在后面的工藝中形成)的深度。源區(qū)可不與漂移區(qū)140對稱?？梢孕纬筛采w層(例如，包括氧化物)，以覆蓋包括柵極氧化層、多晶硅和/或其它柵極結構的柵極圖案150?？梢栽诟采w層上和/或上方形成光致抗蝕劑圖案。可以通過使用光致抗蝕劑圖案作為掩模，將摻雜物注入半導體襯底100，以形成源區(qū)和/或漏區(qū)。源區(qū)可以淺摻雜有n+和p+摻雜物。漏區(qū)可以淺摻雜有n+摻雜物?？梢栽跂艠O圖案150的表面上和/或上方沉積氮化硅層。可以從氮化硅層在柵極圖案150的側壁上(例如，通過回蝕工藝)形成間隔件?？梢詫τ诟?蓋層進行硅化物工藝，以對部分覆蓋層添加硅化物。如圖3所示，根據(jù)本發(fā)明實施例，可以在漂移區(qū)240中形成兩個STI(STI 231和STI 232)，漂移區(qū)240圍繞這兩個隔離區(qū)。根據(jù)本發(fā)明實施例，STI 231 和STI 232可與柵極圖案250相鄰。根據(jù)本發(fā)明實施例，可以在半導體襯底 200中形成漂移區(qū)240、隔離層220、 HP阱210。根據(jù)本發(fā)明實施例，圖2和圖3表示高壓ESD保護器件，其在柵極和漏
極有源區(qū)之間的漂移區(qū)中具有至少一個STI。在本發(fā)明實施例中，圖2和圖 3所示的器件具有DENMOS結構，其可以將ESD保護性能最大化。圖4A是表示在漂移區(qū)沒有STI的半導體器件在擊穿狀態(tài)下的碰撞電離的相片。根據(jù)本發(fā)明實施例，圖4B表示在漂移區(qū)具有STI的半導體器件在擊穿狀態(tài)下的碰撞電離的相片。如圖4B所示，耗盡區(qū)在STI區(qū)130及其周圍。如圖4A和圖4B所示，圖4B所示的半導體器件(g卩，在漂移區(qū)具有STI) 的碰撞電離與圖4A所示的半導體器件(即，在漂移區(qū)沒有STI)的碰撞電離基本上相似。圖5表示在漂移區(qū)具有STI ("本發(fā)明實施例的DENMOS結構")和在漂移區(qū)沒有STI ("現(xiàn)有技術的DENMOS結構")的ESD保護的電流-電壓特性。如圖所示，不考慮在漂移區(qū)是否具有STI，電流-電壓特性基本上相同。因此，根據(jù)本發(fā)明實施例，在擊穿電壓下運行時，即使在漂移區(qū)中增加STI也基本不會影響ESD保護器件的電流-電壓特性。圖6A表示當施加的電壓高于擊穿電壓時漂移區(qū)沒有STI的ESD保護器件的碰撞電離。如圖6A所示，漂移區(qū)沒有STI，在漏極有源區(qū)中會出現(xiàn)碰撞電離，從而導致器件更加復雜。例如，由于相對較高的內(nèi)部溫度所引起的 ESD可導致器件損壞。如圖7A所示，在漂移區(qū)沒有STI的ESD保護器件中，在漂移區(qū)與漏極有源區(qū)匹配的區(qū)域存在相對較高的溫度分布。圖6B表示根據(jù)本發(fā)明實施例的在漂移區(qū)具有STI的ESD保護器件的碰撞電離。在本發(fā)明實施例中，在漂移區(qū)與漏極有源區(qū)匹配的區(qū)域中配置有STI 130。如圖6B所示，根據(jù)本發(fā)明實施例，碰撞電離在STI130附近最小化。如圖6B和圖7B所示，根據(jù)本發(fā)明實施例，使得由于碰撞電離和溫度分布所導致的在ESD狀態(tài)下的半導體器件的故障最小化。在本發(fā)明實施例中，STI 130可以使電流(例如，相對較高電平的電流)從半導體襯底表面轉向而深入至半導體襯底中。根據(jù)本發(fā)明實施例，電流轉向可以改善半導體器件中 ESD保護的特性。根據(jù)本發(fā)明實施例，圖8表示漂移區(qū)具有STI ("本發(fā)明實施例")的 ESD保護結構(例如，DENMOS結構)與漂移區(qū)沒有STI ("現(xiàn)有技術") 的ESD保護結構相比可以具有相對較低的由ESD電流引起的內(nèi)部溫度。根據(jù)本發(fā)明實施例，如果在漏極有源區(qū)和漂移區(qū)之間形成具有至少一個STI的高壓ESD保護器件，則不需要額外的掩模工藝，從而可以將制造成本最小化。在本發(fā)明實施例中，在漏極有源區(qū)和漂移區(qū)之間形成的STI可以將工作電流的方向從半導體器件表面轉向，并垂直進入半導體襯底中，從而將在操作期間的半導體器件的損壞最小化。對本領域技術人員顯而易見的是本發(fā)明公開的內(nèi)容可以具有多種修改和改變。因此在本發(fā)明的權利要求和其等價變型的范圍內(nèi)，可以對本發(fā)明公開的內(nèi)容的修改和改變是明顯的和清楚。
權利要求
1.一種裝置，包括半導體襯底；在該半導體襯底上形成的柵極；在該半導體襯底中形成的漂移區(qū)，其中所述漂移區(qū)與所述柵極相鄰；和在該漂移區(qū)中形成的至少一個隔離區(qū)。
2. 根據(jù)權利要求1所述的裝置，其中所述至少一個隔離區(qū)是淺溝槽隔離。
3. 根據(jù)權利要求1所述的裝置，其中所述至少一個隔離區(qū)由兩個隔離區(qū) 構成。
4. 根據(jù)權利要求1所述的裝置，其中所述至少一個隔離區(qū)由一個隔離區(qū) 構成。
5. 根據(jù)權利要求1所述的裝置，其中在晶體管的阱區(qū)中形成所述漂移區(qū)。
6. 根據(jù)權利要求5所述的裝置，其中用N型摻雜物注入所述阱區(qū)；且用P型摻雜物注入所述漂移區(qū)。
7. 根據(jù)權利要求5所述的裝置，其中用P型摻雜物注入所述阱區(qū)；且用N型摻雜物注入所述漂移區(qū)。
8. 根據(jù)權利要求1所述的裝置，其中所述柵極與所述漂移區(qū)的一側重疊。
9. 根據(jù)權利要求1所述的裝置，其中所述裝置是漏極延伸NMOS晶體管。
10. 根據(jù)權利要求1所述的裝置，其中在該漂移區(qū)中形成的所述至少一個隔離區(qū)被設置成用以將電流從所述半導體襯底的表面轉向。
11. 一種方法，包括在半導體襯底中形成至少一個隔離區(qū)；在所述半導體襯底中形成漂移區(qū)，其中該漂移區(qū)圍繞在所述至少一個隔離區(qū)；和在所述半導體襯底上形成柵極。
12. 根據(jù)權利要求11所述的方法，其中所述至少一個隔離區(qū)是淺溝槽隔離。
13. 根據(jù)權利要求11所述的方法，其中所述至少一個隔離區(qū)由兩個隔離區(qū)構成。
14. 根據(jù)權利要求11所述的方法，其中所述至少一個隔離區(qū)由一個隔離區(qū)構成。
15. 根據(jù)權利要求11所述的方法，包括在所述半導體襯底中形成阱區(qū)，其中在形成所述阱區(qū)后，在所述阱區(qū)中形成所述漂移區(qū)。
16. 根據(jù)權利要求15所述的方法，其中用N型摻雜物注入所述阱區(qū)；且用P型慘雜物注入所述漂移區(qū)。
17. 根據(jù)權利要求15所述的方法，其中用P型摻雜物注入所述阱區(qū)；且用N型摻雜物注入所述漂移區(qū)。
18. 根據(jù)權利要求11所述的方法，其中所述柵極與所述漂移區(qū)的一側重
19. 根據(jù)權利要求11所述的方法，其中所述方法用于形成漏極延伸 NMOS晶體管的至少一部分。
20. 根據(jù)權利要求11所述的方法，其中在該漂移區(qū)中形成的所述至少一個隔離區(qū)被設置成用以將電流從所述半導體襯底的表面轉向。
全文摘要
本發(fā)明提供一種半導體器件及其制造方法，該半導體器件包括至少一個以下元件，即通過在半導體襯底中的隔離層之間注入雜質(zhì)所形成的阱區(qū)；在阱區(qū)上部形成的漂移區(qū)；在半導體襯底上形成的并同時與漂移區(qū)一側重合的柵極圖案；在漂移區(qū)上形成的與柵極圖案相鄰的至少一個STI(淺溝槽隔離)。
文檔編號H01L29/78GK101150146SQ200710152838
公開日2008年3月26日申請日期2007年9月18日優(yōu)先權日2006年9月18日
發(fā)明者金山弘申請人:東部高科股份有限公司

完整全部詳細技術資料下載