專利名稱：半導(dǎo)體封裝件及其制法的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體封裝件及其制法，尤其指一種可增加電性
輸入/輸出端(i/o)的導(dǎo)線架式半導(dǎo)體封裝件及其制法。
背景技術(shù)：
傳統(tǒng)的導(dǎo)線架式半導(dǎo)體封裝件，例如四方扁平式半導(dǎo)體封裝件
(Quad Flat Package, QFP)，其制作方式是提供一具有芯片座(Die Pad) 及多導(dǎo)腳(Lead)的導(dǎo)線架，以于該芯片座上粘置一芯片，進(jìn)一步通過 多焊線(Wire)電性連接該芯片上表面的焊墊(Pad)與其對(duì)應(yīng)的多導(dǎo)腳， 并以一封裝膠體包覆該芯片及焊線而形成一導(dǎo)線架型式半導(dǎo)體封裝 件。
這種傳統(tǒng)的導(dǎo)線架式半導(dǎo)體封裝件的缺點(diǎn)為作為電性輸入/輸出
端(i/o)的導(dǎo)腳僅能排列于封裝膠體的周邊，故其能提供的I/O將受制于
封裝膠體的大小，而無法滿足業(yè)界電子產(chǎn)品多I/O的需求。為解決上述 的問題遂有球柵數(shù)組式(BGA)半導(dǎo)體封裝件的產(chǎn)生。
傳統(tǒng)的球柵數(shù)組式(BGA)半導(dǎo)體封裝件的制法使用一上、下表面 設(shè)有多線路的基板(substrate)，以于該基板上表面上粘置一芯片，再通 過焊線電性連該芯片上表面的焊墊(Pad)與該基板上表面的線路，進(jìn)一 步通過基板內(nèi)部的導(dǎo)電線路及通孔(via)而電性連接至基板下表面的線 路，進(jìn)一步在形成于該基板下表面線路終端的悍球墊(ball pad)上植設(shè)焊
球，以供芯片電性連接至外部裝置，從而利用整個(gè)基板的面積的i/o安
排從而得到更多I/O。
但是此種球柵數(shù)組式半導(dǎo)體封裝件的基板上表面的線路、基板中 的導(dǎo)電結(jié)構(gòu)、及基板下表面的線路布局、制作過程復(fù)雜且材料成本極 高，造成此種可提供高I/0的封裝件仍有成本太高的問題，無法滿足業(yè)
界的低成本、高i/o的需求。
另請(qǐng)參閱圖1，美國專利第5,854,512號(hào)又揭示一種結(jié)合有球柵
數(shù)組基板與導(dǎo)腳的半導(dǎo)體封裝件，得以提供更高密度的i/o的能力，其 主要是提供一上、下表面形成有第一線路111及第二線路112的基板 11，并于該基板11上表面上通過一非導(dǎo)電膠而將一導(dǎo)腳架的多導(dǎo)腳12 粘置于該第一線路111上，且于該基板11第一表面上連接安置一芯片 13，并使該芯片13通過焊線14而電性連接至該第一線路111的焊指 (finger)1110及該導(dǎo)腳12，接著在該基板11上形成包覆該芯片13及焊 線14的封裝膠體15，及在該基板11第二線路112的焊球墊(solderball pad)1120上植設(shè)焊球16及彎折該導(dǎo)腳12，以構(gòu)成一具導(dǎo)腳的球柵數(shù)組 式半導(dǎo)體封裝件，從而通過該導(dǎo)腳的設(shè)置提供額外的I/0數(shù)目。相關(guān)的 技術(shù)內(nèi)容亦可參閱美國專利第4，763，188、 5,420,758、 5,365,409、 5，438,478、 5,386,141、 5,283,717、 5,502,289等。
但是這種方法較現(xiàn)有的球柵數(shù)組式(BGA)半導(dǎo)體封裝件的工藝 仍然成本太高而無法為業(yè)界所接受。
請(qǐng)參閱圖2A至2E，鑒于此，美國專利第6,876,068號(hào)從而揭示 一種不需使用昂貴的BGA基板結(jié)構(gòu)而可增加電性輸入/輸出瑞(I/0)的 導(dǎo)線架式半導(dǎo)體封裝件及其制法，其提供一導(dǎo)線架22，該導(dǎo)線架22 具有一芯片座220、多設(shè)于該芯片座220內(nèi)部周圍的第一導(dǎo)腳221、及 多圍繞設(shè)于該芯片座220外部且間隔一段距離的第二導(dǎo)腳222，其中該 第一導(dǎo)腳221間形成有相間隔的開槽2210，并設(shè)有連接的第一連桿 2211，該第二導(dǎo)腳進(jìn)一步設(shè)有相連的第二連桿2221(如圖2A及2B所 示，其中該圖2B為對(duì)應(yīng)圖2A的的剖面示意圖)；以供一芯片23連接 安置于該芯片座220上，并通過多焊線24電性連接至該第一導(dǎo)腳221 及第二導(dǎo)腳222(如圖2C所示)，再形成包覆該芯片23、芯片座220、 第一導(dǎo)腳221及部分第二導(dǎo)腳222的封裝膠體25，并使該芯片座220 下表面、第一導(dǎo)腳221下表面及第二導(dǎo)腳222外端部分外露出該封裝 膠體25(如圖2D所示)，之后再對(duì)該第一連桿2211進(jìn)行蝕刻或切割作 業(yè)，以分離各所述第一導(dǎo)腳221，以及分離、彎折各所述第二導(dǎo)腳222， 從而通過第一導(dǎo)腳221的設(shè)置而增加封裝件可用的電性輸入/輸出端。
然而由于前述工藝中須利用蝕刻或切割方式分離各所述第一導(dǎo) 腳，不僅工藝復(fù)雜且增加成本；再者在第一導(dǎo)腳經(jīng)蝕刻或切割處因?yàn)?封裝膠體包覆不足，易發(fā)生裂損及濕氣入侵的問題，另外該經(jīng)蝕刻或 切割處的第一導(dǎo)腳斷面易發(fā)生氧化造成后續(xù)將封裝件利用表面粘著技
術(shù)(SMT)焊接于外部裝置時(shí)，焊錫材料無法有效濕潤(rùn)(wetting)其上，造 成焊接不良問題；此外，當(dāng)?shù)谝粚?dǎo)腳的排列密度高時(shí)，于封裝模壓時(shí) 易造成該第一導(dǎo)腳的下表面因溢膠發(fā)生電性連接表面被封裝膠體遮覆 問題，而須額外進(jìn)行去膠作業(yè)。
因此，如何提供一種低成本且具有多額外電性輸入/輸出端(1/0) 的導(dǎo)架式半導(dǎo)體封裝件及其制法，同時(shí)不需進(jìn)行蝕刻、切割分離作業(yè)，
以及可避免額外電性輸入/輸出端(i/o)發(fā)生裂損、濕氣入侵、無法有效
濕潤(rùn)、溢膠等問題，實(shí)為目前相關(guān)業(yè)界所亟待解決的課題。

發(fā)明內(nèi)容
鑒于以上現(xiàn)有的缺點(diǎn)，本發(fā)明的一個(gè)目的在于提供一種低成本且
具有多額外電性輸入/輸出端(i/o)的半導(dǎo)體封裝件及其制法。
本發(fā)明的又一 目的是提供一種不需進(jìn)行蝕刻、切割分離作業(yè)的半 導(dǎo)體封裝件及其制法。
本發(fā)明的又一 目的是提供一種可避免額外電性輸入/輸出端(izo)
發(fā)生裂損及濕氣入侵的半導(dǎo)體封裝件及其制法。
本發(fā)明的再一目的是提供一種可避免額外電性輸入/輸出端(1/0) 無法有效濕潤(rùn)的半導(dǎo)體封裝件及其制法。
本發(fā)明的另一 目的是提供一種可避免額外電性輸入/輸出端(1/0) 發(fā)生溢膠問題的半導(dǎo)體封裝件及其制法。
為達(dá)上述目的及其它相關(guān)的目的，本發(fā)明提供一種半導(dǎo)體封裝件 的制法，包括提供導(dǎo)線架及表面布設(shè)有多連接墊的載板，該導(dǎo)線架 具有芯片座及多圍繞該芯片座周圍的導(dǎo)腳，以將該該芯片座連接安置 于該載板的上表面，其中該載板的平面尺寸大于芯片座平面尺寸，以 使該載板上表面的連接墊外露出該芯片座；將至少一芯片連接安置于 該芯片座與載板接合的一側(cè)；通過多焊線以供該芯片電性連接至該載 板上表面的連接墊及導(dǎo)線架的導(dǎo)腳；以及形成包覆該芯片、焊線及部 分載板與導(dǎo)線架的封裝膠體，并使該載板下表面及導(dǎo)腳部分外露出該 封裝膠體。該載板上表面進(jìn)一步形成有連接安置墊以供導(dǎo)線架的芯片 座連接安置于其上，且該載板上表面的連接安置墊及連接墊可通過形
成于該載板中的導(dǎo)電結(jié)構(gòu)而電性連接至載板下表面的連接墊。
該導(dǎo)線架導(dǎo)腳至載板下表面的距離略大于封裝模具的模穴深度， 以供進(jìn)行封裝模壓作業(yè)時(shí)，使該載板頂?shù)钟谀Ｑǎ员苊獍l(fā)生溢膠間 題。
本發(fā)明中還可使芯片通過接地焊線而電性連接至導(dǎo)線架的芯片 座或載板的連接安置墊，以提升封裝件電性品質(zhì)；另外該導(dǎo)線架的芯 片座平面尺寸可選擇小于芯片的平面尺寸，以供芯片通過接地焊線電 性連接至該載板的連接安置墊；進(jìn)一步可在該載板上表面的連接墊上 連接安置并電性連接被動(dòng)組件，以提升封裝件電性品質(zhì)；再者，該導(dǎo) 線架可采用四方扁平無導(dǎo)腳式導(dǎo)線架，以使該四方扁平無導(dǎo)腳式導(dǎo)線 架的導(dǎo)腳下表面與該載板下表面約略同平面并外露出封裝膠體。
該芯片可直接連接安置于該芯片座上，或者該導(dǎo)線架的芯片座中 進(jìn)一步可形成有開口，以供芯片收納于該開口中且連接安置于載板上； 以及該載板表面還可覆蓋一拒悍層，該拒焊層形成有外露出連接墊的 開孔，并于外露出該開孔的連接墊上植設(shè)導(dǎo)電組件，從而通過該導(dǎo)電 組件的設(shè)置以供封裝件易于連接至外部裝置。
通過前述的制法，本發(fā)明進(jìn)一步揭示一種半導(dǎo)體封裝件，包括 導(dǎo)線架，具有一芯片座及多圍繞于該芯片座周圍的導(dǎo)腳，該芯片座具 有相對(duì)的上表面及下表面；連接安置于該芯片座下表面的載板，該載 板表面形成有多連接墊，且該載板的平面尺寸大于芯片座平面尺寸， 以使該載板上表面的連接墊外露出該芯片座；至少一芯片，連接安置 于該芯片座與載板接合的一側(cè)，且通過焯線而電性連接至該載板的連 接墊及導(dǎo)線架的導(dǎo)腳；以及封裝膠體，包覆該芯片、焊線及部分載板 與導(dǎo)線架，并使該載板下表面及導(dǎo)腳部分外露出該封裝膠體。
因此本發(fā)明的半導(dǎo)體封裝件及其制法，是預(yù)先制備一表面設(shè)有多 連接墊的載板，以將該載板置于導(dǎo)線架的芯片座下表面，其中該載板 平面尺寸大于芯片座平面尺寸，從而外露出該載板連接墊，并于該芯 片座上表面連接安置至少一芯片，且使該芯片通過多焊線電性連接至 該載板連接墊及導(dǎo)線架的導(dǎo)腳，再形成包覆該芯片、焊線及部分載板 與導(dǎo)線架的封裝膠體，并使該載板下表面及導(dǎo)腳部分外露出該封裝膠
體，如此即可通過該載板的連接墊增加芯片的電性輸入/輸出端(i/o:)，
無須如同現(xiàn)有技術(shù)般通過在芯片座中增設(shè)多額外導(dǎo)腳，而在進(jìn)行封裝 模壓作業(yè)發(fā)生溢膠，及為去除溢膠所造成工藝繁雜問題，同時(shí)避免在 進(jìn)行這所述額外導(dǎo)腳分離所造成工藝步驟及成本增加問題，以及避免 于該額外導(dǎo)腳分離后因封裝膠體包覆不足而發(fā)生裂損、濕氣入侵及因 氧化而無法供焊錫材料有效濕潤(rùn)，進(jìn)而造成焊接不良的問題。


圖1為美國專利第5,854,512號(hào)所揭示的結(jié)合有球柵數(shù)組基板與導(dǎo) 腳的半導(dǎo)體封裝件示意圖2A至2E為美國專利第6,876,068號(hào)所揭示的可增加電性輸入/ 輸出端(I/0)的導(dǎo)線架式半導(dǎo)體封裝件示意圖3A至3E為本發(fā)明的半導(dǎo)體封裝件及其制法第一實(shí)施例的示意
圖4A至4C為本發(fā)明的半導(dǎo)體封裝件及其制法第二實(shí)施例的示意
圖5為本發(fā)明的半導(dǎo)體封裝件及其制法第三實(shí)施例的示意圖； 圖6為本發(fā)明的半導(dǎo)體封裝件及其制法第四實(shí)施例的示意圖； 圖7為本發(fā)明的半導(dǎo)體封裝件及其制法第五實(shí)施例的示意圖； 圖8為本發(fā)明的半導(dǎo)體封裝件及其制法第六實(shí)施例的示意圖；以
及
圖9為本發(fā)明的半導(dǎo)體封裝件及其制法第七實(shí)施例的示意圖。 主要組件符號(hào)說明
11 載板
111 第一線路 1110 焊指
112 第二線路 1120 焊球墊
12 導(dǎo)腳
13 芯片
14 焊線
15 封裝膠體
12
16焊球
22導(dǎo)線架
220芯片座
221第一導(dǎo)腳
2210開槽
2211第一連桿
222第二導(dǎo)腳
2221第二連桿
23心片
24焊線
25封裝膠體
31載板
311連接墊
312連接安置墊
313導(dǎo)電結(jié)構(gòu)
32導(dǎo)線架
32,四方扁平無導(dǎo)腳式導(dǎo)線架
320,320，芯片座
322,322，導(dǎo)腳
3200開口
33心片
34焊線
34,接地焊線
35封裝膠體
36拒悍層
37導(dǎo)電組件
38被動(dòng)組件
H距離
具體實(shí)施例方式
以下是通過特定的具體實(shí)施例說明本發(fā)明的實(shí)施方式，所屬技術(shù)
領(lǐng)域中具有通常知識(shí)者可由本說明書所揭示內(nèi)容輕易地了解本發(fā)明的
其它優(yōu)點(diǎn)與功效。
第一實(shí)施例
請(qǐng)參閱圖3A至3E為本發(fā)明的半導(dǎo)體封裝件及其制法的示意圖。
如圖3A及3B所示，首先提供一導(dǎo)線架32及表面布設(shè)有多連接 墊311的載板31，該導(dǎo)線架32具有芯片座320及多個(gè)圍繞該芯片座周 圍的導(dǎo)腳322，以將該載板31粘附于該芯片座320的下表面，其中該 載板31的平面尺寸大于芯片座320平面尺寸，以使該載板31上表面 的連接墊311外露出該芯片座320。
該載板31上、下表面的連接墊311通過形成于該載板31中的導(dǎo) 電結(jié)構(gòu)313如通孔(via)而相互電性連接，另外在該載板31上表面進(jìn)一 步設(shè)有連接安置墊312，該導(dǎo)線架32、連接安置墊312與連接墊311 主要材質(zhì)為金屬銅，并鍍有如鎳/金(Ni/Au)的金屬層，以供焊線連接， 其中該導(dǎo)線架32的芯片座320連接安置于該載板31上表面的連接安 置墊312上，且該連接安置墊312可通過形成于載板31中的導(dǎo)電結(jié)構(gòu) 313連接至載板31另一表面的連接墊311，如此即可供芯片通過導(dǎo)線 架31的芯片座31、連接安置墊312、導(dǎo)電結(jié)構(gòu)313及連接墊311電性 連通至外界。本發(fā)明中該載板31的制作遠(yuǎn)較傳統(tǒng)球柵數(shù)組式(BGA)基 板簡(jiǎn)單，不須經(jīng)過繁復(fù)的線路設(shè)計(jì)與布局，故可有效節(jié)省成本。
如圖3C至3E所示，其中該3D圖為對(duì)應(yīng)圖3C的上視圖，將至 少一芯片33連接安置于該芯片座320上表面，該芯片33可通過例如 銀膠(未圖標(biāo))而粘置于該芯片座320上。
接著利用多焊線34以供該芯片33電性連接至該載板31上表面 的連接墊311及導(dǎo)線架32的導(dǎo)腳322，并通過封裝模壓作業(yè)以形成包 覆該芯片33、焊線34及部分載板31與導(dǎo)線架32的封裝膠體35，且 使該載板31下表面及導(dǎo)腳322外端部分外露出該封裝膠體35。
如圖3C所示，該導(dǎo)線架32的導(dǎo)腳322下表面距離該載板31下 表面的距離H略大于封裝模具(未圖標(biāo))的深度約2-8密耳(mils)，如 此在進(jìn)行封裝模壓作業(yè)時(shí)，即可使該載板31頂?shù)钟诜庋b模具的模穴， 借以避免在填充封裝樹脂時(shí)發(fā)生溢膠問題。
如此即可通過該載板31的連接墊311提供芯片33額外的電性輸
入/輸出端(1/0)。
通過前述制法，本發(fā)明進(jìn)一步揭示一種半導(dǎo)體封裝件，包括導(dǎo)
線架32，具有一芯片座320及多個(gè)圍繞于該芯片座320周圍的導(dǎo)腳322， 該芯片座320具有相對(duì)的上表面及下表面；連接安置于該芯片座320 下表面的載板31，該載板31表面形成有多連接墊311，且該載板31 的平面尺寸大于芯片座320平面尺寸，以使該載板31上表面的連接墊 311外露出該芯片座320;至少一芯片33，連接安置于該芯片座320上 表面，且通過多焊線34電性連接至該載板31的連接墊311及導(dǎo)線架 32的導(dǎo)腳322;以及封裝膠體35，包覆該芯片33、焊線34及部分載 板31與導(dǎo)線架32，并使該載板31下表面及導(dǎo)腳322外端部分外露出 該封裝膠體35。
因此本發(fā)明的半導(dǎo)體封裝件及其制法，是預(yù)先制備一表面設(shè)有多 連接墊的載板，以將該載板置于導(dǎo)線架的芯片座下表面，其中該載板 平面尺寸大于芯片座平面尺寸，以外露出該載板連接墊，并于該芯片 座上表面連接安置至少一芯片，且使該芯片通過多焊線電性連接至該 載板連接墊及導(dǎo)線架的導(dǎo)腳，再形成包覆該芯片、焊線及部分載板與 導(dǎo)線架的封裝膠體，并使該載板下表面及導(dǎo)腳部分外露出該封裝膠體， 如此即可通過該載板的連接墊增加芯片的電性輸入/輸出端(1/0)，毋須 如同現(xiàn)有技術(shù)般通過在芯片座中增設(shè)多額外導(dǎo)腳，而在進(jìn)行封裝模壓 作業(yè)發(fā)生溢膠及為去除溢膠所造成工藝繁雜問題，同時(shí)避免在進(jìn)行這 些額外導(dǎo)腳分離所造成工藝步驟及成本增加問題，以及避免在該額外 導(dǎo)腳分離后因封裝膠體包覆不足而發(fā)生裂損、濕氣入侵及因氧化而無 法供焊錫材料有效濕潤(rùn)，進(jìn)而造成焊接不良的問題。 第二實(shí)施例
請(qǐng)參閱圖4A至4C，為本發(fā)明的半導(dǎo)體封裝件及其制法第二實(shí) 施例的示意圖，其中為便于說明及了解，對(duì)應(yīng)先前相同或相似的組件 是以相同編號(hào)表示的。
本實(shí)施例的半導(dǎo)體封裝件與前述實(shí)施例大致相同，主要差異是提 供芯片接地功能，進(jìn)而提升封裝件的電性品質(zhì)。
如圖4A所示，使芯片33通過接地悍線34，電性連接至該導(dǎo)線架 32的芯片座320，再經(jīng)由載板31的連接安置墊312、導(dǎo)電結(jié)構(gòu)313連通至連接墊311。
如圖4B所示，使載板31的連接安置墊312平面尺寸大于導(dǎo)線 架32的芯片座320平面尺寸，以供芯片33通過接地焊線34'電性連接 至外露出該芯片座320的連接安置墊312上。
如圖4C所示，使芯片33通過接地焊線34'電性連接至該導(dǎo)線架 32的芯片座320，再自該芯片座320通過另一接地焊線34，電性連接至 載板31的連接安置墊312，以供后續(xù)經(jīng)由該導(dǎo)電結(jié)構(gòu)313連通至連接 墊311，進(jìn)而再連接至如印刷電路板(未圖標(biāo))等外部裝置，以提升電性 品質(zhì)。
第三實(shí)施例
請(qǐng)參閱圖5，為本發(fā)明的半導(dǎo)體封裝件及其制法第三實(shí)施例的示 意圖，其中為便于說明及了解，對(duì)應(yīng)先前相同或相似的組件是以相同 編號(hào)表示的。
本實(shí)施例的半導(dǎo)體封裝件與前述實(shí)施例大致相同，主要差異在導(dǎo) 線架32的芯片座320中形成有開口 3200，以供芯片33收納于該開口 3200中且連接安置于載板31的連接安置墊312上。
另外該芯片33可通過接地焊線34，電性連接至外露出該芯片座 開孔3200中的連接安置墊312上，該連接安置墊312的材質(zhì)例為金屬 銅且鍍有如鎳/金(Ni/Au)的金屬層，以供焊線連接，再者該連接安置墊 312可通過形成于載板31中的導(dǎo)電結(jié)構(gòu)313連接至載板31另一表面的 連接墊311。 第四實(shí)施例
請(qǐng)參閱圖6，為本發(fā)明的半導(dǎo)體封裝件及其制法第四實(shí)施例的示 意圖，其中為便于說明及了解，對(duì)應(yīng)先前相同或相似的組件是以相同 編號(hào)表示的。
本實(shí)施例的半導(dǎo)體封裝件及其制法與前述實(shí)施例大致相同，主要 差異在于該載板31表面進(jìn)一步可覆蓋一拒焊層36，該拒焊層36形成 有開孔以外露出連接墊311，并于外露出該開孔的連接墊311上植設(shè)導(dǎo) 電組件37，以提供多高密度的電性輸入/輸出端(1/0)，同時(shí)通過該導(dǎo)電 組件37的設(shè)置更可使封裝件易于連接至如印刷電路板(PCB)的外部裝 置上。
第五實(shí)施例
請(qǐng)參閱圖7，為本發(fā)明的半導(dǎo)體封裝件及其制法第五實(shí)施例的示 意圖，其中為便于說明及了解，對(duì)應(yīng)先前相同或相似的組件是以相同 編號(hào)表示的。
本實(shí)施例的半導(dǎo)體封裝件及其制法與前述實(shí)施例大致相同，主要
差異在于導(dǎo)線架32的芯片座320平面尺寸可選擇小于芯片33平面尺 寸，以縮小芯片33與芯片座320接觸面積，避免芯片33與該芯片座 320間因熱膨脹系數(shù)不同，受熱應(yīng)力作用而容易發(fā)生剝離問題，且可供 該芯片33通過接地焊線34，電性連接至載板31的連接安置墊312， 以提升封裝件電性品質(zhì)。 第六實(shí)施例
請(qǐng)參閱圖8，為本發(fā)明的半導(dǎo)體封裝件及其制法第六實(shí)施例的示 意圖，其中為便于說明及了解，對(duì)應(yīng)先前相同或相似的組件是以相同 編號(hào)表示的。
本實(shí)施例的半導(dǎo)體封裝件及其制法與前述實(shí)施例大致相同，主要 差異是可在載板31上表面的連接墊311上連接安置并電性連接有被動(dòng) 組件38，借以提升封裝件的電性功能及品質(zhì)。 第七實(shí)施例
請(qǐng)參閱圖9，為本發(fā)明的半導(dǎo)體封裝件及其制法第七實(shí)施例的示 意圖，其中為便于說明及了解，對(duì)應(yīng)先前相同或相似的組件是以相同 編號(hào)表示的。
本實(shí)施例的半導(dǎo)體封裝件及其制法與前述實(shí)施例大致相同，主要 差異是使用四方扁平無導(dǎo)腳(QuadFlatNon-leaded， QFN)式導(dǎo)線架32，， 并使其芯片座320'連接安置于該載板31上，且令該載板31下表面與 該四方扁平無導(dǎo)腳式導(dǎo)線架32'的導(dǎo)腳322'下表面約略共平面，再進(jìn)行 置晶、打線及封裝模壓作業(yè)，以使封裝膠體35包覆該芯片33、悍線 34、導(dǎo)線架32'及載板31，并令該載板31下表面及該四方扁平無導(dǎo)腳 導(dǎo)線架32'的導(dǎo)腳322'下表面外露出該封裝膠體35。
上述的具體實(shí)施例，僅用以例釋本發(fā)明的特點(diǎn)及功效，而非用以 限定本發(fā)明。任何所屬技術(shù)領(lǐng)域中具有通常知識(shí)者均可在不違背本發(fā) 明的精神及范疇下，對(duì)于上述的實(shí)施例進(jìn)行修飾與改變。因此，本發(fā)
明的權(quán)利保護(hù)范圍，應(yīng)如申請(qǐng)專利權(quán)利要求范圍所列,
權(quán)利要求
1. 一種半導(dǎo)體封裝件的制法，包括提供導(dǎo)線架及表面布設(shè)有多連接墊的載板，該導(dǎo)線架具有芯片座及多個(gè)圍繞該芯片座周圍的導(dǎo)腳，以將該芯片座連接安置于該載板上表面，其中該載板的平面尺寸大于芯片座平面尺寸，以使該載板上表面的連接墊外露出該芯片座；將至少一芯片連接安置于該芯片座與載板接合的一側(cè)；通過多焊線以供該芯片電性連接至該載板上表面的連接墊及導(dǎo)線架的導(dǎo)腳；以及形成包覆該芯片、焊線及部分載板與導(dǎo)線架的封裝膠體，并使該載板下表面及導(dǎo)腳部分外露出該封裝膠體。
2. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件的制法，其中，該載板上、 下表面設(shè)有多連接墊，且該上、下表面的連接墊通過形成于該載 板中的導(dǎo)電結(jié)構(gòu)而相互電性連接。
3. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件的制法，其中，該載板上表 面進(jìn)一步設(shè)有連接安置墊，該導(dǎo)線架的芯片座連接安置于該連接 安置墊上。
4. 根據(jù)權(quán)利要求3所述的半導(dǎo)體封裝件的制法，其中，該連接安置 墊是通過形成于載板中的導(dǎo)電結(jié)構(gòu)連接至載板另一表面的連接 墊。
5. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件的制法，其中，該導(dǎo)線架的 導(dǎo)腳下表面距離該載板下表面的距離大于形成該封裝膠體的封裝 模具的深度。
6. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件的制法，其中，該芯片連接 安置于該芯片座上表面。
7. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件的制法，其中，該芯片通過 接地焊線選擇性電性連接至該芯片座及連接安置墊的其中之一。
8. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件的制法，其中，該芯片通過 接地焊線電性連接至該芯片座，再自該芯片座通過另一接地焊線 電性連接至該連接安置墊。
9. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件的制法，其中，該導(dǎo)線架的 芯片座中形成有開口，以供芯片收納于該開口中。
10. 根據(jù)權(quán)利要求9所述的半導(dǎo)體封裝件的制法，其中，該芯片連接 安置于該載板上表面。
11. 根據(jù)權(quán)利要求10所述的半導(dǎo)體封裝件的制法，其中，該載板上表 面設(shè)有連接安置墊，以供芯片連接安置于外露出該芯片座開孔中 的連接安置墊上。
12. 根據(jù)權(quán)利要求ll所述的半導(dǎo)體封裝件的制法，其中，該芯片進(jìn)一 步通過接地焊線電性連接至外露出該芯片座開孔中的連接安置 墊。
13. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件的制法，其中，該載板表面 覆蓋有一拒焊層，該拒焊層形成有開孔以外露出連接墊，并于外 露出該開孔的連接墊上植設(shè)導(dǎo)電組件。
14. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件的制法，其中，該導(dǎo)線架的 芯片座平面尺寸小于芯片平面尺寸，且該芯片通過接地焊線電性 連接至載板的連接安置墊。
15. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件的制法，其中，該載板上表 面的連接墊上連接安置并電性連接有被動(dòng)組件。
16. 根據(jù)權(quán)利要求1所述的半導(dǎo)體封裝件的制法，其中，該導(dǎo)線架為 四方扁平無導(dǎo)腳式導(dǎo)線架，該四方扁平無導(dǎo)腳式導(dǎo)線架的導(dǎo)腳下 表面與該載板下表面均外露出該封裝膠體。
17. —種半導(dǎo)體封裝件，包括導(dǎo)線架，具有一芯片座及多個(gè)圍繞于該芯片座周圍的導(dǎo)腳，該 芯片座具有相對(duì)的表面及下表面；連接安置于該芯片座下表面的載板，該載板表面形成有多連接 墊，且該載板的平面尺寸大于芯片座平面尺寸，以使該載板上表面 的連接墊外露出該芯片座；至少一芯片，連接安置于該芯片座與載板接合的側(cè)，且通過焊 線而電性連接至該載板的連接墊及導(dǎo)線架的導(dǎo)腳；以及封裝膠體，包覆該芯片、焊線及部分載板與導(dǎo)線架，并使該載 板下表面及導(dǎo)腳部分外露出該封裝膠體。
18. 根據(jù)權(quán)利要求17所述的半導(dǎo)體封裝件，其中，該載板上、下表面 設(shè)有多連接墊，且該上、下表面的連接墊通過形成于該載板中的 導(dǎo)電結(jié)構(gòu)而相互電性連接。
19. 根據(jù)權(quán)利要求17所述的半導(dǎo)體封裝件，其中，該載板上表面進(jìn)一 步設(shè)有連接安置墊，該導(dǎo)線架的芯片座連接安置于該連接安置墊 上。
20. 根據(jù)權(quán)利要求19所述的半導(dǎo)體封裝件，其中，該連接安置墊通過 形成于載板中的導(dǎo)電結(jié)構(gòu)連接至載板另一表面的連接墊。
21. 根據(jù)權(quán)利要求17所述的半導(dǎo)體封裝件，其中，該導(dǎo)線架的導(dǎo)腳下 表面距離該載板下表面的距離大于形成該封裝膠體的封裝模具的 深度。
22. 根據(jù)權(quán)利要求17所述的半導(dǎo)體封裝件，其中，該芯片連接安置于 該芯片座上表面。
23. 根據(jù)權(quán)利要求17所述的半導(dǎo)體封裝件，其中，該芯片通過接地焊 線選擇性電性連接至該芯片座及連接安置墊的其中之一。
24. 根據(jù)權(quán)利要求17所述的半導(dǎo)體封裝件，其中，該芯片通過接地焊 線電性連接至該芯片座，再自該芯片座通過另一接地焊線電性連 接至該連接安置墊。
25. 根據(jù)權(quán)利要求17所述的半導(dǎo)體封裝件，其中，該導(dǎo)線架的芯片座 中形成有開口，以供芯片收納于該開口中。
26. 根據(jù)權(quán)利要求25所述的半導(dǎo)體封裝件，其中，該芯片連接安置于 該載板上表面。
27. 根據(jù)權(quán)利要求26所述的半導(dǎo)體封裝件，其中，該載板上表面設(shè)有 連接安置墊，以供芯片連接安置于外露出該芯片座開孔中的連接 安置墊上。
28. 根據(jù)權(quán)利要求27所述的半導(dǎo)體封裝件，其中，該芯片進(jìn)一步通過 接地焊線電性連接至外露出該芯片座開孔中的連接安置墊。
29. 根據(jù)權(quán)利要求17所述的半導(dǎo)體封裝件，其中，該載板表面覆蓋有 一拒焊層，該拒焊層形成有開孔以外露出連接墊，并于外露出該 開孔的連接墊上植設(shè)導(dǎo)電組件。
30. 根據(jù)權(quán)利要求17所述的半導(dǎo)體封裝件，其中，該導(dǎo)線架的芯片座 平面尺寸小于芯片平面尺寸，且該芯片通過接地焊線電性連接至 載板的連接安置墊。
31. 根據(jù)權(quán)利要求17所述的半導(dǎo)體封裝件，其中，該載板上表面的連 接墊上連接安置并電性連接有被動(dòng)組件。
32. —種半導(dǎo)體封裝件，包括導(dǎo)線架，具有一芯片座及多圍繞于該芯片座周圍的導(dǎo)腳，該芯 片座具有相對(duì)的上表面及下表面；連接安置于該芯片座下表面的載板，該載板表面形成有多連接 墊，且該載板的平面尺寸大于芯片座平面尺寸，以使該載板上表面 的連接墊外露出該芯片座，該載板下表面與該導(dǎo)腳下表面約共平 面；至少一芯片，連接安置于該芯片座與載板接合的一側(cè)，且通過 焊線而電性連接至該載板的連接墊及導(dǎo)線架的導(dǎo)腳；以及封裝膠體，包覆該芯片、焊線及部分載板與導(dǎo)線架，并使該載 板及導(dǎo)腳的下表面外露出該封裝膠體。
33. 根據(jù)權(quán)利要求32所述的半導(dǎo)體封裝件，其中，該導(dǎo)線架為四方扁 平無導(dǎo)腳式導(dǎo)線架。
34. 根據(jù)權(quán)利要求32所述的半導(dǎo)體封裝件，其中，該載板上、下表面 設(shè)有多連接墊，且該上、下表面的連接墊通過形成于該載板中的 導(dǎo)電結(jié)構(gòu)而相互電性連接。
35. 根據(jù)權(quán)利要求32所述的半導(dǎo)體封裝件，其中，該載板上表面進(jìn)一 步設(shè)有連接安置墊，該導(dǎo)線架的芯片座連接安置于該連接安置墊 上。
36. 根據(jù)權(quán)利要求35所述的半導(dǎo)體封裝件，其中，該連接安置墊通過 形成于載板中的導(dǎo)電結(jié)構(gòu)連接至載板另一表面的連接墊。
37. 根據(jù)權(quán)利要求32所述的半導(dǎo)體封裝件，其中，該導(dǎo)線架的導(dǎo)腳下 表面距離該載板下表面的距離大于形成該封裝膠體的封裝模具的 深度。
38. 根據(jù)權(quán)利要求32所述的半導(dǎo)體封裝件，其中，該芯片連接安置于 該芯片座上表面。
39. 根據(jù)權(quán)利要求32所述的半導(dǎo)體封裝件，其中，該芯片通過接地焊 線選擇性電性連接至該芯片座及連接安置墊的其中之一。
40. 根據(jù)權(quán)利要求32所述的半導(dǎo)體封裝件，其中，該芯片通過接地焊 線電性連接至該芯片座，再自該芯片座通過另一接地焊線電性連 接至該連接安置墊。
41. 根據(jù)權(quán)利要求32所述的半導(dǎo)體封裝件，其中，該導(dǎo)線架的芯片座 中形成有開口，以供芯片收納于該開口中。
42. 根據(jù)權(quán)利要求41所述的半導(dǎo)體封裝件，其中，該芯片連接安置于 該載板上表面。
43. 根據(jù)權(quán)利要求42所述的半導(dǎo)體封裝件，其中，該載板上表面設(shè)有 連接安置墊，以供芯片連接安置于外露出該芯片座開孔中的連接 安置墊上。
44. 根據(jù)權(quán)利要求43所述的半導(dǎo)體封裝件，其中，該芯片進(jìn)一步通過 接地悍線電性連接至外露出該芯片座開孔中的連接安置墊。
45. 根據(jù)權(quán)利要求32所述的半導(dǎo)體封裝件，其中，該載板表面覆蓋有 一拒焊層，該拒焊層形成有開孔以外露出連接墊，并于外露出該 開孔的連接墊上植設(shè)導(dǎo)電組件。
46. 根據(jù)權(quán)利要求32所述的半導(dǎo)體封裝件，其中，該導(dǎo)線架的芯片座 平面尺寸小于芯片平面尺寸，且該芯片通過接地焊線電性連接至 載板的連接安置墊。
47. 根據(jù)權(quán)利要求32所述的半導(dǎo)體封裝件，其中，該載板上表面的連 接墊上連接安置并電性連接有被動(dòng)組件。
全文摘要
半導(dǎo)體封裝件及其制法，提供一表面設(shè)有多連接墊的載板，以將該載板相對(duì)置于導(dǎo)線架芯片座下表面，其中載板平面尺寸大于芯片座平面尺寸，以外露出連接墊，并于芯片座上表面連接安置至少一芯片，且使芯片通過多焊線電性連接至載板連接墊及導(dǎo)線架導(dǎo)腳，再形成包覆該芯片、焊線及部分載板與導(dǎo)線架封裝膠體，并使載板下表面及導(dǎo)腳部分外露出該封裝膠體，從而通過載板的連接墊增加電性輸入/輸出端(I/O)，避免現(xiàn)有技術(shù)在芯片座中增設(shè)多額外導(dǎo)腳，在封裝模壓作業(yè)發(fā)生溢膠及為去除溢膠所造成工藝繁雜問題，避免進(jìn)行該額外導(dǎo)腳分離作業(yè)時(shí)造成工藝步驟及成本增加，及在該額外導(dǎo)腳分離后因封裝膠體包覆不足而發(fā)生裂損、濕氣入侵及氧化問題。
文檔編號(hào)H01L21/50GK101378023SQ20071014772
公開日2009年3月4日 申請(qǐng)日期2007年8月27日 優(yōu)先權(quán)日2007年8月27日
發(fā)明者李春源, 詹長(zhǎng)岳, 賴志興, 黃致明 申請(qǐng)人:矽品精密工業(yè)股份有限公司