專利名稱：：具有垂直溝道的非易失存儲裝置及其制造方法具有垂直溝道的非易失存儲裝置及其制造方法
技術(shù)領(lǐng)域：
示范性實施方式包含了非易失存儲器單元、具有特定結(jié)構(gòu)特性的非易失存儲器單元和引入這樣的非易失存儲器單元的半導(dǎo)體裝置。特別地，示范性實施方式包括形成其的方法。
背景技術(shù)：
：非易失存儲器，或非易失存貯器，為可以在長時間保持存貯的信息而不需任何電源的計算機存儲器。非易失存儲器的示例包括只讀存儲器、閃存、大多數(shù)類型的磁性計算機存貯裝置(例如，硬盤、軟盤驅(qū)動器、和磁帶)以及光學(xué)存貯裝置(例如，CD、DVD、和藍光盤)。非易失存儲器可以被用作次級存貯裝置，例如與動態(tài)主存貯裝置合作以保持?jǐn)?shù)據(jù)而且減小能量需求的存儲裝置，尤其在便攜式電池供電的裝置中。近年來，主存貯器的最廣泛使用的形式為被廣泛歸類為隨機存取存儲器(RAM)裝置的易失存儲裝置，尤其是動態(tài)隨機存取存儲器(DRAM)裝置。雖然這些易失存儲裝置通常提供了優(yōu)于對應(yīng)的非易失裝置的某些優(yōu)點，例如，就處理速度或尺寸而言，但是通常還表現(xiàn)了某些基本的缺點，例如，明顯高的功耗。閃存(flashmemory)在浮置柵極晶體管也被稱為"存儲單元"的陣列中存儲信息，每個存儲單元常規(guī)地被配置用于存儲對應(yīng)于例如電導(dǎo)率、電荷或柵極閾值電壓的雙穩(wěn)參數(shù)的一位信息。一些較新的閃存裝置有時被稱作多級單元裝置，其被配置用于存儲每單元多于l位，且利用了可以表現(xiàn)多于兩個不同水平的參數(shù)。在NOR閃存裝置中，單獨的存儲單元通常表現(xiàn)了一種晶體管結(jié)構(gòu)，其包括很類似于常規(guī)MOS晶體管的控制柵極(CG)、和通過介電材料(也被稱作多晶硅間電介質(zhì)(IPD:interpolydielectric))與周圍導(dǎo)體隔離且設(shè)置于CG和基板之間的浮置柵極(FG)。IPD隔離浮置柵極且可以由任何適當(dāng)?shù)慕殡姴牧闲纬?，例如包括氧化硅或比如氧化?氮化物-氧化物(ONO)的復(fù)合材料。因為FG被隔離，加入到FG的電子趨于保存在FG上且將影響由CG產(chǎn)生的電場，由此改變晶體管單元的閾值電壓(Vt)，如圖1A和1B所圖示。因此，當(dāng)通過將特定的電壓施加到CG來"讀"存儲單元時，如果FG被充分放電則將導(dǎo)致電流流過晶體管；或如果FG被"編程"且承載充分的電子以將存儲單元的Vt增加到施加到CG的電壓以上的水平，則基本沒有電流流過晶體管。該電流的出現(xiàn)或不出現(xiàn)又被感測且轉(zhuǎn)換為l或0，由此允許存儲在存儲單元中的數(shù)據(jù)被"讀，，。然而，在多級單元裝置中，電流的大小將被感測和分析以決定已經(jīng)存儲于FG上的電子的大致數(shù)量，由此提供除了l或0之外的存儲狀態(tài)。NOR閃存單元可以通過引起電子在源極和漏極之間的流動且然后將足夠大的電壓施加到CG來產(chǎn)生足以將電子吸引通過圍繞FG的絕緣材料的電場來被編程，其是一種有時被稱為熱電子注入的工藝。為了擦除NOR閃存單元(例如，重置所有的存儲單元為1以準(zhǔn)備編程)，在CG和源極之間建立電壓差，該電壓差足以引起電子從FG到源極的遷移，該遷移通過稱為量子隧道效應(yīng)或Fowler-Nordheim(F-N)隧道效應(yīng)的過程來進行。如本領(lǐng)域的技術(shù)人員所理解的，用該隧道效應(yīng)現(xiàn)象實現(xiàn)的性能取決于材料的性能和元件的配置，包括例如，具有較高高寬比(aspectratio)的陰極元件可以被利用來產(chǎn)生較高的場發(fā)射電流。由給定電場產(chǎn)生的電流密度由Fowler-Nordheim方程決定。在單電壓裝置中，量子隧道效應(yīng)所需的高電壓可以利用芯片上電荷泵(on-chipchargepump)來產(chǎn)生。NOR閃存裝置通常以將存儲單元組合為擦除區(qū)段(erasesegment)也稱為塊(block)或扇區(qū)(sector)的方式配置，該擦除區(qū)段必須同時被擦除而且仍提供在這樣的擦除區(qū)段內(nèi)一次一個字節(jié)或一個字地編程存儲單元。與NOR閃存裝置相反，NAND閃存裝置通常被配置為對于編程(寫)和擦除(重置)操作均利用量子隧道效應(yīng)。NOR閃存裝置和NAND閃存裝置趨于被用于有些不同的應(yīng)用中。NOR閃存裝置例如通常提供了更好的隨機存取且趨于在比如BIOS/網(wǎng)絡(luò)(例如包括PC、路由器和集線器應(yīng)用)、電信(例如交換機)、蜂窩電話、POS(銷售點)、PDA(個人數(shù)字助理)和PCA(程序校準(zhǔn)陣列)的應(yīng)用中被更廣泛地用作代碼和數(shù)據(jù)存儲裝置(例如，代碼、調(diào)用和接觸數(shù)據(jù))。然而，NAND閃存裝置通常提供了更低的成本和更高的密度從而被更廣泛地在比如存儲卡(例如包括移動計算機和USB閃速驅(qū)動器)、固態(tài)盤(包括惡劣或艱難的存貯應(yīng)用)、數(shù)字相機(包括靜止和移動圖像)及聲音和/或音頻記錄器(提供了例如接近CD品質(zhì)的記錄)的應(yīng)用中被更廣泛地用作大容量存貯裝置。隨著閃存裝置的密度增加，可用于形成單獨的存儲單元的面積減小且可以被裝載到特定的浮置柵極上的電子的數(shù)量也減小。存儲單元之間的減小的間距可導(dǎo)致相鄰浮置柵極之間的耦合，其將影響單元寫特性。因此提出了各種設(shè)計以改善在更高集成密度下相鄰存儲單元之間的電隔離。如上所注意的，與NAND閃存裝置相比，NOR閃存裝置趨于展現(xiàn)更長的擦除和寫時間，但也提供了全尋址/數(shù)據(jù)(存儲)接口(foiladdress/datainterface),其允許隨機存取存儲單元陣列內(nèi)的任何位置。該特征使得NOR閃存裝置通常更適合存貯不需經(jīng)常更新的程序代碼，例如計算機的BIOS(基本輸入/輸出系統(tǒng))或與電視信號相關(guān)的電纜和衛(wèi)星"盒子"的固件。相反，相對于NOR閃存裝置，NAND閃存裝置趨于展現(xiàn)更快的擦除和寫時間、更高的密度、更低的每位成本和改善的耐久性。然而，NAND閃存裝置通常利用了這樣I/0接口，該接口僅提供了對于存貯的數(shù)據(jù)的順序存取，由此趨于降低了所存貯數(shù)據(jù)的恢復(fù)。因此，NAND閃存裝置通常更適于大量存貯裝置而對于計算機存儲器則某種程度上較少有益。相對于硬盤驅(qū)動器，NOR和NAND閃存裝置都局限于它們僅提供了有限數(shù)目的擦除_寫周期(盡管因為許多商業(yè)上的閃存產(chǎn)品被設(shè)計為承受一百萬次編程周期而使得該限制可能對于許多應(yīng)用來說在很大程度上無關(guān))。用于解決該限制的一種技術(shù)利用了芯片固件和/或文件系統(tǒng)驅(qū)動器來對于每個扇區(qū)的寫計數(shù)且動態(tài)地重新映射塊，從而在扇區(qū)之間更均勻地分布寫操作和/或當(dāng)檢測到寫故障時利用寫驗證和重新映射到備用的扇區(qū)。
發(fā)明內(nèi)容示例實施方式包括成對的半導(dǎo)體閃存單元，其包括半導(dǎo)體基板；形成于半導(dǎo)體基板中的第一和第二源極線；在第一和第二源極線之間從半導(dǎo)體基板延伸的半導(dǎo)體柱；形成于半導(dǎo)體柱的相對側(cè)表面上且被配置為分別與第一和第二源極線協(xié)作的第一和第二電荷存貯結(jié)構(gòu)；與半導(dǎo)體柱相鄰并電分離第一和第二電荷存貯結(jié)構(gòu)的第一和第二溝槽隔離結(jié)構(gòu)；與第一電荷存貯結(jié)構(gòu)相鄰的第一字線和與第二電荷存貯結(jié)構(gòu)相鄰的第二字線；和在半導(dǎo)體柱的上表面上的公共漏極接觸。形成于半導(dǎo)體柱的側(cè)表面上的隧道層圖案；形成于隧道層圖案上的電荷存貯層圖案；和形成于電荷存貯層圖案上的阻擋層圖案?？梢岳斫?，隧道層圖案的僅某些區(qū)域?qū)⒃诓脸?"ERS")操作期間被實際利用，包括例如布置在電荷存貯層圖案和字線之間的那些部分圖案。相反，隧道層圖案的其他部分將在編程("PGM")操作期間被利用，包括例如在電荷存貯層圖案和形成于基板中的結(jié)之間的那些部分圖案。隧道層圖案的示例實施方式包括由選自由氧化硅、氮化硅、氧氮化硅、和其組合組成的組的絕緣材料形成的圖案；電荷存貯層的示例實施方式包括由選自由SixNy、Al203、HfA10x、HfA10N、HfSiOx、HfSiON和其組合組成的組的材料形成的圖案；且阻擋層的示例實施方式包括由選自由SiOx/SixNy/SiOx、SiOx、SixNy、A1203、HfA10x、HfAlON、HfSiOx、HfSiON和其組合組成的組的絕緣材料形成的圖案。半導(dǎo)體閃存單元的示例實施方式還包括其中電荷存貯層圖案被配置為層、納米點、球、半球或其組合的單元。半導(dǎo)體閃存單元的示例實施方式還包括這樣的單元，其中第一和第二字線為選自由TaN、NiTa、Ti、TiN、Ta、W、WN、Hf、Nb、Mo、Ru20、Mo2N、Ir、Pt、Co、Cr和其合金、摻雜多晶硅、和其組合組成的組的導(dǎo)電材料。半導(dǎo)體閃存單元的示例實施方式還包括這樣的單元，其中隧道層圖案為選自由氧化硅、氮化硅、氧氮化硅、和其組合組成的組的絕緣材料；電荷存貯層圖案為多晶硅；且阻擋層圖案為選自由SiOx/SixNy/SiOx、SiOx、SixNy、A1203、HfA10x、HfAlON、HfSiOx、HfSiON和其組合組成的組的絕緣材料。半導(dǎo)體閃存單元的示例實施方式還包括這樣的單元，其中第一和第二源極線延伸在半導(dǎo)體基板的主表面下至結(jié)深度Ds;且第一和第二溝槽隔離結(jié)構(gòu)延伸到半導(dǎo)體基板的主表面下至溝槽深度Dt，其中D^Ds。半導(dǎo)體閃存單元的示例實施方式還包括這樣的單元，其中半導(dǎo)體柱從半導(dǎo)體基板的主面垂直延伸到柱高度D2且半導(dǎo)體柱具有平均水平尺寸Wp，其中半導(dǎo)體柱具有至少為1的高寬比D2/Wp。半導(dǎo)體柱的示例實施方式包括其中半導(dǎo)體柱通常為圓柱、截頭圓錐體或桶形(barrelshape)的結(jié)構(gòu)。半導(dǎo)體閃存裝置的示例實施方式還包括這樣的裝置，其中半導(dǎo)體閃存單元對的陣列形成于半導(dǎo)體基板上，其中每對存儲單元包括形成于第一和第二源極線之間半導(dǎo)體基板上的半導(dǎo)體柱；形成于半導(dǎo)體柱的相對側(cè)表面上且被配置為分別與第一和第二源極線協(xié)作的第一和第二電荷存貯結(jié)構(gòu)；與半導(dǎo)體柱相鄰并電分離第一和第二電荷存貯結(jié)構(gòu)的第一和第二溝槽隔離結(jié)構(gòu)；與第一電荷存貯結(jié)構(gòu)相鄰的第一字線和與第二電荷存貯結(jié)構(gòu)相鄰的第二字線；及在半導(dǎo)體柱的上表面上的漏極接觸；沿第一軸DR1排列的半導(dǎo)體單元對的第一組，其中每對半導(dǎo)體單元與相鄰的半導(dǎo)體單元對分開第一節(jié)距Pl;及沿第二軸DR2排列的存儲單元對的第二組，該第二軸DR2相對于第一軸以角度0配置，其中每對存儲單元包括第一存儲單元和第二存儲單元，且其中第二組中的每個第一存儲單元與第一公共源極線和第一字線協(xié)作，且第二組中的每個第二存儲單元與第二公共源極線和第二字線協(xié)作，且其中第二組中的每對存儲單元與相鄰的存儲單元對分開第二節(jié)距P2,其滿足表達式P2<P1,且其中每個存儲單元僅對于一個第一組和一個第二組是共同的。半導(dǎo)體閃存裝置的示例實施方式包括這樣的裝置，其中第一和第二字線具有橫向底厚度TL,其中滿足表達式P2〈2Tl和/或其中與隔離結(jié)構(gòu)相鄰測量的最小字線垂直厚度足以防止源極線摻雜進入半導(dǎo)體單元對的第一組的相鄰對之間的半導(dǎo)體基板。半導(dǎo)體閃存裝置的示例實施方式包括這樣的方法，該方法包括在半導(dǎo)體基板上形成半導(dǎo)體柱；在半導(dǎo)體柱上形成電荷存l!i結(jié)構(gòu)；在電荷存貯結(jié)構(gòu)上方形成導(dǎo)電圖案；在半導(dǎo)體柱的相對側(cè)的半導(dǎo)體基板中形成第一和第二源極線；形成第一和第二溝槽隔離結(jié)構(gòu)，由此將導(dǎo)電圖案分為第一和第二字線，且將電荷存貯結(jié)構(gòu)分為第一和第二存儲單元；以及形成到半導(dǎo)體柱的上表面通過在半導(dǎo)體基板上形成硬掩模層來形成半導(dǎo)體柱；在硬掩模層上形成軟掩模圖案以暴露硬掩模層的一部分；蝕刻硬掩模層的暴露的區(qū)域以形成暴露半導(dǎo)體基板的一部分的硬掩模圖案；和蝕刻半導(dǎo)體基板的暴露部分以形成半導(dǎo)體柱。制造半導(dǎo)體存儲單元對的方法的其他示例實施方式包括通過在半導(dǎo)體基板上形成掩模層形成半導(dǎo)體柱；構(gòu)圖和蝕刻掩模層來形成具有暴露半導(dǎo)體基板的一部分的開口的掩模圖案；用外延半導(dǎo)體材料填充開口；以及移除掩模圖案。制造半導(dǎo)體存儲單元對的方法的其他示例實施方式包括移除外延半導(dǎo)體材料的上部以暴露掩模圖案的上表面且形成平坦化的表面。制造半導(dǎo)體存儲單元對的方法的其他示例實施方式包括在開口中沉積非晶外延材料層；處理該非晶外延材料以形成具有與半導(dǎo)體基板的晶向?qū)?yīng)的晶向的單晶結(jié)構(gòu)。制造半導(dǎo)體存儲單元對的方法的其他示例實施方式包括通過在半導(dǎo)體柱的側(cè)表面上形成隧道層圖案在半導(dǎo)體柱上形成電荷存貯結(jié)構(gòu)；在隧道層圖案上形成電荷存貯層圖案；和在電荷存貯層圖案上形成阻擋層圖案。制造半導(dǎo)體存儲單元對的方法的其他示例實施方式包括由選自由氧化硅、氮化硅、氧氮化硅、和其組合組成的組的絕緣材^1"形成隧道層圖案；由選自由SixNy、A1203、HfA10x、HfA10N、HfSiOx、HfSiON和其組合組成的組的材料形成電荷存貯層圖案；和/或由選自由SiOx/SixNy/SiOx、SiOx、SixNy、Al203、HfA10x、HfA10N、HfSiOx、HfSiON和其組合組成的組的絕緣材料形成阻擋層圖案。由TaN、NiTa、Ti、TiN、Ta、W、WN、Hf、Nb、Mo、Ru20、Mo2N、Ir、Pt、Co、Cr和其合金、多晶硅、和其組合組成的組的導(dǎo)電材料層，在電荷存貯結(jié)構(gòu)上方形成導(dǎo)電圖案；和利用毯式蝕刻(blanketetch)移除導(dǎo)電材料層的一部分以在電荷存貯結(jié)構(gòu)的外表面上形成導(dǎo)電側(cè)壁結(jié)構(gòu)。可以理解，側(cè)壁結(jié)構(gòu)的"厚度"可以在垂直方向變化。制造半導(dǎo)體存儲單元對的方法的其他示例實施方式包括由多晶硅形成電荷存貯層圖案。制造半導(dǎo)體存儲單元對的方法的其他示例實施方式包括通過利用足以將功函數(shù)相對于采用未摻雜的多晶硅獲得的功函數(shù)改變至少0.2eV的摻雜劑量形成摻雜多晶硅層而形成導(dǎo)電圖案。體基板上形成半導(dǎo)體柱的陣列；在每個半導(dǎo)體柱上形成電荷存貯結(jié)構(gòu)；形成導(dǎo)電元件和間隙的導(dǎo)電圖案來界定電荷存貯結(jié)構(gòu)的第一組，其中每個第一組沿平行于軸DR1的軸排列，且每個第一組的每個成員共用單一的導(dǎo)電元件；在相鄰的導(dǎo)電元件之間的半導(dǎo)體基板中形成第一和第二源極線；形成第一和第二隔離結(jié)構(gòu)，由此將每個導(dǎo)電圖案分為第一和第二字線且將每個電荷存貯結(jié)構(gòu)分為第一和第二存儲單元；形成到半導(dǎo)體柱的上表面的公共位線接觸；和形成公共位線以電連接沿平行于第二軸DR2的軸排列的第一和第二存儲單元的第二組，其中每個存儲單元僅對于一個第一組和一個第二組是共同的。中沿單個軸排列的每個第一組與沿平行軸排列的相鄰第一組分開節(jié)距Pl;且第一組中的每個柱與第一組內(nèi)的相鄰柱分開節(jié)距P2，其中P1>P2。厚度T。的共形導(dǎo)電層，形成導(dǎo)電圖案；利用各向異性蝕刻來蝕刻導(dǎo)電層以形成具有橫向底厚度^的側(cè)壁結(jié)構(gòu)，其中P2＜TY。制造半導(dǎo)體存儲單元對的方法的其他示例實施方式包括將相鄰半導(dǎo)體柱之間測量的最小導(dǎo)電圖案厚度維持在不小于To的50%。當(dāng)結(jié)合附圖考慮詳細的描述時，將更清楚地理解以下描述的示例實施方式，其中圖1A-1D示出了初始(未編程)和編程狀態(tài)的浮置柵極結(jié)構(gòu)的示例實施方式；圖2A-2C示出了常規(guī)的浮置柵極結(jié)構(gòu)；圖3是根據(jù)本公開的示例實施方式的存儲器陣列的示意性代表圖；圖4是根據(jù)本公開的示例實施方式的存儲器陣列的平面圖；圖5是根據(jù)本公開的示例實施方式的存儲器陣列的平面圖；圖6是沿平面B-B'所取的如圖5所示的存儲器陣列的剖面圖；圖7是沿平面C-C'所取的如圖5所示的存儲器陣列的剖面圖；圖8是沿平面D-D'所取的如圖5所示的存儲器陣列的剖面圖；圖9是對應(yīng)于如圖5所示的陣列的存儲器陣列的正視圖圖10是根據(jù)本公開的示例實施方式的存儲器陣列的平面圖；圖11是根據(jù)本公開的另一示例實施方式的存儲器陣列的剖面圖；法5和圖13示出了根據(jù)本公開的示例實施方式的存儲器陣列在IC卡系統(tǒng)中的應(yīng)用。應(yīng)當(dāng)注意這些圖旨在示出在某些示例實施方式中所使用的方法、結(jié)構(gòu)和/或材料的一般特征且補充在以下提供的文字描述。然而，這些圖沒有按比例，且可能不精確反映任何給定實施方式的準(zhǔn)確的結(jié)構(gòu)或性能特性，且應(yīng)不解釋為界定或限制由示例實施方式所包含的值或性能的范圍。具體而言，為了清晰可以減小或夸大分子、層、區(qū)域和/或結(jié)構(gòu)元件的相對厚度和定位。在各個圖中使用相似的或相同的參考標(biāo)號旨在指示相似或相同元件或特征的出現(xiàn)。具體實施方式如圖1A和1B所示，基本閃存單元包括晶體管，例如n溝道晶體管，其中控制柵極CG通過浮置柵極FG與基板溝道區(qū)分離。在初始或未編程狀態(tài)，浮置柵極FG與控制柵極和基板比較相對未充電。因此，浮置柵極FG對通過向控制柵極施加電壓而在溝道區(qū)中引起的電場具有小的影響。通過建立足以導(dǎo)致電子從基板通過絕緣材料被注入并積累在浮置柵極FG上的電壓差而編程閃存單元，對于NOR閃存裝置這通過熱載流子注入(HCI)且對于NAND閃存裝置這通過F-N隧道效應(yīng)進行。如圖1C所示，然后將電壓Vcg施加到控制柵極FG且監(jiān)視從保持在Vd的漏極和通常保持在0V的Vs的源極通過裝置的電流Id。如圖1D所示，在編程操作期間加入到浮置柵極FG的電子增加了需要獲得通過裝置的相似電流所需的閾值電壓(Vt),在該情形中為Vcg，即可以被感測來讀存儲單元并決定其是否保存"1"或"0"的差。通過在NOR和NAND閃存裝置中建立足以引起F-N隧道效應(yīng)的電場，閃存裝置可以通過從浮置柵極FG移除電子來擦除。隨著便攜電子裝置的數(shù)量和這樣的裝置的用戶的數(shù)量繼續(xù)增加，對于展現(xiàn)改善的性能、增加的密度和/或減小的制造成本的閃存裝置的需求也繼續(xù)增加。一種實現(xiàn)減小的制造成本、尤其如由每位的成本測量的制造成本的方法是通過減小存儲單元尺寸。已經(jīng)使用了各種技術(shù)來減小存儲單元尺寸，其例如包括，利用自對準(zhǔn)浮置柵極、自對準(zhǔn)STI結(jié)構(gòu)和/或縮小和/或更高性能的電介質(zhì)。然而，這樣的技術(shù)正達到它們實現(xiàn)進一步減小存儲單元尺寸的能力的極限。其他的努力集中在利用三維結(jié)構(gòu)，例如包括堆疊的圍繞柵極晶體管，如圖2A-2C所示，如Masuoka等針對NAND閃存裝置所教導(dǎo)的。NOR閃存裝置的示例實施方式可以包括多個存儲單元(10a-10g)，如圖3提供的示意圖所示，在第一組(10a、10e、10f、10g)中的每個存儲單元具有控制柵極，控制柵極又連接到在第一方向排列的對應(yīng)的字線(WL0-WL3);和多個設(shè)置于存儲單元的第二組(10a、10b、10c、10d)上的多個漏極節(jié)點，漏極節(jié)點又連接到多個在第二方向上排列的對應(yīng)的多個位線(BL0-BL3)，第一和第二方向通常偏移約90。。存儲單元的第一組還具有多個源極節(jié)點，源極節(jié)點連接到也在第一方向排列的對應(yīng)的公共源極線(CSLO~CSL2)。圖4提供了形成通常對應(yīng)于圖3的示意圖的閃存陣列的元件的示例實施方式的平面圖。如圖4所示，示例實施方式將包括多個半導(dǎo)體柱(120a、120b、120c、120d、120e(總稱120))、設(shè)置于在第一方向排列的半導(dǎo)體柱之間的隔離溝槽結(jié)構(gòu)170、設(shè)置于每個半導(dǎo)體柱的上表面的接觸186和在接觸之上在第二方向延伸的第三導(dǎo)電線190。在第一方向排列的半導(dǎo)體柱(120a、120c、120d、120e)之間的節(jié)距P1以及在第二方向排列的半導(dǎo)體柱(120a、120b)之間的節(jié)距P2將滿足表達式P22P1，P2通常大于Pl。如圖5所示，根據(jù)示例實施方式的存儲單元陣列1包括多個對應(yīng)于圖4的半導(dǎo)體柱120、第一導(dǎo)電線150、第二導(dǎo)電線160(第一和第二字線)、第一結(jié)區(qū)112(用于連接到公共源極線)、形成于半導(dǎo)體柱的上部中的第二結(jié)區(qū)(用來連接到漏極區(qū))、第一電荷存貯元件130和第二電荷存貯元件140(浮置柵極結(jié)構(gòu))、分離形成于半導(dǎo)體柱120的對側(cè)上的第一和第二電荷存貯元件的隔離溝槽結(jié)構(gòu)170、到每個半導(dǎo)體柱的接觸186和用于通過對應(yīng)的接觸建立到半導(dǎo)體柱的電接觸的第三導(dǎo)電線190。在圖5上還示出了一系列平面B-B'、C-C'和D-D'，沿其將截取剖面圖以示出根據(jù)示例實施方式的結(jié)構(gòu)的其^也方面。圖6示出了沿圖5所示的線B-B'所示的平面橫跨與在第二方向上排列的兩個半導(dǎo)體柱120a、120b相關(guān)的存儲單元所取的剖面圖。如圖6所示，示例實施方式包括半導(dǎo)體基板110、從半導(dǎo)體基板突起了柱高度D2的第一和第二半導(dǎo)體柱120a、120b、第一結(jié)區(qū)112、第一和第二導(dǎo)電線150、160、第一和第二電荷存貯元件130、140、形成于半導(dǎo)體柱的上部的第二結(jié)區(qū)122，分離基板110和第三導(dǎo)電線190的層間電介質(zhì)188、接觸開口185、和填充接觸開口從而在第三導(dǎo)電線和第二結(jié)區(qū)122之間建立電接觸的導(dǎo)電材料186。每個電荷存貯元件130、140還包括隧道層圖案132、142、電荷存貯層圖案134、144和阻擋層圖案136、146。隧道層圖案132、142可以具有從30到IOOA的厚度且可以由選自Si02、SiON、和其組合和混合物組成的組的絕緣材料形成。電荷存貯層圖案134、144也可以具有從30到IOOA的厚度，且可以由導(dǎo)電材料形成，該導(dǎo)電材料包括具有點形狀的絕緣體區(qū)和電荷俘獲層的導(dǎo)體材料。電荷俘獲層可以由選自由SixNy、A1203、HfA10x、HfAlON、HfSiOx、HfSiON和其組合和混合物組成的組的材料形成，例如，多層復(fù)合結(jié)構(gòu)。阻擋層圖案可具有50到150A的厚度并且可以由選自由SiOx/SixNy/SiOx(ONO)、SiOx、SixNy、A1203、HfA10x、HfA10N、HfSiOx、HfSiON和其組合和混合物組成的組的材料形成。圖7示出了沿圖5所示的線C-C'所示的平面橫跨與在第一方向上排列的兩個半導(dǎo)體柱120a、120c相關(guān)的存儲單元所取的剖面圖。如圖7所示，示例實施方式包括半導(dǎo)體基板110、從半導(dǎo)體基板突起的第一和第二半導(dǎo)體柱120a、120c，半導(dǎo)體柱由具有深度D1的隔離溝槽170分離。如圖7所示，示例實施方式還包括形成于半導(dǎo)體柱上部的第二結(jié)區(qū)122、分離基板110和第三導(dǎo)電線190的層間電介質(zhì)188、接觸開口185和填充接觸開口從而在第三導(dǎo)電線和第二結(jié)區(qū)122之間建立電接觸的導(dǎo)電材料186。設(shè)置于半導(dǎo)體柱的對側(cè)上的第一和第二導(dǎo)電線以及第一和第二電荷存貯元件(未顯示)通過隔離溝槽分離。如本領(lǐng)域的技術(shù)人員可以理解的，基板H0不需限于半導(dǎo)體材料，而是可以引入來自由硅、SOI(絕緣體上硅)、GaAs、SiGe、石英和玻璃構(gòu)成的組的一種或更多的材料。圖8示出了沿圖5所示的線D-D'所示的平面在與在第一方向上排列的兩個半導(dǎo)體柱120a、120c相關(guān)的存儲單元之間所取的剖面圖。如圖8所示，示例實施方式包括半導(dǎo)體基板110、具有深度D1的隔離溝槽170。盡管為了方便示出了通常矩形的結(jié)構(gòu)，然而本領(lǐng)域的技術(shù)人員可以理解，隔離溝槽的輪廓不需被具體限定且可以包括其他幾何結(jié)構(gòu)，例如包括圓的、橢圓的、六邊形的和復(fù)雜的輪廓。如圖8所示，示例實施方式包括由隔離溝槽分離的第一導(dǎo)電線150和第二導(dǎo)電線160，第一結(jié)區(qū)112和層間電介質(zhì)188。隔離溝槽170的深度D1可以大于半導(dǎo)體柱120的高度D2。圖8中還示出了通常對應(yīng)于在第一方向排列的半導(dǎo)體柱的對側(cè)上設(shè)置的第一結(jié)區(qū)112的分離的長度L。第一和第二導(dǎo)電線150、160可以由各種導(dǎo)電材料形成，所述導(dǎo)電材料包括多晶硅、摻雜的多晶硅、金屬和金屬化合物，例如包括足以提供需要的電導(dǎo)率并容忍其所暴露于的后續(xù)工藝的TaN、NiTa、Ti、TiN、Ta、W、WN、Hf、Nb、Mo、Ru20、Mo2N、Ir、Pt、Co、Cr和其合金、混合物和組合。導(dǎo)電線的厚度可以從800A到2000A。圖9示出了存儲電路陣列1的正視圖，該陣列包括具有半導(dǎo)體柱120a-120e的4x2半導(dǎo)體柱陣列和某些相關(guān)結(jié)構(gòu)，為了清晰移除了層間電介質(zhì)188。如圖9所示，示例實施方式包括基板110、多個半導(dǎo)體柱120、在每個半導(dǎo)體柱上相對第二電荷存貯元件140布置的第一電荷存貯元件130、與沿在第一方向排列的第一組半導(dǎo)體柱120a、120c、120d、120e設(shè)置的第二導(dǎo)電線160相對布置的第一導(dǎo)電線150、在沿第二方向排列的第三導(dǎo)體l卯與沿第二方向排列的第二組半導(dǎo)體柱120a、120b之間提供電連接的接觸186。圖IO提供了在圖9中所示的存儲單元陣列的2x2部分的平面圖，包括半導(dǎo)體柱120a-120c。如圖IO所示，存儲單元陣列可以由在相鄰結(jié)構(gòu)之間提供并保持的各種間隔和尺寸來表征。這些間隔和尺寸包括對應(yīng)于在沿第二方向排列的相鄰半導(dǎo)體柱的相對表面上設(shè)置的電荷存貯元件之間的最小間隔的第一節(jié)距Pl、及對應(yīng)于在沿第一方向排列的相鄰半導(dǎo)體柱的相對表面上設(shè)置的電荷存貯元件之間的最小間隔的第二節(jié)距P2。這些間隔和尺寸包括尺寸T，其對應(yīng)于第一和第二導(dǎo)電線的厚度。這些間隔和尺寸被選擇來滿足表達式P1>2T,即設(shè)置于相鄰半導(dǎo)體柱上的第一和第二導(dǎo)電線由絕緣材料分離且不彼此電接觸，且2T〉P2，即設(shè)置于相鄰半導(dǎo)體柱上的第一和第二導(dǎo)電線彼此接觸以提供連接沿第一方向排列的半導(dǎo)體柱的組的連續(xù)導(dǎo)電線。如本領(lǐng)域的技術(shù)人員可以理解的，在形成閃存陣列中所使用的大小、尺寸、摻雜水平和材料將在一定程度上決定在選4奪、編程、搭V除、和讀操作期間必須施加到半導(dǎo)體單元的各個節(jié)點的電壓，^v而保證一致的操作。可以預(yù)表1中提供的矩陣來成功地操作，參照圖3所示的存儲單元10a且基板保持在地電位(0V)。<table>tableseeoriginaldocumentpage17</column></row><table>選定的位線、在該情形為BL1-BL3上的電壓被允許浮置。17圖11示出了通常對應(yīng)于圖6的另一示例實施方式的剖面圖。根據(jù)圖11中示出的結(jié)構(gòu)的示例實施方式包括半導(dǎo)體基板110、從半導(dǎo)體基板突起的第一和第二半導(dǎo)體柱120a、120b、第一結(jié)區(qū)112、第一和第二導(dǎo)電線150、160、第一和第二電荷存貯元件130、140、形成于半導(dǎo)體柱的上部中的第二結(jié)區(qū)122,分離基板110和第三導(dǎo)電線190的層間電介質(zhì)188、接觸開口185、和填充接觸開口從而在第三導(dǎo)電線和第二結(jié)區(qū)122之間建立電接觸的導(dǎo)電材料186。每個電荷存貯元件130、140除了隧道層圖案132、142和阻擋層圖案136、146之外還包括浮置柵極135、145，其可以由多晶硅或摻雜的多晶硅形成。如上所述，電荷俘獲層可以替換浮置柵極結(jié)構(gòu)。隧道層圖案132、142可以具有從30到100A的厚度且可以由選自由Si02、SiON、和其組合和混合物組成的組的絕緣材料形成。阻擋層圖案136、146可以具有從50到150A的厚度，且可以由選自由SiOx/SixNy/SiOx(ONO)、SiOx、SixNy、A1203、HfA10x、HfAlON、HfSiOx、HfSiON和其組合和混合物組成的組的材料形成。根據(jù)圖3-11所示的示例實施方式的閃存裝置的制造方法在圖12A-12N中示出。如圖12A和12B所示，首先多個半導(dǎo)體柱120形成于基板110上，其在第二方向上例如沿軸B-B'分開了間隔Pl',且在垂直于第二方向的第一方向上分開了間隔P2'。半導(dǎo)體柱可以通過沉積硬掩模層、形成適當(dāng)?shù)墓庵驴刮g劑圖案來暴露部分的硬掩模層、利用光致抗蝕劑圖案作為蝕刻掩模來移除暴露部分的硬掩模層來形成硬掩模圖案121來形成。該硬掩模圖案121又被用作蝕刻掩模以用于將半導(dǎo)體基板蝕刻到深度D2例如500到5000A,從而形成從基板110突起的半導(dǎo)體柱120。如圖12C所示，然后蝕刻的基板被處理以形成緩沖絕緣層111,其例如包括在暴露的半導(dǎo)體表面上的20到30A的Si02。然后基板110可以被暴露于一種或更多的p型摻雜劑115的足夠的劑量(或多個劑量)的離子注入和/或附加的熱處理，從而在基板的上部中形成p阱結(jié)構(gòu)(未顯示)。然后為了調(diào)整閾值電壓的目的，p阱結(jié)構(gòu)的表面部分可以經(jīng)歷更輕和更低能量的離子注入工藝。然后緩沖絕緣層111被移除。如圖12D所示，然后在半導(dǎo)體柱120的側(cè)壁上形成電荷存貯元件層140a,該電荷存貯元件層140a包括具有例如30到50A的厚度的隧道絕緣層142a、具有例如30到100A的厚度的電荷存貯層144a、具有例如50到150A的厚度的阻擋層146a，其總稱為140a。如圖12E所示，然后在電荷存貯元件上形成導(dǎo)電線150a至例如1000到5000A的厚度。導(dǎo)電線材料T的通常水平厚度T(或當(dāng)在間隔結(jié)構(gòu)的底橫向測量時的Tl)和相鄰半導(dǎo)體柱120的相對間隔Pl、P2將協(xié)作以連接在沿第一方向DR1排列的半導(dǎo)體柱上形成的電荷存貯元件，同時抑制或防止在沿第二方向DR2排列的半導(dǎo)體柱上設(shè)置的導(dǎo)電線之間的連接(短路)。如圖12F所示，通過使用半導(dǎo)體柱、總稱為140a的電荷存貯層142a、144a、146a、及導(dǎo)電層150a、以及通常硬掩^f莫圖案121作為用于將一種或更多的n型摻雜劑117離子注入基板110的暴露的區(qū)域的注入掩模，公共源極線112可以形成于在沿第一方向DR1排列的半導(dǎo)體柱120的相鄰組之間。如圖12G所示，通過將P2保持在小于2T的值，沿第一方向DR1排列的半導(dǎo)體柱之間的導(dǎo)電材料將阻擋n型注入達到基板的下面區(qū)域。如圖12G所示，圍繞半導(dǎo)體柱120的導(dǎo)電線150a可以通過沉積一種或更多的導(dǎo)電材料的一個或更多的層來獲得通常同形的導(dǎo)電層(conformalconductivelayer)。該通常同形的導(dǎo)電層然后經(jīng)歷回蝕刻工藝(也被稱為毯式蝕刻)來形成導(dǎo)電側(cè)壁間隙壁結(jié)構(gòu)。如圖12H-12K所示，然后通過在現(xiàn)存的結(jié)構(gòu)上形成光致抗蝕劑圖案184以暴露部分的電荷存貯元件140a和沿第一方向DR1排列的相鄰半導(dǎo)體柱之間的導(dǎo)電線150a。利用該光致抗蝕劑圖案184作為蝕刻掩模，隔離溝槽170可以通過選擇來移除下面的材料的多個蝕刻步驟來形成，所述下面的材料可以例如包括多晶硅和/或其他導(dǎo)電材料150a、阻擋氧化物層146a、電荷存貝i層144a例如SiN、和隧道氧化物層142a。隔離溝槽170的深度可以選擇為延伸到基板110中至半導(dǎo)體柱120的最下部之下的點，從而改善裝置對隔離溝槽的相對側(cè)的第一結(jié)區(qū)112之間的穿通(punchthrough)的抵抗力。隔離溝槽170分離了施加到半導(dǎo)體柱120的每個的兩側(cè)的材料，由此形成了如上討論的分離的第一和第二導(dǎo)電線150、160以及分離的第一和第二電荷存貝i元件130、140。如圖12L-12N所示，閃存單元陣列的示例實施方式可以提供移除隔離溝槽掩模圖案184和硬掩模圖案121來完成。然后層間電介質(zhì)(ILD)188可以被沉積在剩余的結(jié)構(gòu)上。然后光致抗蝕劑圖案(未顯示)可以形成于層間電介質(zhì)188上來暴露其中對半導(dǎo)體柱120將形成接觸的那些區(qū)域。使用光致抗蝕劑圖案作為蝕刻掩模，移除層間電介質(zhì)188的暴露的部分以敞開暴露半導(dǎo)體柱120的上表面上的區(qū)域的多個接觸孔185。利用剩余的層間電介質(zhì)188作為注入掩模，半導(dǎo)體柱120的暴露的部分可以用一種或更多n型摻雜劑注入，且通常經(jīng)歷熱處理來激活摻雜劑(多種摻雜劑)，從而在半導(dǎo)體柱的上部中形成第二結(jié)區(qū)122。然后接觸孔185用導(dǎo)電材料186填充，通過例如將一種或更多的導(dǎo)電材料沉積到足以填充接觸開口的厚度且然后利用回蝕刻或化學(xué)機械平坦化工藝(CMP)移除導(dǎo)電材料的上部，從而形成填充接觸開口的導(dǎo)電插塞(plug)。然后第三導(dǎo)電線190例如位線可以通過沉積、構(gòu)圖和蝕刻適當(dāng)?shù)膶?dǎo)電層來形成，由此第三導(dǎo)電線與沿第二方向DR2排列的多個半導(dǎo)體柱電接觸。如圖13所示，根據(jù)上述的示例實施方式和/或在以下提供的權(quán)利要求中進一步界定的閃存裝置可以被用于各種應(yīng)用，其例如包括智能卡、安全數(shù)字(SD)卡、小型閃存(CF)卡、存儲器棒和多媒體卡。在圖13中示出了這樣的應(yīng)用的示例，其中IC卡系統(tǒng)由方框圖200代表，且包括接口210，例如配置用于接合電子裝置以建立用于從主機(未顯示)比如相機或讀卡器接受信息(例如數(shù)據(jù)和指令)并將信息傳輸?shù)街鳈C的通訊路徑的的邊緣連接器(edgeconnector)。IC卡系統(tǒng)200還包括用于存貯由處理器230在操作期間產(chǎn)生的數(shù)據(jù)的易失存儲器240(例如DRAM)和用于存貯例如用于與主機通訊的應(yīng)用程序、配置參數(shù)、數(shù)據(jù)和其他信息并改善卡系統(tǒng)的操作的非易失存儲器250。權(quán)利要求1、一種半導(dǎo)體閃存單元對，包括半導(dǎo)體基板；形成于所述半導(dǎo)體基板中的第一和第二源極線；在所述第一和第二源極線之間從所述半導(dǎo)體基板延伸的半導(dǎo)體柱；形成于所述半導(dǎo)體柱的相對側(cè)表面上且配置為分別與所述第一和第二源極線協(xié)作的第一和第二電荷存貯結(jié)構(gòu)；與所述半導(dǎo)體柱相鄰并電分離所述第一和第二電荷存貯結(jié)構(gòu)的第一和第二溝槽隔離結(jié)構(gòu)；與所述第一電荷存貯結(jié)構(gòu)相鄰的第一字線和與所述第二電荷存貯結(jié)構(gòu)相鄰的第二字線；及在所述半導(dǎo)體柱的上表面上的公共漏極接觸。2、根據(jù)權(quán)利要求1所述的半導(dǎo)體閃存單元對，其中每個所述電荷存貯結(jié)構(gòu)包括形成于所述半導(dǎo)體柱的側(cè)表面上的隧道層圖案；形成于所述隧道層圖案上的電荷存貯層圖案；及形成于所述電荷存貯層圖案上的阻擋層圖案。3、根據(jù)權(quán)利要求2所述的半導(dǎo)體閃存單元對，其中所述隧道層圖案是由選自由氧化硅、氮化硅、氧氮化硅、和其組合構(gòu)成的組的絕緣材料；所述電荷存貯層圖案是由選自由SixNy、Al203、HfA10x、HfA10N、HfSiOx、HfSiON和其組合構(gòu)成的組的材料；且所述阻擋層圖案是由選自由SiOx/SixNy/SiOx、SiOx、SixNy、Al203、HfA10x、HfA10N、HfSiOx、HfSiON和其組合構(gòu)成的組的絕纟彖材料。4、根據(jù)權(quán)利要求3所述的半導(dǎo)體閃存單元對，其中所述電荷存貯層圖案展現(xiàn)選自由層、納米點、球、半球和納米晶體構(gòu)成的組的配置。5、根據(jù)權(quán)利要求1所述的半導(dǎo)體閃存單元對，其中所述第一和第二字線為選自由TaN、NiTa、Ti、TiN、Ta、W、WN、Hf、Nb、Mo、Ru20、Mo2N、Ir、Pt、Co、Cr和其合金、摻雜多晶硅、和其組合構(gòu)成的組的導(dǎo)電材料。6、根據(jù)權(quán)利要求1所述的半導(dǎo)體閃存單元對，其中所述隧道層圖案為選自由氧化硅、氮化硅、氧氮化硅、和其組合組成的組的絕緣材料；所述電荷存貯層圖案為多晶硅；且所述阻擋層圖案為選自由SiOx/SixNy/SiOx、SiOx、SixNy、A1203、HfA10x、HfA10N、HfSiOx、HfSiON和其組合組成的組的絕緣材料。7、根據(jù)權(quán)利要求1所述的半導(dǎo)體閃存單元對，其中第一和第二源極線延伸在所述半導(dǎo)體基板的主表面之下至結(jié)深度Ds;且所述第一和第二溝槽隔離結(jié)構(gòu)延伸在所述半導(dǎo)體基板的所述主表面之下至溝槽深度Dt,其中D^Ds。8、根據(jù)權(quán)利要求1所述的半導(dǎo)體閃存單元對，其中所述半導(dǎo)體柱從所述半導(dǎo)體基板的主面垂直延伸至柱高度D2且所述半導(dǎo)體柱具有平均水平尺寸Wp，其中所述半導(dǎo)體柱具有至少為1的高寬比D2/Wp。9、根據(jù)權(quán)利要求8所述的半導(dǎo)體閃存單元對，其中所述半導(dǎo)體柱通常為圓柱。10、一種半導(dǎo)體存儲裝置，包括半導(dǎo)體閃存單元對的陣列，形成于半導(dǎo)體基板上，其中每對存儲單元包括在第一和第二源極線之間形成于所述半導(dǎo)體基板上的半導(dǎo)體柱；形成于所述半導(dǎo)體柱的相對側(cè)表面上且配置為分別與所述第一和第二源極線協(xié)作的第一和第二電荷存貯結(jié)構(gòu)；與所述半導(dǎo)體柱相鄰并電分離所述第一和第二電荷存貯結(jié)構(gòu)的第一和第二溝槽隔離結(jié)構(gòu)；與所述第一電荷存貯結(jié)構(gòu)相鄰的第一字線和與所述第二電荷存貯結(jié)構(gòu)相鄰的第二字線；及在所述半導(dǎo)體柱的上表面上的漏核〃接觸；沿第一軸DR1排列的半導(dǎo)體單元對的第一組，其中每對半導(dǎo)體單元與相鄰的半導(dǎo)體單元對分隔第一節(jié)距P1;及沿第二軸DR2排列的存儲單元對的第二組，該第二軸DR2相對于所述第一軸以角度e配置，其中所述每對存儲單元包括第一存儲單元和第二存儲單元，且其中每個所述第一存儲單元與第一公共源極線及第一字線協(xié)作，且每個所述第二存儲單元與第二公共源極線及第二字線協(xié)作，且其中每對存儲單元與相鄰的存儲單元對間隔第二節(jié)距P2，其滿足表達式P2〉P1，且其中每個存儲單元僅對于一個第一組和一個第二組是共同的。11、根據(jù)權(quán)利要求IO所述的半導(dǎo)體存儲裝置，其中所述第一和第二字線具有Tl的橫向底厚度，其中滿足表達式P2〈Tt。12、根據(jù)權(quán)利要求IO所述的半導(dǎo)體存儲裝置，其中與所述隔離結(jié)構(gòu)相鄰測量的最小字線垂直厚度足以防止源極線摻雜進入半導(dǎo)體單元對的第一組的相鄰對之間的半導(dǎo)體基板。13、一種半導(dǎo)體存儲單元對的制造方法，包括在半導(dǎo)體基板上形成半導(dǎo)體柱；在所述半導(dǎo)體柱上形成電荷存貯結(jié)構(gòu)；在所述電荷存貯結(jié)構(gòu)之上形成導(dǎo)電圖案；在所述半導(dǎo)體柱相對側(cè)的所述半導(dǎo)體基板中形成第一和第二源極線；形成第一和第二溝槽隔離結(jié)構(gòu)，由此將所述導(dǎo)電圖案分為第一和第二字線，且將所述電荷存Hi結(jié)構(gòu)分為第一和第二存儲單元；以及形成到所述半導(dǎo)體柱的上表面的公共位線接觸。14、根據(jù)權(quán)利要求13的半導(dǎo)體存儲單元對的制造方法，其中形成所述半導(dǎo)體柱還包括在所述半導(dǎo)體基板上形成硬掩模層；在所述硬掩模層上形成軟掩模圖案從而暴露所述硬掩模層的一部分；蝕刻所述硬掩模層的暴露的區(qū)域從而形成暴露所述半導(dǎo)體基板的一部分的硬掩模圖案；及蝕刻所述半導(dǎo)體基板的暴露部分從而形成所述半導(dǎo)體柱。15、根據(jù)權(quán)利要求13的半導(dǎo)體存儲單元對的制造方法，其中形成所述半導(dǎo)體柱還包括在所述半導(dǎo)體基板上形成掩模層；構(gòu)圖和蝕刻所述掩模層從而形成具有暴露所述半導(dǎo)體基板的一部分的開口的掩才莫圖案；用外延半導(dǎo)體材料填充所述開口；以及移除所述掩模圖案。16、根據(jù)權(quán)利要求15的半導(dǎo)體存儲單元對的制造方法，其中形成所述半導(dǎo)體柱還包括移除所述外延半導(dǎo)體材料的上部從而暴露所述掩模圖案的上表面且形成平面4t的表面。17、根據(jù)權(quán)利要求15的半導(dǎo)體存儲單元對的制造方法，其中形成所述半導(dǎo)體柱還包括在所述開口中沉積非晶外延材料層；及處理該非晶外延材料從而形成具有與所述半導(dǎo)體基板的晶向?qū)?yīng)的晶向的單晶結(jié)構(gòu)。18、根據(jù)權(quán)利要求13的半導(dǎo)體存儲單元對的制造方法，其中在所述半導(dǎo)體柱上形成所述電荷存貯結(jié)構(gòu)還包括在所述半導(dǎo)體柱的側(cè)表面上形成隧道層圖案；在所述隧道層圖案上形成電荷存貯層圖案；及在所述電荷存貯層圖案上形成阻擋層圖案。19、根據(jù)權(quán)利要求18的半導(dǎo)體存儲單元對的制造方法，其中由選自由氧化硅、氮化硅、氧氮化硅、和其組合組成的組的絕緣材料形成所述隧道層圖案；由選自由SixNy、A1203、HfA10x、HfA10N、HfSiOx、HfSiON和其組合組成的組的材料形成所述電荷存貯層圖案；及由選自由SiOx、SixNy、A1203、HfA10x、HfAlON、HfSiOx、HfSiON和其組合組成的組的絕緣材料形成所述阻擋層圖案。20、根據(jù)權(quán)利要求13的半導(dǎo)體存儲單元對的制造方法，其中在所述電荷存貯結(jié)構(gòu)之上形成所述導(dǎo)電圖案還包括沉積選自由TaN、NiTa、Ti、TiN、Ta、W、WN、Hf、Nb、Mo、Ru20、Mo2N、Ir、Pt、Co、Cr和其合金、多晶硅、及其組合組成的組的導(dǎo)電材料層；及利用毯式蝕刻移除所述導(dǎo)電材料層的一部分從而在所述電荷存貯結(jié)構(gòu)的外表面上形成導(dǎo)電側(cè)壁結(jié)構(gòu)。21、根據(jù)權(quán)利要求18的半導(dǎo)體存儲單元對的制造方法，其中在所述半導(dǎo)體柱上形成所述電荷存貯結(jié)構(gòu)還包括由多晶硅形成所述電荷存貯層圖案。22、根據(jù)權(quán)利要求21的半導(dǎo)體存儲單元對的制造方法，其中形成導(dǎo)電圖案還包括利用足以將功函數(shù)相對于采用未摻雜的多晶硅獲得的功函數(shù)改變至少0.2eV的摻雜劑量形成摻雜多晶硅層。23、一種制造半導(dǎo)體存儲單元對的陣列的方法，包括在半導(dǎo)體基板上形成半導(dǎo)體柱的陣列；在每個所述半導(dǎo)體柱上形成電荷存貯結(jié)構(gòu)；形成導(dǎo)電元件和間隙的導(dǎo)電圖案來界定電荷存貯結(jié)構(gòu)的第一組，其中每個第一組沿平行于軸DR1的軸排列，且每個第一組的每個成員共用單一的導(dǎo)電元件；在相鄰的導(dǎo)電元件之間的所述半導(dǎo)體基板中形成第一和第二源極線；形成第一和第二溝槽隔離結(jié)構(gòu)，由此將每個導(dǎo)電圖案分為第一和第二字線且將每個電荷存貯結(jié)構(gòu)分為第一和第二存儲單元；形成到所述半導(dǎo)體柱的上表面的公共位線接觸；及形成公共位線，用于電連接沿平行于第二軸DR2的軸排列的第一和第二存儲單元的第二組，其中每個存儲單元僅對于一個第一組和一個第二組是共同的。24、根據(jù)權(quán)利要求23所述的制造半導(dǎo)體存儲單元對的陣列的方法，其中沿單個軸排列的每個第一組與沿平行軸排列的相鄰第一組分開節(jié)距P1;且第一組中的每個柱與該第一組內(nèi)的相鄰柱分開節(jié)距P2，其中P1>P2。25、根據(jù)權(quán)利要求24所述的制造半導(dǎo)體存儲單元對的陣列的方法，其中形成所述導(dǎo)電圖案還包括形成具有厚度T。的共形導(dǎo)電層；壁結(jié)構(gòu)，其中P2<2TL。26、根據(jù)權(quán)利要求25所述的制造半導(dǎo)體存儲單元對的陣列的方法，其中相鄰半導(dǎo)體柱之間測量的最小導(dǎo)電圖案厚度不小于To的50%。全文摘要本發(fā)明涉及具有垂直溝道的非易失存儲裝置及其制造方法，公開了半導(dǎo)體閃存單元對，該半導(dǎo)體閃存單元對包括形成于半導(dǎo)體基板中的第一和第二源極線；在所述源極線之間從半導(dǎo)體基板延伸的半導(dǎo)體柱；形成于半導(dǎo)體柱的相對側(cè)表面上且被溝槽隔離結(jié)構(gòu)分隔的第一和第二電荷存貯結(jié)構(gòu)。在存儲單元陣列中分開相鄰的半導(dǎo)體柱的x和y節(jié)距被選擇，由此形成溝槽隔離結(jié)構(gòu)以用于分離設(shè)置于半導(dǎo)體柱的相對側(cè)上的電荷存貯結(jié)構(gòu)和導(dǎo)電結(jié)構(gòu)。還披露了制造這樣結(jié)構(gòu)的方法，由此可以改善閃存裝置尤其是NOR閃存裝置的密度。文檔編號H01L21/768GK101118910SQ20071012635公開日2008年2月6日申請日期2007年6月29日優(yōu)先權(quán)日2006年6月29日發(fā)明者崔容碩,權(quán)赫基,梁陹震,韓晶昱申請人:三星電子株式會社