專利名稱：：可供堆疊的半導(dǎo)體裝置及其制法的制作方法
技術(shù)領(lǐng)域：
：本發(fā)明涉及一種半導(dǎo)體裝置及其制法，尤其涉及一種可供垂直堆疊的半導(dǎo)體裝置及其制法。
背景技術(shù)：
：由于通訊、網(wǎng)絡(luò)及電腦等各式可攜式(Portable)電子產(chǎn)品及其周邊產(chǎn)品輕薄短小的趨勢(shì)的日益重要，且所述電子產(chǎn)品朝多功能及高性能的方向發(fā)展，以滿足半導(dǎo)體封裝件高集成度(Integration)及微型化(Miniaturization)的封裝需求，且為求提升單一半導(dǎo)體封裝件的性能(ability)與容量(capacity)以符合電子產(chǎn)品小型化、大容量與高速化的趨勢(shì)，現(xiàn)有是以半導(dǎo)體封裝件多芯片模塊化(MultichipModule,MCM)的形式呈現(xiàn)，以在單一封裝件的基板(如基板或?qū)Ь€架)上接置至少二個(gè)以上的芯片。參閱圖1，即顯示一現(xiàn)有以水平間隔方式排列的多芯片半導(dǎo)體封裝件。如圖所示，此半導(dǎo)體封裝件包含有一基板100;—第一芯片IIO，具有相對(duì)的主動(dòng)面110a和非主動(dòng)面110b,且其非主動(dòng)面110b粘接至該基板100上，并以第一導(dǎo)線120將該第一芯片110的主動(dòng)面110a電性連接至該基板100;以及一第二芯片140，具有相對(duì)的主動(dòng)面140a和非主動(dòng)面140b，其非主動(dòng)面140b粘接至該基板100并與該第一芯片間隔一定的距離，再以第二導(dǎo)線150將該第二芯片140的主動(dòng)面140a電性連接至該基板100。上述現(xiàn)有多芯片半導(dǎo)體封裝件的主要缺點(diǎn)在于為避免芯片間的導(dǎo)線誤觸，須以一定的間隔來粘接各該芯片，故若需粘接多個(gè)芯片則需于基板上布設(shè)大面積的芯片接置區(qū)域(DieAttachmentArea)以容設(shè)所需數(shù)量的芯片，此舉將造成成本的增加及無法滿足輕薄短小的需求。再參閱圖2，顯示現(xiàn)有如美國(guó)專利第6,538,331號(hào)案所揭示以堆疊方式(Stacked)將第一芯片210及第二芯片240疊接于基板200上，同時(shí)各該疊接芯片相對(duì)下層芯片偏位(off-set)—段距離，以方便該第一及第二芯片210、240分別打設(shè)焊線220、250至該基板200。此方法雖可比前述以水平間隔方式排列多芯片的技術(shù)節(jié)省基板空間，但是其仍須利用焊線技術(shù)電性連接芯片及基板，使芯片與基板間電性連接品質(zhì)易受焊線的線長(zhǎng)影響而導(dǎo)致電性不佳。同時(shí)由于這些芯片于堆疊時(shí)須偏移一段距離，且加上焊線設(shè)置空間的影響，依舊可能造成芯片堆疊面積過大而無法容納更多芯片。為此，美國(guó)專利US6,642,081、5，270,261及6，809，421揭示一種利用硅貫通電極(ThroughSiliconVia，TSV)技術(shù)以供多個(gè)半導(dǎo)體芯片得以垂直堆疊且相互電性連接。但是其制造過程過于復(fù)雜且成本過高，因此欠缺產(chǎn)業(yè)實(shí)用價(jià)值。因此，如何解決上述現(xiàn)有多芯片堆疊問題，并開發(fā)一種不致增加面積而可有效在封裝件中整合更多芯片以提升電性功能，同時(shí)避免使用焊線技術(shù)所導(dǎo)致電性不佳及因使用硅貫通電極(TSV)所導(dǎo)致制造過程過于復(fù)雜且成本過高的多芯片堆疊結(jié)構(gòu)及制法，實(shí)為目前亟欲解決的課題。
發(fā)明內(nèi)容鑒于以上所述
背景技術(shù)：
的缺點(diǎn)，本發(fā)明的主要目的在于提供一種可供堆疊的半導(dǎo)體裝置及其制法，得以在不增加面積下，在半導(dǎo)體封裝件中整合更多的芯片。本發(fā)明的另一目的在于提供一種可供堆疊的半導(dǎo)體裝置及其制法，從而可以較簡(jiǎn)便的方式制造過程，避免使用硅貫通電極(TSV)所導(dǎo)致制造過程過于復(fù)雜且成本過高問題。本發(fā)明的再一目的在于提供一種可供堆疊的半導(dǎo)體裝置及其制法，可供多個(gè)半導(dǎo)體芯片直接電性連接，避免使用焊線技術(shù)所導(dǎo)致電性不佳問題。本發(fā)明的又一目的在于提供一種可供堆疊的半導(dǎo)體裝置及其制法，可供多個(gè)半導(dǎo)體芯片直接垂直堆疊。為達(dá)上述目的以及其他目的，本發(fā)明揭示一種可供堆疊的半導(dǎo)體裝置的制法，包括提供一具有多個(gè)芯片的晶片，所述芯片及晶片具有相對(duì)的主動(dòng)面及非主動(dòng)面，且于各該芯片主動(dòng)面上設(shè)有多個(gè)焯墊，以于相鄰芯片焊墊間形成溝槽；于該溝槽處形成第一金屬層，并令該第一金屬層電性連接至芯片焊墊；薄化該晶片非主動(dòng)面至該溝槽處，以使該第一金屬層相對(duì)外露于該晶片非主動(dòng)面；于該晶片非主動(dòng)面上設(shè)置一絕緣層，并令該絕緣層形成有開口以外露出該第一金屬層；于該絕緣層開口處形成第二金屬層，并使該第二金屬層電性連接至該第一金屬層；以及分離各該芯片，以形成多個(gè)可供堆疊的半導(dǎo)體裝置。后續(xù)可將其中一半導(dǎo)體裝置利用其非主動(dòng)面上的第二金屬層堆疊并電性連接至另一半導(dǎo)體裝置主動(dòng)面上的第一金屬層，藉以構(gòu)成多芯片的堆疊結(jié)構(gòu)。通過前述制法，本發(fā)明還揭示一種可供堆疊的半導(dǎo)體裝置，包括芯片，所述芯片具有相對(duì)的主動(dòng)面及非主動(dòng)面，且該主動(dòng)面上設(shè)有多個(gè)焊墊；第一金屬層，設(shè)于該芯片主動(dòng)面邊緣及側(cè)邊，以電性連接至該芯片焊墊；絕緣層，覆蓋于該芯片非主動(dòng)面，且該絕緣層對(duì)應(yīng)該芯片非主動(dòng)面邊緣形成有外露出該第一金屬層的開口；以及第二金屬層，形成于該絕緣層開口，并電性連接至該第一金屬層。因此，本發(fā)明的可供堆疊的半導(dǎo)體裝置及其制法，主要是提供一具有多個(gè)芯片的晶片，所述芯片及晶片具有相對(duì)的主動(dòng)面及非主動(dòng)面，且在各該芯片主動(dòng)面上設(shè)有多個(gè)焊墊，以于相鄰芯片焊墊間形成溝槽及于該溝槽處形成電性連接至芯片焊墊的第一金屬層，接著薄化該晶片非主動(dòng)面至該溝槽處而外露該第一金屬層，并于該晶片非主動(dòng)面形成電性連接至該第一金屬層的第二金屬層，最后再分離各該芯片，以形成多個(gè)可供堆疊的半導(dǎo)體裝置。后續(xù)即可將一該半導(dǎo)體裝置以非主動(dòng)面上的第二金屬層接置并電性連接至芯片承載件上，并將另一半導(dǎo)體裝置利用其非主動(dòng)面上的第二金屬層接置并電性連接至先前的該半導(dǎo)體裝置主動(dòng)面上的第一金屬層，藉以構(gòu)成多芯片的堆疊結(jié)構(gòu)。如此，將可在不致增加堆疊面積情況下有效整合更多芯片以提升電性功能，同時(shí)避免使用焊線技術(shù)所導(dǎo)致電性不佳及因使用硅貫通電極(TSV)所導(dǎo)致制造過程過于復(fù)雜且成本過高等問題。圖1為現(xiàn)有以水平間隔方式排列的多芯片半導(dǎo)體封裝件剖面示意圖2為美國(guó)專利第6，538，331號(hào)案所揭示的以堆疊方式進(jìn)行多芯片堆疊的半導(dǎo)體封裝件剖面示意圖3A至31為本發(fā)明的可供堆疊的半導(dǎo)體裝置及其制法第一實(shí)施例的剖面示意圖4為將本發(fā)明的半導(dǎo)體裝置進(jìn)行堆疊的剖面示意圖5為本發(fā)明的可供堆疊的半導(dǎo)體裝置第二實(shí)施例的剖面示意以及圖6A至6D為本發(fā)明的可供堆疊的半導(dǎo)體裝置及其制法第三實(shí)施例的剖面示意圖。主要元件符號(hào)說明100基板110第一芯片110a主動(dòng)面110b非主動(dòng)面120焊線140第二芯片140a主動(dòng)面140b非主動(dòng)面150焊線200基板210果一心片220焊線240弟一心片250焊線30心片300日曰斤301主動(dòng)面302非主動(dòng)面303焊墊304溝槽304,凹槽31、31，導(dǎo)電層310聚合膠層32、32，抗蝕劑層320、,320'抗蝕劑層34第一金屬層341厚銅342鎳343燥錫35粘著層36承載件37絕緣層370絕緣層開口38第二金屬層381鎳或銅382焊錫40心片401主動(dòng)面402非主動(dòng)面41、41，導(dǎo)電層44第一金屬層48第二金屬層W開口的寬度具體實(shí)施例方式以下通過特定的具體實(shí)施例說明本發(fā)明的實(shí)施方式，所屬
技術(shù)領(lǐng)域：
的技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其他優(yōu)點(diǎn)與功效。第一實(shí)施例參閱圖3A至31，為本發(fā)明的可供堆疊的半導(dǎo)體裝置及其制法示意圖。如圖3A所示，提供一具有多個(gè)芯片30的晶片300，所述芯片30及晶片300具有相對(duì)的主動(dòng)面301及非主動(dòng)面302，且在各該芯片主動(dòng)面301上設(shè)有多個(gè)焊墊303，以于相鄰芯片焊墊303間形成溝槽304。如圖3B至3D所示，在該晶片主動(dòng)面301上利用如濺鍍等方式形成一如鈦/銅(Ti/Cu)、鈦化鴇/銅(TiW/Cu)或鈦化鴇/金(TiW/Au)或鋁/鎳釩/銅(Al/NiV/Cu)或鎳釩/銅(NiV/Cu)或鈦/鎳釩/銅(Ti/NiV/Cu)或鈦化鎢/鎳釩/銅(TiW/NiV/Cu)的導(dǎo)電層31，再覆蓋一抗蝕劑層32，并使該抗蝕劑層32形成有對(duì)應(yīng)該溝槽304的開口320。接著再進(jìn)行電鍍制造過程，以于該抗蝕劑層開口320的溝槽304位置依序形成如厚銅(約1030^im)341、鎳層(約25^im)342及焊錫343的第一金屬層34，并令該第一金屬層34電性連接至芯片焊墊303。之后即可移除該抗蝕劑層32及其所覆蓋的導(dǎo)電層31。如圖3E所示，將該晶片300以其主動(dòng)面301間隔一粘著層35而粘著于一如玻璃的承載件36上，以供薄化該晶片300非主動(dòng)面302至該溝槽304處，以使該第一金屬層34相對(duì)外露于該晶片非主動(dòng)面302，且該晶片300薄化后的厚度約為2575jmi。如圖3F所示，于該晶片非主動(dòng)面302上設(shè)置一絕緣層37，并令該絕緣層37形成有開口370以外露出該第一金屬層34;其中該絕緣層37例如為厚約5拜的苯環(huán)丁烯(Benzo-Cyclo-Butene，BCB)或聚酰亞胺(Polyimide，PI)，該開口370的寬度W以略小于該溝槽304的寬度為宜。如圖3G及3H所示，于該晶片300非主動(dòng)面302及絕緣層37上利用如濺鍍方式形成如Ti/Cu或TiW/Cu的導(dǎo)電層31'，并于該導(dǎo)電層31，上覆蓋一抗蝕劑層32'，且令該抗蝕劑層32，形成有開口320，以外露出該導(dǎo)線層31'。接著通過電鍍方式，以于該抗蝕劑層開口320，中形成包括有例如鎳或銅381及焊錫382的第二金屬層38，并使該第二金屬層38電性連接至該第一金屬層34。之后再移除該抗蝕劑層32'及其所覆蓋的導(dǎo)電層31，。如圖3I所示，移除該承載板36，并沿所述芯片30間進(jìn)行切割，以分離各該芯片30，從而形成多個(gè)可供堆疊的半導(dǎo)體裝置。通過前述制法，本發(fā)明還揭示一種可供堆疊的半導(dǎo)體裝置，包括芯片30，所述芯片30具有相對(duì)的主動(dòng)面301及非主動(dòng)面302，且該主動(dòng)面301上設(shè)有多個(gè)焊墊303;第一金屬層34，設(shè)于該芯片主動(dòng)面301邊緣及側(cè)邊，以電性連接至該芯片焊墊303;絕緣層37，覆蓋于該芯片非主動(dòng)面302，且該絕緣層37對(duì)應(yīng)該芯片非主動(dòng)面302邊緣形成有外露出該第一金屬層34的開口；以及第二金屬層38，形成于該絕緣層37開口，并電性連接至該第一金屬層34。再參閱圖4，后續(xù)即可將其中一半導(dǎo)體裝置利用其芯片非主動(dòng)面302上第二金屬層38的焊錫材料，并通過回焊作業(yè)而堆疊并電性連接至另一半導(dǎo)體裝置的芯片主動(dòng)面301上的第一金屬層34的焊錫材料，藉以構(gòu)成多芯片的堆疊結(jié)構(gòu)。另外，亦可直接利用熱壓(thermalcompression)方式將前述制得的多個(gè)半導(dǎo)體裝置，使其中一半導(dǎo)體裝置第二金屬層熱壓并電性連接至另一半導(dǎo)體裝置的第一金屬層，以形成多芯片的堆疊結(jié)構(gòu)。第二實(shí)施例參閱圖5，為本發(fā)明的可供堆疊的半導(dǎo)體裝置第二實(shí)施例的剖面示意圖。本實(shí)施例的半導(dǎo)體裝置與前述實(shí)施例大致相同，其主要差異是形成于半導(dǎo)體裝置的芯片40主動(dòng)面401上的第一金屬層44為金(Au)，其通過預(yù)先濺鍍于該主動(dòng)面的導(dǎo)電層41(例如為TiW/Au(鈦化鎢/金))電鍍而成，且其厚度約為1530[im;另外相對(duì)于該芯片非主動(dòng)面402上的第二金屬層48為錫(Sn)或金(Au)，其通過預(yù)先濺鍍于該非主動(dòng)面402的導(dǎo)電層41，(例如為Ti/Cu(鈦/銅)或TiW/Cu(鈦化鉤/銅)或TiW/Au(鈦化鴨/金))電鍍而成，且其厚度約為2040pm。如此，在進(jìn)行堆疊時(shí)，即可直接利用熱壓方式，以將其中一半導(dǎo)體裝置的第二金屬層(例如為錫)熱壓至另一半導(dǎo)體裝置的第一金屬層(例如為金)，以形成共金結(jié)構(gòu)，藉以簡(jiǎn)化制造過程。因此，本發(fā)明的可供堆疊的半導(dǎo)體裝置及其制法，主要是提供一具有多個(gè)芯片的晶片，所述芯片及晶片具有相對(duì)的主動(dòng)面及非主動(dòng)面，且于各該芯片主動(dòng)面上設(shè)有多個(gè)焊墊，以于相鄰芯片焊墊間形成溝槽及于該溝槽處形成電性連接至芯片焊墊的第一金屬層，接著薄化該晶片非主動(dòng)面至該溝槽處而外露該第一金屬層，并于該晶片非主動(dòng)面形成電性連接至該第一金屬層的第二金屬層，最后再分離各該芯片，以形成多個(gè)可供堆疊的半導(dǎo)體裝置。后續(xù)即可將一該半導(dǎo)體裝置以非主動(dòng)面上的第二金屬層接置并電性連接至芯片承載件上，并將另一半導(dǎo)體裝置利用其非主動(dòng)面上的第二金屬層接置并電性連接至先前的該半導(dǎo)體裝置主動(dòng)面上的第一金屬層，藉以構(gòu)成多芯片的堆疊結(jié)構(gòu)；如此，將可在不致增加堆疊面積情況下有效整合更多芯片以提升電性功能，同時(shí)避免使用焊線技術(shù)所導(dǎo)致電性不佳及因使用硅貫通電極(TSV)所導(dǎo)致制造過程過于復(fù)雜且成本過高等問題。第三實(shí)施例再參閱圖6A至6D，為本發(fā)明的可供堆疊的半導(dǎo)體封裝件及其制法第三實(shí)施例的示意圖。同時(shí)為簡(jiǎn)化本附圖，本實(shí)施例中對(duì)應(yīng)上述第一實(shí)施例相同或相似的元件采用相同標(biāo)號(hào)表示。本實(shí)施例的可供堆疊的半導(dǎo)體封裝件及其制法與該第一實(shí)施例大致相同，主要差異在于在相鄰芯片焊墊303間形成溝槽304后，還可于該溝槽304內(nèi)形成聚合膠層310的絕緣層，并令該聚合膠層310形成凹槽304'，再于該晶片主動(dòng)面301及該凹槽304，上利用如濺鍍等方式形成導(dǎo)電層31，以令該聚合膠層310形成于所述芯片30與該導(dǎo)電層31之間，該聚合膠層310的材質(zhì)為例如聚酰亞胺或苯環(huán)丁烯的聚合膠，通過該聚合膠層310形成于所述芯片30與該導(dǎo)電層31之間以增加所述芯片30與該導(dǎo)電層31的絕緣性及附著性；接著，其后續(xù)的制法與該第一實(shí)施例相同，以形成多個(gè)可供堆疊的半導(dǎo)體封裝件。以上所述的具體實(shí)施例，僅用以例釋本發(fā)明的特點(diǎn)及功效，而非用以限定本發(fā)明的可實(shí)施范圍，在未脫離本發(fā)明的上述精神與技術(shù)范圍下，任何運(yùn)用本發(fā)明所揭示內(nèi)容而完成的等效改變及修飾，均仍應(yīng)為隨附的權(quán)利要求所涵蓋。權(quán)利要求1.一種可供堆疊的半導(dǎo)體裝置的制法，包括提供一具有多個(gè)芯片的晶片，所述芯片及晶片具有相對(duì)的主動(dòng)面及非主動(dòng)面，且于各該芯片主動(dòng)面上設(shè)有多個(gè)焊墊，以于相鄰芯片焊墊間形成溝槽；于該溝槽處形成第一金屬層，并令該第一金屬層電性連接至芯片焊墊；薄化該晶片非主動(dòng)面至該溝槽處，以使該第一金屬層相對(duì)外露于該晶片非主動(dòng)面；于該晶片非主動(dòng)面上設(shè)置一絕緣層，并令該絕緣層形成有開口以外露出該第一金屬層；于該絕緣層開口處形成第二金屬層，并使該第二金屬層電性連接至該第一金屬層；以及分離各該芯片，以形成多個(gè)可供堆疊的半導(dǎo)體裝置。2.根據(jù)權(quán)利要求1所述的可供堆疊的半導(dǎo)體裝置的制法，其中，該第一金屬層的制法包括于該晶片主動(dòng)面上形成一導(dǎo)電層；于該導(dǎo)電層上覆蓋一抗蝕劑層，并使該抗蝕劑層形成有對(duì)應(yīng)該溝槽的開口-，進(jìn)行電鍍制造過程，以于該抗蝕劑層開口的溝槽位置形成第一金屬層，并令該第一金屬層電性連接至芯片焊墊；以及移除該抗蝕劑層及其所覆蓋的導(dǎo)電層。3.根據(jù)權(quán)利要求2所述的可供堆疊的半導(dǎo)體裝置的制法，其中，該導(dǎo)電層為鈦/銅(Ti/Cu)、鈦化鎢/銅(TiW/Cu)、鈦化鎢/金(TiW/Au)、鋁/鎳釩/銅(Al/NiV/Cu)、鎳釩/銅(NiV/Cu)、鈦/鎳釩/銅(Ti/NiV/Cu)以及鈦化鎢/鎳釩/銅(TiW/NiV/Cu)的其中之一。4.根據(jù)權(quán)利要求2所述的可供堆疊的半導(dǎo)體裝置的制法，其中，該第一金屬層包括厚銅層、鎳層及焊錫材料。5.根據(jù)權(quán)利要求2所述的可供堆疊的半導(dǎo)體裝置的制法，其中，該第一金屬層為金。6.根據(jù)權(quán)利要求1所述的可供堆疊的半導(dǎo)體裝置的制法，其中，在薄化該晶片非主動(dòng)面前，將該晶片以其主動(dòng)面間隔一粘著層而粘著于一承載件上，以供薄化該晶片非主動(dòng)面至該溝槽處。7.根據(jù)權(quán)利要求1所述的可供堆疊的半導(dǎo)體裝置的制法，其中，該第二金屬層的制法包括于該晶片非主動(dòng)面及絕緣層上形成導(dǎo)電層；于該導(dǎo)電層上覆蓋一抗蝕劑層，且令該抗蝕劑層形成有開口以外露出該絕緣層開口；接著通過電鍍方式，以于該抗蝕劑層開口中形成第二金屬層，并使該第二金屬層電性連接至該第一金屬層；以及移除該抗蝕劑層及其所覆蓋的導(dǎo)電層。8.根據(jù)權(quán)利要求7所述的可供堆疊的半導(dǎo)體裝置的制法，其中，該導(dǎo)電層為鈦/銅(Ti/Cu)、鈦化鎢/銅(TiW/Cu)、鈦化鎢/金(TiW/Au)、鋁/鎳釩/銅(Al/NiV/Cu)、鎳釩/銅(NiV/Cu)、鈦/鎳釩/銅(Ti/NiV/Cu)以及鈦化鎢/鎳釩/銅(TiW/NiV/Cu)的其中之一。9.根據(jù)權(quán)利要求7所述的可供堆疊的半導(dǎo)體裝置的制法，其中，該第二金屬層包括有鎳、銅層及焊錫材料。10.根據(jù)權(quán)利要求7所述的可供堆疊的半導(dǎo)體裝置的制法，其中，該第二金屬層為錫層。11.根據(jù)權(quán)利要求1所述的可供堆疊的半導(dǎo)體裝置的制法，還包括將其中一半導(dǎo)體裝置利用其芯片非主動(dòng)面上第二金屬層堆疊并電性連接至另一半導(dǎo)體裝置的芯片主動(dòng)面上的第一金屬層，藉以構(gòu)成多芯片的堆疊結(jié)構(gòu)。12.根據(jù)權(quán)利要求11所述的可供堆疊的半導(dǎo)體裝置的制法，其中，該第二金屬層及第一金屬層的電性連接是通過回焊結(jié)合及熱壓形成共金結(jié)構(gòu)的其中一方式完成。13.根據(jù)權(quán)利要求1所述的可供堆疊的半導(dǎo)體裝置的制法，其中，相鄰芯片焊墊間形成溝槽后，還可于該溝槽內(nèi)形成聚合膠層的絕緣層，并令該聚合膠層形成凹槽，再于該晶片主動(dòng)面及該凹槽上形成第一金屬層。14.根據(jù)權(quán)利要求13所述的可供堆疊的半導(dǎo)體裝置的制法，其中，該聚合膠層的材質(zhì)為聚酰亞胺及苯環(huán)丁烯的其中之一。15.—種可供堆疊的半導(dǎo)體裝置，包括芯片，所述芯片具有相對(duì)的主動(dòng)面及非主動(dòng)面，且該主動(dòng)面上設(shè)有多個(gè)焊墊；第一金屬層，設(shè)于該芯片主動(dòng)面邊緣及側(cè)邊，以電性連接至該芯片焊墊；絕緣層，覆蓋于該芯片非主動(dòng)面，且該絕緣層對(duì)應(yīng)該芯片非主動(dòng)面邊緣形成有外露出該第一金屬層的開口；以及第二金屬層，形成于該絕緣層開口，并電性連接至該第一金屬層。16.根據(jù)權(quán)利要求15所述的可供堆疊的半導(dǎo)體裝置，其中，該第一金屬層與芯片間還包括一導(dǎo)電層。17.根據(jù)權(quán)利要求16所述的可供堆疊的半導(dǎo)體裝置，其中，該導(dǎo)電層為鈦/銅(Ti/Cu)、鈦化鎢/銅(TiW/Cu)、鈦化鉤/金(TiW/Au)、鋁/鎳釩/銅(Al/NiV/Cu)、鎳釩/銅(NiV/Cu)或鈦/鎳釩/銅(Ti/NiV/Cu)、鈦化鎢/鎳釩/銅(TiW/NiV/Cu)的其中之一。18.根據(jù)權(quán)利要求15所述的可供堆疊的半導(dǎo)體裝置，其中，該第一金屬層包括厚銅層、鎳層及焊錫材料。19.根據(jù)權(quán)利要求15所述的可供堆疊的半導(dǎo)體裝置，其中，該第一金屬層為金。20.根據(jù)權(quán)利要求15所述的可供堆疊的半導(dǎo)體裝置，其中，該第二金屬層與芯片間還包括一導(dǎo)電層。21.根據(jù)權(quán)利要求20所述的可供堆疊的半導(dǎo)體裝置，其中，該導(dǎo)電層為鈦/銅(Ti/Cu)、鈦化鎢/銅(TiW/Cu)的其中之一。22.根據(jù)權(quán)利要求15所述的可供堆疊的半導(dǎo)體裝置，其中，該第二金屬層包括有鎳、銅層及焊錫材料。23.根據(jù)權(quán)利要求15所述的可供堆疊的半導(dǎo)體裝置，其中，該第二金屬層為錫層。24.根據(jù)權(quán)利要求15所述的可供堆疊的半導(dǎo)體裝置，還包括有另一半導(dǎo)體裝置，通過其芯片非主動(dòng)面上第二金屬層堆疊并電性連接至該半導(dǎo)體裝置的芯片主動(dòng)面上的第一金屬層，藉以構(gòu)成多芯片的堆疊結(jié)構(gòu)。25.根據(jù)權(quán)利要求24所述的可供堆疊的半導(dǎo)體裝置，其中，該第二金屬層及第一金屬層的電性連接是通過回焊結(jié)合及熱壓形成共金結(jié)構(gòu)的其中一方式完成。26.根據(jù)權(quán)利要求15所述的可供堆疊的半導(dǎo)體裝置，其中，第一金屬層與所述芯片之間還形成有聚合膠層的絕緣層。27.根據(jù)權(quán)利要求26所述的可供堆疊的半導(dǎo)體裝置，其中，該聚合膠層的材質(zhì)為聚酰亞胺及苯環(huán)丁烯的其中之一。全文摘要本發(fā)明公開一種可供堆疊的半導(dǎo)體裝置及制法，是提供一具有多個(gè)芯片的晶片，所述芯片及晶片具有相對(duì)的主動(dòng)面及非主動(dòng)面，各該芯片主動(dòng)面上設(shè)有多個(gè)焊墊，以于相鄰芯片焊墊間形成溝槽及于該溝槽處形成電性連接至芯片焊墊的第一金屬層，接著薄化該晶片非主動(dòng)面至該溝槽處而外露該第一金屬層，并于該晶片非主動(dòng)面形成電性連接至該第一金屬層的第二金屬層，之后分離各該芯片，以形成多個(gè)可供堆疊的半導(dǎo)體裝置，后續(xù)可利用形成于半導(dǎo)體裝置主動(dòng)面及非主動(dòng)面上的第一及第二金屬層進(jìn)行相互堆疊及電性連接，以構(gòu)成多芯片的堆疊結(jié)構(gòu)，從而可在不增加堆疊面積情況下整合更多芯片，并避免使用焊線所導(dǎo)致電性不佳及使用硅貫通電極所導(dǎo)致制造復(fù)雜及高成本問題。文檔編號(hào)H01L21/60GK101286459SQ20071009635公開日2008年10月15日申請(qǐng)日期2007年4月13日優(yōu)先權(quán)日2007年4月13日發(fā)明者張錦煌,柯俊吉,黃建屏,黃致明申請(qǐng)人:矽品精密工業(yè)股份有限公司