專利名稱：半導體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種具有異質(zhì)結(jié)場效應晶體管的半導體裝置及其制造方法。
背景技術(shù)：
日本特開2003-318398公開了一種制造場效應晶體管的典型方法。在該晶體管中，形成了N-型多晶硅區(qū)，且N-型多晶硅區(qū)鄰接到半導體基底的主表面，其中，在N+型碳化硅基底上形成了N-型碳化硅的外延區(qū)。該外延區(qū)和N-型多晶硅區(qū)共同形成異質(zhì)結(jié)。此外，形成通過柵絕緣膜與外延區(qū)和N-型多晶硅區(qū)的接合部分鄰接的柵電極。
將N-型多晶硅區(qū)連接到源電極。此外，在N+型碳化硅基底的下側(cè)形成漏電極。
當將源電極接地來對漏電極施加預定正電勢時，通過控制柵電極的電勢將該半導體裝置用作場效應晶體管的開關(guān)。即，當柵電極接地時，將反偏壓施加到N-型多晶硅區(qū)和外延區(qū)的異質(zhì)結(jié)，使得電流不在漏、源電極之間流動。然而，當將預定正電壓施加到柵電極時，柵電場影響N-型多晶硅區(qū)和外延區(qū)的異質(zhì)結(jié)界面。此外，由柵氧化膜界面的異質(zhì)結(jié)表面形成的能壘的厚度變薄。這樣，電流在漏電極和源電極之間流動。
另外，上述半導體裝置使用異質(zhì)結(jié)部分作為用于阻斷和傳導電流的控制溝道。此外，溝道的長度取決于異質(zhì)勢壘(heterobarrier)的厚度，由此得到低電阻導電特性。這樣，當在通過柵絕緣膜與柵電極的N-型多晶硅區(qū)與外延區(qū)的異質(zhì)結(jié)鄰接的界面中柵電場強度變大時，可以得到較低電阻的導電性。

發(fā)明內(nèi)容
這里說明半導體裝置的實施例。一個例子包括第一導電型的半導體基底，該半導體基底內(nèi)形成有溝槽；異質(zhì)接合形成部分，其與該半導體基底的主表面相接，并與該半導體基底形成異質(zhì)結(jié)。柵電極，設(shè)置為通過柵絕緣膜與異質(zhì)接合形成部分與半導體基底的接合端鄰接；源電極，其連接到異質(zhì)接合形成部分；漏電極，其連接到半導體基底。柵絕緣膜、異質(zhì)接合形成部分以及半導體基底相接處的半導體基底的驅(qū)動點位于離開溝槽側(cè)壁的位置。
還公開了這里說明的制造該半導體裝置的各種方法。
例如，一種方法包括在第一導電型的半導體基底上沉積異質(zhì)半導體區(qū)，其中，異質(zhì)半導體區(qū)與半導體基底形成異質(zhì)結(jié)；通過干法蝕刻選擇性地去除半導體基底和異質(zhì)半導體區(qū)的一部分來形成溝槽；通過至少對形成溝槽的側(cè)壁的半導體基底和異質(zhì)半導體區(qū)進行熱氧化來形成犧牲氧化膜；去除犧牲氧化膜；在去除犧牲氧化膜后，在包括溝槽的內(nèi)表面的半導體基底和異質(zhì)半導體區(qū)的暴露表面上形成柵絕緣膜；形成通過柵絕緣膜與半導體基底和異質(zhì)半導體區(qū)的接合端鄰接的柵電極；形成連接到異質(zhì)半導體區(qū)的源電極；以及形成連接到半導體基底的漏電極。柵絕緣膜、異質(zhì)半導體區(qū)以及半導體基底相接處的裝置驅(qū)動點位于離開溝槽側(cè)壁的位置。
根據(jù)這里說明的另一種方法，制造過程包括在第一導電型的半導體基底上沉積異質(zhì)半導體區(qū)，其中，異質(zhì)半導體區(qū)與半導體基底形成異質(zhì)結(jié)；通過干法蝕刻選擇性地去除半導體基底和異質(zhì)半導體區(qū)來形成溝槽。然后，該方法包括通過濕法蝕刻選擇性地蝕刻半導體基底和異質(zhì)半導體區(qū)，其中，濕法蝕刻對半導體基底和異質(zhì)半導體區(qū)具有不同的選擇比。該方法進一步包括在通過濕法蝕刻選擇性地蝕刻半導體基底和異質(zhì)半導體區(qū)后，在包括溝槽的內(nèi)表面的半導體基底和異質(zhì)半導體區(qū)中形成柵絕緣膜；形成通過柵絕緣膜與半導體基底和異質(zhì)半導體區(qū)的接合端鄰接的柵電極；形成連接到異質(zhì)半導體區(qū)的源電極；以及形成連接到半導體基底的漏電極。柵絕緣膜、異質(zhì)半導體區(qū)以及半導體基底相接處的半導體裝置的驅(qū)動點位于離開溝槽側(cè)壁的位置。
這里說明的一種替換的方法包括在第一導電型半導體基底上沉積異質(zhì)半導體區(qū)，其中，異質(zhì)半導體區(qū)與半導體基底形成異質(zhì)結(jié)；通過干法蝕刻選擇性地去除異質(zhì)半導體區(qū)來形成溝槽，其中溝槽的底表面是半導體基底和異質(zhì)半導體區(qū)的接合界面；通過至少對形成溝槽的內(nèi)表面的半導體基底和異質(zhì)半導體區(qū)進行熱氧化來形成犧牲氧化膜；去除犧牲氧化膜；在去除犧牲氧化膜后，在包括溝槽的內(nèi)表面的半導體基底和異質(zhì)半導體區(qū)上形成柵絕緣膜；形成通過柵絕緣膜與半導體基底與異質(zhì)半導體區(qū)的接合端鄰接的柵電極；形成連接到異質(zhì)半導體區(qū)的源電極以及形成連接到半導體基底的漏電極。在形成犧牲氧化膜之前，在離開溝槽側(cè)壁的位置處形成柵絕緣膜、異質(zhì)半導體區(qū)以及半導體基底相接處的半導體裝置的驅(qū)動點。
這里說明的制造半導體裝置的另一種方法包括在第一導電型半導體基底上沉積異質(zhì)半導體區(qū)，其中，異質(zhì)半導體區(qū)與半導體基底形成異質(zhì)結(jié)；形成溝槽，其中溝槽的底部延伸到半導體基底，且異質(zhì)半導體區(qū)在溝槽周圍的部分的厚度小于異質(zhì)半導體區(qū)的其它部分的厚度，其中形成溝槽包括通過各向同性蝕刻選擇性地去除半導體基底和異質(zhì)半導體區(qū)。該方法進一步包括在形成溝槽后，通過至少熱氧化異質(zhì)半導體區(qū)形成犧牲氧化膜；通過去除犧牲氧化膜選擇性地去除溝槽周圍比其它部分的厚度小的異質(zhì)半導體區(qū)的部分；在去除犧牲氧化膜后，在包括溝槽的內(nèi)表面的半導體基底和異質(zhì)半導體區(qū)上形成柵絕緣膜；形成通過柵絕緣膜與半導體基底和異質(zhì)半導體區(qū)的接合端鄰接的柵電極；形成連接到異質(zhì)半導體區(qū)的源電極以及形成連接到半導體基底的漏電極。柵絕緣膜、異質(zhì)半導體區(qū)以及半導體基底相接處的半導體裝置的驅(qū)動點位于離開溝槽側(cè)壁的位置。


在此，本說明書參考附圖，在全部附圖中相同的附圖標記表示相同的部分，其中圖1是根據(jù)本發(fā)明的第一實施例構(gòu)造的半導體裝置的截面圖；圖2a～2k是示出制造根據(jù)第一實施例構(gòu)造的半導體裝置的方法的截面圖；圖3是根據(jù)本發(fā)明的第二實施例構(gòu)造的半導體裝置的截面圖；圖4是根據(jù)本發(fā)明的第三實施例構(gòu)造的半導體裝置的截面圖；圖5是根據(jù)本發(fā)明的第四實施例構(gòu)造的半導體裝置的截面圖；圖6是根據(jù)本發(fā)明的第五實施例構(gòu)造的半導體裝置的截面圖；圖7是根據(jù)本發(fā)明的第六實施例構(gòu)造的半導體裝置的截面圖；圖8a～8f是示出制造根據(jù)本發(fā)明的第七實施例構(gòu)造的半導體裝置的方法的截面圖；圖9a～9b是示出各向同性蝕刻的特征的截面圖；圖10a～10d是示出制造根據(jù)本發(fā)明的第八實施例構(gòu)造的半導體裝置的方法的截面圖；圖11a～11d是示出制造根據(jù)本發(fā)明的第九實施例構(gòu)造的半導體裝置的方法的截面圖。
具體實施例方式
在上述半導體裝置中，通過使用干法蝕刻方法等蝕刻異質(zhì)半導體區(qū)。此外，在異質(zhì)半導體區(qū)的側(cè)表面形成柵絕緣膜來形成異質(zhì)半導體區(qū)、半導體基底和柵絕緣膜相接處的驅(qū)動點。然而，由蝕刻導致的損壞留在驅(qū)動點上，由此阻礙了晶體管的驅(qū)動力。這使得減小晶體管的開關(guān)元件中的阻抗非常困難。
然而，本發(fā)明的實施例提供了一種具有異質(zhì)結(jié)且適合減小阻抗的半導體裝置，以及制造該半導體裝置的方法。為此，本發(fā)明的實施例提供一種半導體裝置，該半導體裝置包括例如，第一導電型半導體基底；與半導體基底的主表面相接以與半導體基底形成異質(zhì)結(jié)的異質(zhì)半導體區(qū)；通過柵絕緣膜與異質(zhì)半導體區(qū)與半導體基底的接合端鄰接設(shè)置的柵電極；連接到異質(zhì)半導體區(qū)的源電極以及連接到半導體基底的漏電極。在該半導體裝置中，在半導體基底內(nèi)形成溝槽。此外，離開溝槽的側(cè)壁形成半導體裝置的驅(qū)動點(柵絕緣膜、異質(zhì)半導體區(qū)和半導體基底相接處)。
根據(jù)這里所述的實施例，在不被形成溝槽時引起的蝕刻損壞影響的區(qū)域形成半導體裝置的驅(qū)動點。因此，可以提高半導體裝置的驅(qū)動力，由此減小阻抗。
在下文中，參考

本發(fā)明的各種實施例。
圖1是根據(jù)本發(fā)明的第一實施例構(gòu)造的半導體裝置的場效應晶體管的截面圖。在該晶體管中，晶體管的兩個單位單元(unitcell)平行設(shè)置且相互面對。盡管可以將多個單位單元平行連接來形成晶體管，但下面將上述橫截結(jié)構(gòu)作為典型的晶體管說明。
在圖1中，在包含SiC的N型高濃度(N+)基底區(qū)1的主表面上形成包含SiC的N型低濃度(N-)漏區(qū)2。漏區(qū)2由在基底區(qū)1上長出的外延層形成。漏區(qū)2與基底區(qū)1一起形成半導體基底。
盡管有多種SiC的多晶類型(多晶)，本實施例用4H-SiC作為例子說明。應該理解基底區(qū)1和漏區(qū)2的厚度在圖1中可以不按比例畫出。在一個實施例中，基底區(qū)1具有幾百μm的厚度，而漏區(qū)2具有從幾μm到幾十μm范圍的厚度。
在漏區(qū)2的主表面上形成含有多晶硅的N+型異質(zhì)半導體區(qū)3。多晶硅在帶隙(band gap)和電子親合性方面與SiC不同。因此，在兩個接合界面都形成異質(zhì)結(jié)(將多晶硅用作異質(zhì)半導體區(qū)的材料)。
形成通過柵絕緣膜5與漏區(qū)2和異質(zhì)半導體區(qū)3的接合部分鄰接的柵電極7。異質(zhì)半導體區(qū)3直接連接到源電極9。漏電極10以低電阻電性且歐姆連接到基底區(qū)1的下側(cè)。通過使用層間絕緣膜8將柵電極7與源電極9絕緣。
形成從異質(zhì)半導體區(qū)3的表面向漏區(qū)2延伸的溝槽。此外，在溝槽內(nèi)形成柵絕緣膜5和柵電極7。盡管如圖1所示溝槽形成在漏區(qū)2的內(nèi)部，但溝槽還可以形成為延伸到異質(zhì)半導體區(qū)3和漏區(qū)2的接合界面。在第一實施例中，遠離溝槽的側(cè)壁形成驅(qū)動點6(異質(zhì)半導體區(qū)3、漏區(qū)2以及柵絕緣膜5相接處)。如這里所用的，驅(qū)動點指當從柵電極施加預定電場時，電流從源流向漏的位置。在這里的一個例子中，源是多晶硅區(qū)，漏是SiC外延層。
現(xiàn)在參考圖2a～2k說明制造圖1中所示裝置的方法。
首先，如圖2a所示，通過外延生長等，在N+型基底區(qū)1上形成包含N-型SiC的漏區(qū)2。
接下來，在漏區(qū)2上沉積多晶硅。由此在漏區(qū)2和異質(zhì)半導體區(qū)3之間形成異質(zhì)結(jié)。在這種結(jié)構(gòu)中，可以執(zhí)行后退火，以便通過控制多晶硅的顆粒大小或晶界條件來得到希望的異質(zhì)結(jié)特性。隨后，例如通過使用離子注入等機制將雜質(zhì)引入到(包含異質(zhì)硅的)異質(zhì)半導體區(qū)3中。如此使得異質(zhì)半導體區(qū)3可以變?yōu)镹+型。雜質(zhì)的例子包括As(砷)、P(磷)等。在圖2b中示出了該結(jié)構(gòu)。
接下來，如圖2c所示，在異質(zhì)半導體區(qū)3上形成對應于掩模材料的抗蝕劑圖案21。通過使用作為掩模的抗蝕劑圖案進行干法蝕刻來選擇性地去除異質(zhì)半導體區(qū)3和漏區(qū)2。形成溝槽，使得溝槽的底部4到達漏區(qū)2的內(nèi)部。作為選擇，掩模材料可以是氧化膜?？梢酝ㄟ^使用離子或等離子體的干法蝕刻方法利用好的可控性進行蝕刻以獲得精細圖案。
隨后，在去除了掩模材料之后，通過對多晶硅的暴露部分，即異質(zhì)半導體區(qū)3進行熱氧化來形成犧牲氧化膜22。在這種情況下，包含SiC的漏區(qū)2的表面也被氧化。然而，因為SiC的氧化率小于多晶硅的氧化率，所以被氧化的漏區(qū)2(包含SiC)的量比包含多晶硅的異質(zhì)半導體區(qū)3的量小。如圖2d所示。
然后，使用基于濕法蝕刻的氟酸去除在上述處理中形成的犧牲氧化膜22。這樣，由于漏區(qū)2和異質(zhì)半導體區(qū)3的氧化量之間的不同，多晶硅的溝槽側(cè)端從(圖2c中所示的)溝槽的側(cè)壁后退。通過干法蝕刻形成驅(qū)動點6(異質(zhì)半導體區(qū)3、漏區(qū)2和柵絕緣膜相接處)，且驅(qū)動點6遠離溝槽的側(cè)壁。
作為選擇，在執(zhí)行圖2c所示的干法蝕刻處理之后，可以通過在多晶硅和SiC之間設(shè)置一定選擇比的濕法蝕刻去除暴露部分。通過這樣做，可以得到圖1的結(jié)構(gòu)(即，驅(qū)動點6從溝槽的側(cè)壁分隔開)。在另一個實施例中，可以通過形成用于在圖2c中所示的處理中使用的掩模材料的抗蝕劑材料來實現(xiàn)該結(jié)構(gòu)。然后，在通過烘烤或UV照射對抗蝕劑材料進行還原處理之后可以執(zhí)行同樣的濕法蝕刻。
這樣，根據(jù)形成溝槽時的干法蝕刻的條件，溝槽可能遭受一定深度的蝕刻損壞。然而，在漏區(qū)2和異質(zhì)半導體區(qū)3的接合端的邊緣部分處的驅(qū)動點6位于遠離溝槽側(cè)壁的不發(fā)生蝕刻損壞處。因此，可以在不受蝕刻損壞影響的位置形成驅(qū)動點6。
此外，可以通過控制圖2d所示的處理中的氧化量調(diào)整驅(qū)動點6和溝槽側(cè)壁之間的距離。因此，如圖2e所示，可以將距離設(shè)置為等于或大于受蝕刻損壞影響的范圍。
接下來，如圖2f所示，使用CVD(Chemical VaporDeposition，化學氣相沉積)等沉積方法在裝置的整個表面上沉積柵絕緣膜5。對柵絕緣膜5執(zhí)行合適的退火處理。
接下來，在柵絕緣膜5上沉積對應于柵電極7的多晶硅。然后從柵電極7的表面引入雜質(zhì)來圖案化(pattern)為希望的結(jié)構(gòu)。這在圖2g中示出。
接下來，在裝置的整個表面上沉積層間絕緣膜8，如圖2h中所示。
隨后，在去除附著在裝置的下側(cè)的多晶硅之后，用金屬形成漏電極10，且漏電極10與基底區(qū)1相接。之后，對其執(zhí)行熱處理，使得漏電極10和基底區(qū)1熔合為以低電阻互相歐姆連接，如圖2i所示。
在圖2j中，如所示將層間絕緣膜8圖案化為希望的結(jié)構(gòu)。
最終，如圖2k所示，形成接觸孔，源電極9由金屬形成，通過接觸孔與異質(zhì)半導體區(qū)3相接，由此得到圖1中所示的裝置。
根據(jù)上面制造的晶體管的基本操作與傳統(tǒng)晶體管的基本操作相同。下文中，說明通過第一實施例可以實現(xiàn)的效果。
首先，如上所述，將晶體管的驅(qū)動點6形成在遠離溝槽側(cè)壁處。因此，驅(qū)動點不受因干法蝕刻在溝槽的側(cè)壁發(fā)生的蝕刻損壞的影響。因此，驅(qū)動點6周圍的界面水平(interface level)小，且其晶粒(grain)保持在理想狀態(tài)。當裝置處于導通狀態(tài)時，來自柵電極7的電場有效地施加到驅(qū)動點6。同時，驅(qū)動點6周圍的界面遷移率(interface mobility)增加。因此，驅(qū)動力提高，且可以顯著降低阻抗。
此外，根據(jù)第一實施例，在漏區(qū)2的內(nèi)部形成的溝槽中形成柵電極7。因此，當裝置處于非導通狀態(tài)時，位于漏區(qū)2中一定深度處的柵電極7的電壓被固定到0V。此外，可以屏蔽由在較深位置施加在漏電極10的高電壓形成的電場。因此，減小驅(qū)動點6周圍電場的效果增強，使得可以減小裝置處于截止狀態(tài)時的漏電流。
這可以大大有助于包括車輛安裝的電力電子系統(tǒng)的電力電子系統(tǒng)的小型化、輕量化以及成本降低。
圖3示出根據(jù)本發(fā)明的第二實施例構(gòu)造的半導體裝置的結(jié)構(gòu)。在圖1所示的第一實施例中，在漏區(qū)2的內(nèi)部形成的溝槽如圖2c所示。除了由干法蝕刻做出的溝槽的底部11(干法蝕刻表面的底部)位于異質(zhì)半導體區(qū)3和漏區(qū)2的接合界面處之外，圖3中所示的第二實施例具有與第一實施例相似的結(jié)構(gòu)。
通過采取這樣的結(jié)構(gòu)，在以與第一實施例中相同的方式形成溝槽之后形成并去除氧化膜，使得遠離通過蝕刻形成的溝槽的側(cè)壁形成晶體管的驅(qū)動點6。因此，驅(qū)動點不受形成溝槽時發(fā)生的蝕刻損壞的影響。因此，第二實施例可以達到與第一實施例相同的效果。
圖4示出根據(jù)本發(fā)明的第三實施例構(gòu)造的半導體裝置的結(jié)構(gòu)。除了在漏區(qū)2的上表面部分上形成要與異質(zhì)半導體區(qū)3相接的P型阱區(qū)12之外，圖4中示出的第三實施例具有與第一實施例相似的結(jié)構(gòu)。當裝置處于非導通狀態(tài)時P型阱區(qū)12用作電場緩解層(relaxing layer)。
通過采取這種包括電場緩解層的結(jié)構(gòu)，除由第一實施例達到的效果之外，可以得到減小元件不導電時的漏電流的效果。此外，可以用低阻抗實現(xiàn)耐高壓的裝置。
圖5示出根據(jù)本發(fā)明的第四實施例構(gòu)造的半導體裝置的結(jié)構(gòu)。除在漏區(qū)2的上表面部分上形成要與異質(zhì)半導體區(qū)3相接的P型阱區(qū)12之外，圖5中所示的第四實施例具有與第二實施例相似的結(jié)構(gòu)。當裝置處于非導通狀態(tài)時P型阱區(qū)12用作電場緩解層。
通過采取這種包括電場緩解層的結(jié)構(gòu)，除由第二實施例達到的效果之外，可以得到減小裝置處于不導通狀態(tài)時的漏電流的效果。此外，可以用低阻抗實現(xiàn)耐高壓的裝置。
圖6示出根據(jù)本發(fā)明的第五實施例構(gòu)造的半導體裝置的結(jié)構(gòu)。除了在異質(zhì)半導體區(qū)3下形成P+型異質(zhì)半導體區(qū)13之外，圖6示出的第五實施例具有與第一實施例相似的結(jié)構(gòu)。
通過采用這種結(jié)構(gòu)，可以由P+型異質(zhì)半導體區(qū)13形成更高的異質(zhì)結(jié)界面勢壘。此外，除了由第一實施例達到的效果之外，可以得到耐更高壓的裝置。
圖7示出根據(jù)本發(fā)明的第六實施例構(gòu)造的半導體裝置的結(jié)構(gòu)。除在異質(zhì)半導體區(qū)3下形成P+型異質(zhì)半導體區(qū)13之外，圖7示出的第六實施例具有與第二實施例相似的結(jié)構(gòu)。
通過采用這種結(jié)構(gòu)，可以由P+型異質(zhì)半導體區(qū)13形成更高的異質(zhì)結(jié)界面的勢壘。此外，除了由第二實施例達到的效果之外，可以得到耐更高壓的裝置。
此外，在先前提到的第一～第六實施例以及下面說明的第七～第九實施例中，除了碳化硅之外，半導體基底可以含有氮化鎵或金剛石。此外，除了多晶硅之外，異質(zhì)半導體區(qū)可以包括單晶硅、非晶硅、單晶硅鍺、多晶硅鍺以及非晶硅鍺中的任何一個。
圖8a～8f是示出制造根據(jù)本發(fā)明的第七實施例構(gòu)造的半導體裝置的方法的截面圖。第七實施例是用于制造圖1所示的半導體裝置的方法的另一個實施例。首先，通過外延生長處理在N+型SiC的基底區(qū)1上形成包含N-型SiC的漏區(qū)2。然后，在漏區(qū)2上沉積多晶硅作為異質(zhì)半導體區(qū)3，由此在漏區(qū)2和異質(zhì)半導體區(qū)3之間形成異質(zhì)結(jié)。在這種情況下，可以執(zhí)行后退火，以便通過控制多晶硅的顆粒大小或晶界條件得到希望的異質(zhì)結(jié)特性。隨后，例如使用離子注入等機制將雜質(zhì)引入到多晶硅異質(zhì)半導體區(qū)3中，使得異質(zhì)半導體區(qū)3變成N+型。雜質(zhì)的例子包括As(砷)、P(磷)等。然后，在異質(zhì)半導體區(qū)3上應用對應于掩模材料的抗蝕劑31。該結(jié)構(gòu)在圖8a中示出。
接下來，如圖8b中所示，在抗蝕劑31上形成光掩模32。使用光掩模32通過蝕刻選擇性地去除并圖案化抗蝕劑31。
在去除光掩模32之后，使用圖8c所示作為掩模的圖案化的抗蝕劑31通過濕法蝕刻(即，各向同性蝕刻)選擇性地去除多晶硅異質(zhì)半導體區(qū)3。作為選擇，在該實施例中可以使用化學干法蝕刻，只要其是各向同性蝕刻即可。
下面參考圖9a～9b說明各向同性蝕刻的特性。如圖9a中所示，當要通過經(jīng)由圖案化的抗蝕劑31選擇性地蝕刻異質(zhì)半導體區(qū)以在異質(zhì)半導體區(qū)3上形成窄垂直溝槽33等精細圖案時，可能蝕刻到抗蝕劑31下的部分異質(zhì)半導體區(qū)3。因此，可能側(cè)向蝕刻異質(zhì)半導體區(qū)3。其結(jié)果是，如圖9b中所示，溝槽33的壁表面可能被蝕刻成彎曲的表面。
再參考圖8c，如參考圖9a～9b說明的，在該各向同性蝕刻處理中，異質(zhì)半導體區(qū)3的蝕刻進行到抗蝕劑31下的部分。此外，蝕刻之后留下的異質(zhì)半導體區(qū)3的最薄部分的厚度變?yōu)榇蠹s幾百埃()。此外，盡管為簡化說明在圖8c中以錐形的形式示出了異質(zhì)半導體區(qū)3的蝕刻表面，但異質(zhì)半導體區(qū)3的蝕刻表面一般具有圖9b所示的彎曲的蝕刻形狀。
接下來，使用作為掩模的抗蝕劑31通過干法蝕刻(即，各向異性蝕刻)選擇性地去除異質(zhì)半導體區(qū)3和漏區(qū)2。這樣，如圖8d所示，形成溝槽34，并且其底部延伸到漏區(qū)2。
之后，通過去除抗蝕劑31，在溝槽34的周圍得到厚度逐漸變薄的異質(zhì)半導體區(qū)31a。例如，厚度大約是幾百。此外，厚度逐漸變薄的異質(zhì)半導體區(qū)31a在橫向上距離溝槽34端部的長度大約幾千。
隨后，對多晶硅(即，異質(zhì)半導體區(qū)3)和漏區(qū)2的暴露部分進行熱氧化來形成犧牲氧化膜。在這種情況下，SiC的漏區(qū)2的底部也被氧化。然而，因為SiC的氧化率小于多晶硅的氧化率，所以SiC的漏區(qū)2的氧化量變得小于多晶硅異質(zhì)半導體區(qū)3的氧化量。然后，基于濕法蝕刻用氟酸去除犧牲氧化膜。因此，厚度變薄的異質(zhì)半導體區(qū)31a被去除，使得異質(zhì)半導體區(qū)3的端部從溝槽34的側(cè)壁后退。如圖8f所示，用干法蝕刻形成驅(qū)動點6(異質(zhì)半導體區(qū)3、漏區(qū)2以及柵絕緣膜5相接處)，且驅(qū)動點6遠離溝槽34的側(cè)壁。
之后，通過圖2f～2k中示出的關(guān)于第一實施例提供的處理，得到圖1中示出的半導體裝置。
根據(jù)第七實施例，也可以容易地制造具有第一實施例的特征的半導體裝置。此外，通過應用上述制造方法，當在離蝕刻表面約幾千的位置形成驅(qū)動點6時，可以沿縱向在異質(zhì)半導體區(qū)3上稍微進行犧牲氧化。因此，可以抑制犧牲氧化的量，并可以減小制造工藝的負荷。此外，可以減小由重度犧牲氧化引起的負面效果。
圖10a～10d是示出制造根據(jù)本發(fā)明的第八實施例構(gòu)造的半導體裝置的方法的截面圖。第八實施例是制造如圖1所示的半導體裝置的方法的另一個實施例。首先，通過外延生長處理在N+型SiC的基底區(qū)1上形成N-型SiC的漏區(qū)2。然后，在漏區(qū)2上沉積多晶硅作為異質(zhì)半導體區(qū)3，由此在漏區(qū)2和異質(zhì)半導體區(qū)3之間形成異質(zhì)結(jié)。在這種情況下，可以執(zhí)行后退火以便通過控制多晶硅的顆粒大小或晶界條件來得到希望的異質(zhì)結(jié)特性。隨后，例如通過使用離子注入等機制將雜質(zhì)引入多晶硅異質(zhì)半導體區(qū)3中，使得異質(zhì)半導體區(qū)3變成N+型。雜質(zhì)的例子包括As(砷)、P(磷)等。然后，在異質(zhì)半導體區(qū)3上應用對應于掩模材料的抗蝕劑31。該結(jié)構(gòu)在圖10a中示出。
接下來，在抗蝕劑31上形成光掩模32。如圖10b所示，使用光掩模32通過蝕刻選擇性地去除并圖案化抗蝕劑31。
然后通過各向同性濕法蝕刻去除抗蝕劑31。因此，抗蝕劑31的上端的邊緣部分被各向同性蝕刻并被去除，由此得到圖10c中所示的錐形形式的邊緣部分31a。
接下來，使用作為掩模的、邊緣部分31a具有錐形形式的抗蝕劑31執(zhí)行干法蝕刻(即，各向異性蝕刻)來選擇性地去除異質(zhì)半導體區(qū)3和漏區(qū)2。這樣，形成溝槽35使得其底部延伸到漏區(qū)2。在這種情況下，通過各向異性蝕刻，具有錐形形式的抗蝕劑31的各邊緣部分31a比蝕刻抗蝕劑31的其它部分被更快地蝕刻。因此，下面的異質(zhì)半導體區(qū)3被蝕刻。其結(jié)果是，如圖10d所示，在溝槽35周圍形成厚度逐漸變薄的異質(zhì)半導體區(qū)3的部分。即，抗蝕劑31的形狀被轉(zhuǎn)換為異質(zhì)半導體區(qū)3。異質(zhì)半導體區(qū)3的較薄部分的厚度是大約幾千。此外，厚度變薄的異質(zhì)半導體區(qū)3在橫向上距離溝槽35一端的長度大約為幾千。
之后，通過上面關(guān)于第一和第七實施例說明了的圖2f～2k和圖8e和圖8f中示出的處理得到圖1中所示的半導體裝置。
根據(jù)第八實施例也可以容易地制造具有第一實施例的特征的半導體裝置。此外，通過應用上述方法處理最上表面上的抗蝕劑31。這樣，在制造過程中，在監(jiān)視所生產(chǎn)裝置的形狀的同時，進行制造處理。
圖11a～11d是制造根據(jù)本發(fā)明的第九實施例構(gòu)造的半導體裝置的方法的截面圖。第九實施例是用于制造如圖1所示的半導體裝置的方法的另一個實施例。首先，通過外延生長處理在N+型SiC的基底區(qū)1上形成N-型SiC的漏區(qū)2。然后，在漏區(qū)2上沉積多晶硅作為異質(zhì)半導體區(qū)3，由此形成多晶硅和漏區(qū)2之間的異質(zhì)結(jié)。在這種情況下，可以執(zhí)行后退火，以便通過控制多晶硅的顆粒大小或晶界條件來得到希望的異質(zhì)結(jié)特性。隨后，例如使用離子注入等機制將雜質(zhì)引入多晶硅異質(zhì)半導體區(qū)3。這樣做使得異質(zhì)半導體區(qū)3變?yōu)镹+型。雜質(zhì)的例子包括As(砷)、P(磷)等。然后，在異質(zhì)半導體區(qū)3上應用對應于掩模材料的抗蝕劑31。所得結(jié)構(gòu)在圖11a中示出。
接下來在抗蝕劑31上形成光掩模32。如圖11b所示，使用光掩模32通過蝕刻將抗蝕劑31選擇性地去除并圖案化。
然后，在去除光掩模32之后，如圖11c所示，使用作為掩模的圖案化的抗蝕劑31通過濕法蝕刻(即，各向同性蝕刻)選擇性地去除多晶硅異質(zhì)半導體區(qū)3。作為選擇，在本實施例中可以使用化學干法蝕刻，只要其是各向同性蝕刻即可。在各向同性蝕刻處理中，抗蝕劑31下面的部分異質(zhì)半導體區(qū)3可以以參考圖9a～9b說明的相似方式被蝕刻。此外，蝕刻的異質(zhì)半導體區(qū)2的最薄部分的厚度變成幾百。盡管為了簡化說明，在圖11c中異質(zhì)半導體區(qū)3的蝕刻表面被示為錐形形狀，異質(zhì)半導體區(qū)3的蝕刻表面一般具有如圖9b所示的彎曲形。
在去除抗蝕劑31之后，在異質(zhì)半導體區(qū)3上另外應用抗蝕劑36。然后，將抗蝕劑36選擇性地去除并圖案化。之后，使用作為掩模的圖案化的抗蝕劑36通過干法蝕刻(即，各向異性蝕刻)選擇性地去除異質(zhì)半導體區(qū)3和漏區(qū)2。因此，如圖11d所示，形成溝槽37，使得其底部延伸到漏區(qū)2。
之后，通過已經(jīng)關(guān)于第一和第七實施例說明的、圖2f～2k和圖8e和圖8f中所示的處理得到圖1中所示的半導體裝置。
根據(jù)第九實施例，可以容易地制造具有第一實施例的特征的半導體裝置。此外，通過應用上述方法，可以形成不被蝕刻處理中抗蝕劑的退后影響的裝置。
此外，在第七～第九實施例中，可以將氧化膜用作掩模材料，代替抗蝕劑。
此外，為了容易理解本發(fā)明，說明了上述實施例，而上述實施例不限制本發(fā)明。正相反，本發(fā)明意圖覆蓋包括在所附權(quán)利要求范圍內(nèi)的各種變形和等同配置，所附權(quán)利要求的范圍符合法律允許的最寬解釋以包含全部變形和等同結(jié)構(gòu)。
本申請要求2006年3月22日提交的日本特愿2006-079107的優(yōu)先權(quán)，通過引用將其全部內(nèi)容包含于此。
權(quán)利要求
1.一種半導體裝置，其包括第一導電型的半導體基底，所述半導體基底內(nèi)形成有溝槽；異質(zhì)接合形成部分，其與所述半導體基底的主表面相接，并與所述半導體基底形成異質(zhì)結(jié)；柵電極，其設(shè)置為通過柵絕緣膜與所述異質(zhì)接合形成部分與所述半導體基底的接合端鄰接；源電極，其連接到所述異質(zhì)接合形成部分；漏電極，其連接到所述半導體基底；以及所述半導體基底的驅(qū)動點，所述柵絕緣膜、所述異質(zhì)接合形成部分以及所述半導體基底在所述驅(qū)動點處相接，所述驅(qū)動點位于離開所述溝槽側(cè)壁的位置。
2.根據(jù)權(quán)利要求1所述的半導體裝置，其特征在于，所述驅(qū)動點周圍的所述異質(zhì)接合形成部分是所述第一導電型。
3.根據(jù)權(quán)利要求1所述的半導體裝置，其特征在于，所述半導體基底包括碳化硅、氮化鎵以及金剛石中的至少一個。
4.根據(jù)權(quán)利要求1所述的半導體裝置，其特征在于，所述異質(zhì)接合形成部分包括單晶硅、多晶硅、非晶硅、單晶硅鍺、多晶硅鍺以及非晶硅鍺中的至少一個。
5.一種制造半導體裝置的方法，其包括以下步驟在第一導電型的半導體基底上沉積異質(zhì)半導體區(qū)，其中，所述異質(zhì)半導體區(qū)與所述半導體基底形成異質(zhì)結(jié)；通過干法蝕刻選擇性地去除所述半導體基底和所述異質(zhì)半導體區(qū)的一部分來形成溝槽；通過對至少形成所述溝槽的側(cè)壁的所述半導體基底和所述異質(zhì)半導體區(qū)進行熱氧化來形成犧牲氧化膜；去除所述犧牲氧化膜；在去除所述犧牲氧化膜后，在包括所述溝槽的內(nèi)表面的所述半導體基底和所述異質(zhì)半導體區(qū)的暴露表面上形成柵絕緣膜；形成通過所述柵絕緣膜與所述半導體基底與所述異質(zhì)半導體區(qū)的接合端鄰接的柵電極；形成連接到所述異質(zhì)半導體區(qū)的源電極；以及形成連接到所述半導體基底的漏電極；其中，裝置驅(qū)動點位于離開所述溝槽的側(cè)壁的位置，所述柵絕緣膜、所述異質(zhì)半導體區(qū)以及所述半導體基底在所述裝置驅(qū)動點處相接。
6.根據(jù)權(quán)利要求5所述的制造半導體裝置的方法，其特征在于，在形成所述柵電極之后形成連接到所述異質(zhì)半導體區(qū)的所述源電極。
7.根據(jù)權(quán)利要求6所述的制造半導體裝置的方法，其特征在于，形成連接到所述半導體基底的所述漏電極發(fā)生在形成所述源電極之后。
8.一種制造半導體裝置的方法，其包括如下步驟在第一導電型的半導體基底上沉積異質(zhì)半導體區(qū)，其中，所述異質(zhì)半導體區(qū)與所述半導體基底形成異質(zhì)結(jié)；通過干法蝕刻選擇性地去除所述半導體基底和所述異質(zhì)半導體區(qū)來形成溝槽；通過濕法蝕刻選擇性地蝕刻所述半導體基底和所述異質(zhì)半導體區(qū)，其中，所述濕法蝕刻對所述半導體基底和所述異質(zhì)半導體區(qū)具有不同的選擇比；在通過所述濕法蝕刻選擇性地蝕刻所述半導體基底和所述異質(zhì)半導體區(qū)后，在包括所述溝槽的內(nèi)表面的所述半導體基底和所述異質(zhì)半導體區(qū)中形成柵絕緣膜；形成通過所述柵絕緣膜與所述半導體基底和所述異質(zhì)半導體區(qū)的接合端鄰接的柵電極；形成連接到所述異質(zhì)半導體區(qū)的源電極；以及形成連接到所述半導體基底的漏電極；其中，所述半導體裝置的驅(qū)動點位于離開所述溝槽的側(cè)壁的位置，所述柵絕緣膜、所述異質(zhì)半導體區(qū)以及所述半導體基底在所述驅(qū)動點處相接。
9.根據(jù)權(quán)利要求8所述的制造半導體裝置的方法，其特征在于，通過所述干法蝕刻選擇性地去除所述半導體基底和所述異質(zhì)半導體區(qū)來形成所述溝槽還包括使用掩模材料選擇性地去除所述半導體基底和所述異質(zhì)半導體區(qū)，所述方法還包括在通過所述濕法蝕刻選擇性地蝕刻所述半導體基底和所述異質(zhì)半導體區(qū)之前，減少用于選擇性地去除所述半導體基底和所述異質(zhì)半導體區(qū)的所述掩模材料。
10.根據(jù)權(quán)利要求8所述的制造半導體裝置的方法，其特征在于，形成連接到所述半導體基底的所述漏電極發(fā)生在形成所述柵電極之后。
11.根據(jù)權(quán)利要求10所述的制造半導體裝置的方法，其特征在于，形成連接到所述異質(zhì)半導體區(qū)的所述源電極發(fā)生在形成所述柵電極之后且在形成所述漏電極之前。
12.一種制造半導體裝置的方法，其包括如下步驟在第一導電型半導體基底上沉積異質(zhì)半導體區(qū)，其中，所述異質(zhì)半導體區(qū)與所述半導體基底形成異質(zhì)結(jié)；通過干法蝕刻選擇性地去除所述異質(zhì)半導體區(qū)來形成溝槽，其中所述溝槽的底表面是所述半導體基底和所述異質(zhì)半導體區(qū)的接合界面；通過對至少形成所述溝槽的內(nèi)表面的所述半導體基底和所述異質(zhì)半導體區(qū)進行熱氧化來形成犧牲氧化膜；去除所述犧牲氧化膜；在去除所述犧牲氧化膜后，在包括所述溝槽的所述內(nèi)表面的所述半導體基底和所述異質(zhì)半導體區(qū)上形成柵絕緣膜；形成通過所述柵絕緣膜與所述半導體基底與所述異質(zhì)半導體區(qū)的接合端鄰接的柵電極；形成連接到所述異質(zhì)半導體區(qū)的源電極；以及形成連接到所述半導體基底的漏電極；其中，在形成所述犧牲氧化膜之前，在離開所述溝槽的側(cè)壁的位置處形成所述半導體裝置的驅(qū)動點，所述柵絕緣膜、所述異質(zhì)半導體區(qū)以及所述半導體基底在所述驅(qū)動點處相接。
13.根據(jù)權(quán)利要求12所述的制造半導體裝置的方法，其特征在于，形成連接到所述異質(zhì)半導體區(qū)的所述源電極發(fā)生在形成所述柵電極之后。
14.根據(jù)權(quán)利要求12所述的制造半導體裝置的方法，其特征在于，形成連接到所述半導體基底的所述漏電極發(fā)生在形成所述源電極之后。
15.一種制造半導體裝置的方法，其包括如下步驟在第一導電型半導體基底上沉積異質(zhì)半導體區(qū)，其中，所述異質(zhì)半導體區(qū)與所述半導體基底形成異質(zhì)結(jié)；形成溝槽，其中所述溝槽的底部延伸到所述半導體基底，且所述異質(zhì)半導體區(qū)在所述溝槽周圍的部分的厚度小于所述異質(zhì)半導體區(qū)的其它部分的厚度，其中形成所述溝槽包括通過各向同性蝕刻選擇性地去除所述半導體基底和所述異質(zhì)半導體區(qū)；在形成所述溝槽后，通過至少熱氧化所述異質(zhì)半導體區(qū)形成犧牲氧化膜；通過去除所述犧牲氧化膜選擇性地去除比所述其它部分的厚度小的所述異質(zhì)半導體區(qū)在所述溝槽周圍的所述部分；在去除所述犧牲氧化膜后，在包括所述溝槽的內(nèi)表面的所述半導體基底和所述異質(zhì)半導體區(qū)上形成柵絕緣膜；形成通過所述柵絕緣膜與所述半導體基底和所述異質(zhì)半導體區(qū)的接合端鄰接的柵電極；形成連接到所述異質(zhì)半導體區(qū)的源電極；以及形成連接到所述半導體基底的漏電極；其中，所述半導體裝置的驅(qū)動點位于離開所述溝槽的側(cè)壁的位置，所述柵絕緣膜、所述異質(zhì)半導體區(qū)以及所述半導體基底在所述驅(qū)動點處相接。
16.根據(jù)權(quán)利要求15所述的制造半導體裝置的方法，其特征在于，形成所述溝槽還包括在執(zhí)行所述各向同性蝕刻后，通過使用在所述各向同性蝕刻中使用的掩模圖案執(zhí)行各向異性蝕刻；以及在執(zhí)行所述各向異性蝕刻之后且在形成所述犧牲氧化膜之前，選擇性地去除所述半導體基底和所述異質(zhì)半導體區(qū)。
17.根據(jù)權(quán)利要求15所述的制造半導體裝置的方法，其特征在于，形成所述溝槽還包括通過各向異性蝕刻，選擇性地去除由所述各向同性蝕刻使用的掩模圖案的邊緣部分；以及在所述各向異性蝕刻后且在形成所述犧牲氧化膜前，使用所述掩模圖案選擇性地去除所述半導體基底和所述異質(zhì)半導體區(qū)。
18.根據(jù)權(quán)利要求17所述的制造半導體裝置的方法，其特征在于，所述掩模圖案包括抗蝕劑材料，且通過曝光或顯影處理以錐形的形式形成所述掩模圖案的邊緣部分。
19.根據(jù)權(quán)利要求15所述的制造半導體裝置的方法，其特征在于，所述各向同性蝕刻是濕法蝕刻或化學干法蝕刻。
20.根據(jù)權(quán)利要求15所述的制造半導體裝置的方法，其特征在于，所述半導體基底包括碳化硅、氮化鎵以及金剛石中的至少一個，所述異質(zhì)半導體區(qū)包括單晶硅、多晶硅、非晶硅、單硅鍺、多晶硅鍺以及非晶硅鍺中的至少一個。
全文摘要
本發(fā)明涉及一種半導體裝置及其制造方法。減小具有異質(zhì)結(jié)的半導體裝置的場效應晶體管的阻抗。形成從多晶硅異質(zhì)半導體區(qū)(與形成在SiC的基底區(qū)上的漏區(qū)形成異質(zhì)結(jié))的表面延伸到漏區(qū)的溝槽。此外，在遠離溝槽的側(cè)壁的位置形成柵絕緣膜、異質(zhì)半導體區(qū)以及漏區(qū)相接處的場效應晶體管的驅(qū)動點。
文檔編號H01L21/336GK101043054SQ200710086928
公開日2007年9月26日 申請日期2007年3月22日 優(yōu)先權(quán)日2006年3月22日
發(fā)明者下井田良雄, 林哲也, 田中秀明, 山上滋春, 星正勝 申請人:日產(chǎn)自動車株式會社