專利名稱：一種增大靜電電流有效流通面積的esd防護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于集成電路技術(shù)領(lǐng)域，特別涉及一種在不改變工藝的條件下，節(jié)省布局、增加靜電電流泄放有效面積的靜電放電防護(hù)電路。
背景技術(shù)：
靜電放電是在一個集成電路浮接的情況下，大量的電荷從外向內(nèi)灌入集成電路的瞬時過程，整個過程大約耗時100ns。此外，在集成電路放電時會產(chǎn)生數(shù)百甚至數(shù)千伏特的高壓，這會打穿集成電路中的輸入級的柵氧化層。隨著集成電路中的MOS管的尺寸越來越小，柵氧化層的厚度也越來越薄，在這種趨勢下，使用高性能的靜電防護(hù)電路來泄放靜電放電的電荷以保護(hù)柵極氧化層不受損害是十分必需的。
靜電放電現(xiàn)象的模式主要有四種人體放電模式(HBM)、機(jī)械放電模式(MM)、器件充電模式(CDM)以及電場感應(yīng)模式(FIM)。對一般集成電路產(chǎn)品來說，一般要經(jīng)過人體放電模式，機(jī)械放電模式以及器件充電模式的測試。為了能夠承受如此高的靜電放電電壓，集成電路產(chǎn)品通常必須使用具有高性能、高耐受力的靜電放電保護(hù)器件。
為了達(dá)成保護(hù)芯片抵御靜電襲擊的目的，目前已有多種靜電防護(hù)器件被提出，比如二極管，柵極接地的MOS管，其中公認(rèn)效果比較好的防護(hù)器件是可控硅SCR(silicon controlled rectifier)。該防護(hù)器件的具體結(jié)構(gòu)如圖1所示，P型襯底11上為阱區(qū)，阱區(qū)包括N阱12和P阱16，N阱12和P阱16上均有兩個注入?yún)^(qū)，分別是N+注入?yún)^(qū)14和P+注入?yún)^(qū)15。其中N阱12的N+注入?yún)^(qū)設(shè)置在遠(yuǎn)離P阱16的一端，P+注入?yún)^(qū)設(shè)置在靠近P阱16的一端；P阱16的P+注入?yún)^(qū)設(shè)置在遠(yuǎn)離N阱12的一端，N+注入?yún)^(qū)設(shè)置在靠近N阱12的一端。一N+注入?yún)^(qū)設(shè)置在N阱12和P阱16連接處上方并跨接在N阱12和P阱16之間，所有注入?yún)^(qū)之間是用淺壕溝隔離STI 13進(jìn)行隔離。N阱12的N+注入?yún)^(qū)和P+注入?yún)^(qū)接電學(xué)陽極Anode，P阱16的N+注入?yún)^(qū)和P+注入?yún)^(qū)接電學(xué)陰極Cathode。圖2是和這個SCR結(jié)構(gòu)相對應(yīng)的電原理圖。在集成電路的正常操作下，靜電放電保護(hù)器件是處于關(guān)閉的狀態(tài)，不會影響集成電路輸入輸出接合墊上的電位。而在外部的靜電灌入集成電路而產(chǎn)生瞬間的高電壓的時候，這個器件會開啟導(dǎo)通，迅速地排放掉靜電電流。但是該可控硅SCR在惡劣的靜電環(huán)境下防靜電的效果不是非常理想。

發(fā)明內(nèi)容
本發(fā)明的目的就是針對現(xiàn)有技術(shù)的不足，提供一種在不增加芯片布局面積的前提下，增大SCR襯底內(nèi)電流泄放的有效面積而有效提高防護(hù)靜電能力的靜電放電防護(hù)電路。
本發(fā)明的靜電放電防護(hù)電路包括P型襯底，P型襯底上為阱區(qū)，阱區(qū)包括N阱和P阱，N阱和P阱上均設(shè)有兩個注入?yún)^(qū)，分別是N+注入?yún)^(qū)和P+注入?yún)^(qū)。其中N阱的N+注入?yún)^(qū)設(shè)置在遠(yuǎn)離P阱的一端，P+注入?yún)^(qū)設(shè)置在靠近P阱的一端；P阱的P+注入?yún)^(qū)設(shè)置在遠(yuǎn)離N阱的一端，N+注入?yún)^(qū)設(shè)置在靠近N阱的一端；中心N+注入?yún)^(qū)設(shè)置在N阱和P阱連接處上方并跨接在N阱和P阱之間。阱區(qū)上方設(shè)置有多晶硅層，多晶硅層與阱區(qū)之間設(shè)置SiO2氧化層。所述的多晶硅層和SiO2氧化層的長度大于或等于N阱的P+注入?yún)^(qū)靠近P阱的側(cè)面與P阱N+注入?yún)^(qū)靠近N阱的側(cè)面之間的距離；多晶硅層和SiO2氧化層開有與注入?yún)^(qū)對應(yīng)的通孔。
多晶硅層和SiO2氧化層的長度等于N阱的P+注入?yún)^(qū)靠近P阱的側(cè)面與P阱N+注入?yún)^(qū)靠近N阱的側(cè)面之間的距離時，多晶硅層和SiO2氧化層上開有與中心N+注入?yún)^(qū)對應(yīng)的通孔，通孔的位置和形狀與中心N+注入?yún)^(qū)相同。
多晶硅層和SiO2氧化層的長度大于N阱的P+注入?yún)^(qū)靠近P阱的側(cè)面與P阱N+注入?yún)^(qū)靠近N阱的側(cè)面之間的距離時，所有對應(yīng)中心N+注入?yún)^(qū)、N+注入?yún)^(qū)和P+注入?yún)^(qū)位置的多晶硅層和SiO2氧化層上開有通孔，中心N+注入?yún)^(qū)、N+注入?yún)^(qū)和P+注入?yún)^(qū)與對應(yīng)的通孔的位置和形狀相同。
本發(fā)明中的P型襯底、N阱和P阱采用現(xiàn)有的可控硅SCR對應(yīng)的結(jié)構(gòu)和工藝，SiO2氧化層采用現(xiàn)有通用的淀積等工藝即可實現(xiàn)。
本發(fā)明的多晶硅版圖層是鏤空的，這樣不僅能使中心N+注入?yún)^(qū)能夠穿越多晶硅的通孔，跨接在N型阱和P型阱之間，在多晶硅層和SiO2氧化層的長度大于N阱的P+注入?yún)^(qū)靠近P阱的側(cè)面與P阱N+注入?yún)^(qū)靠近N阱的側(cè)面之間的距離時，N阱和P阱中的相應(yīng)的N+注入?yún)^(qū)和P+注入?yún)^(qū)能夠穿越多晶硅的通孔注入到對應(yīng)的阱區(qū)，這樣便能夠顯著地提高靜電電流泄放的有效面積。如此就能夠在不額外增加芯片面積的情況下，利用現(xiàn)有的工藝條件來增大SCR襯底內(nèi)的有效面積使得在靜電電流通過這個SCR器件的時候，能夠更均勻，更分散，更快地泄放掉，從而提高了靜電放電防護(hù)電路的靜電耐受力，有效提高防護(hù)靜電能力。


圖1為現(xiàn)有技術(shù)的可控硅SCR靜電放電防護(hù)器件的剖面圖；圖2為圖1的等效電原理圖；圖3為本發(fā)明一實施例的剖面圖；圖4為圖3的俯視圖；圖5為本發(fā)明另一實施例的剖面圖；圖6為圖5的俯視圖；圖7為本發(fā)明又一實施例的剖面圖；圖8為圖7的俯視圖。
具體實施例方式
以下結(jié)合說明書附圖和實施例對本發(fā)明做進(jìn)一步說明。
實施例1如圖3和圖4所示，增大靜電電流有效流通面積的ESD防護(hù)電路包括P型襯底31，P型襯底31上為阱區(qū)，阱區(qū)包括N阱32和P阱39，N阱32和P阱39上均設(shè)有兩個注入?yún)^(qū)，分別是N+注入?yún)^(qū)33和P+注入?yún)^(qū)35，兩個注入?yún)^(qū)通過淺壕溝隔離STI 34進(jìn)行隔離。其中N阱32的N+注入?yún)^(qū)設(shè)置在遠(yuǎn)離P阱39的一端，P+注入?yún)^(qū)設(shè)置在靠近P阱39的一端；P阱39的P+注入?yún)^(qū)設(shè)置在遠(yuǎn)離N阱32的一端，N+注入?yún)^(qū)設(shè)置在靠近N阱32的一端；中心N+注入?yún)^(qū)36設(shè)置在N阱32和P阱39連接處上方并跨接在N阱32和P阱39之間。阱區(qū)上方設(shè)置有多晶硅層37，多晶硅層37與阱區(qū)之間設(shè)置SiO2氧化層38。多晶硅層37和SiO2氧化層38的長度等于N阱32的P+注入?yún)^(qū)靠近P阱39的側(cè)面與P阱39的N+注入?yún)^(qū)靠近N阱32的側(cè)面之間的距離。多晶硅層37和SiO2氧化層38上開有與中心N+注入?yún)^(qū)36對應(yīng)的通孔41，通孔41的位置和形狀與中心N+注入?yún)^(qū)36相同。
實施例2如圖5和圖6所示，增大靜電電流有效流通面積的ESD防護(hù)電路包括P型襯底51，P型襯底51上為阱區(qū)，阱區(qū)包括N阱52和P阱59，N阱52和P阱59上均設(shè)有兩個注入?yún)^(qū)，分別是N+注入?yún)^(qū)53和P+注入?yún)^(qū)55，兩個注入?yún)^(qū)通過淺壕溝隔離STI 54進(jìn)行隔離。其中N阱52的N+注入?yún)^(qū)設(shè)置在遠(yuǎn)離P阱59的一端，P+注入?yún)^(qū)設(shè)置在靠近P阱59的一端；P阱59的P+注入?yún)^(qū)設(shè)置在遠(yuǎn)離N阱52的一端，N+注入?yún)^(qū)設(shè)置在靠近N阱52的一端；中心N+注入?yún)^(qū)56設(shè)置在N阱52和P阱59連接處上方并跨接在N阱52和P阱59之間。阱區(qū)上方設(shè)置有多晶硅層57，多晶硅層57與阱區(qū)之間設(shè)置SiO2氧化層58。多晶硅層57和SiO2氧化層58的長度等于N阱52的P+注入?yún)^(qū)遠(yuǎn)離P阱59的側(cè)面與P阱59的N+注入?yún)^(qū)遠(yuǎn)離N阱52的側(cè)面之間的距離。多晶硅層57和SiO2氧化層58上開有與中心N+注入?yún)^(qū)56對應(yīng)的通孔61，以及與N阱52中P+注入?yún)^(qū)和P阱59中N+注入?yún)^(qū)對應(yīng)的凹槽62，通孔61的位置和形狀與中心N+注入?yún)^(qū)56相同，凹槽62的位置和形狀與對應(yīng)的N+注入?yún)^(qū)和P+注入?yún)^(qū)相同。
實施例3如圖7和圖8所示，增大靜電電流有效流通面積的ESD防護(hù)電路包括P型襯底71，P型襯底71上為阱區(qū)，阱區(qū)包括N阱72和P阱78，N阱72和P阱78上均設(shè)有兩個注入?yún)^(qū)，分別是N+注入?yún)^(qū)73和P+注入?yún)^(qū)74。其中N阱72的N+注入?yún)^(qū)設(shè)置在遠(yuǎn)離P阱78的一端，P+注入?yún)^(qū)設(shè)置在靠近P阱78的一端；P阱78的P+注入?yún)^(qū)設(shè)置在遠(yuǎn)離N阱72的一端，N+注入?yún)^(qū)設(shè)置在靠近N阱72的一端；中心N+注入?yún)^(qū)75設(shè)置在N阱72和P阱78連接處上方并跨接在N阱72和P阱78之間。阱區(qū)上方設(shè)置有多晶硅層76，多晶硅層76與阱區(qū)之間設(shè)置SiO2氧化層77。多晶硅層76和SiO2氧化層77的長度等于N阱72的N+注入?yún)^(qū)遠(yuǎn)離P阱78的側(cè)面與P阱78的P+注入?yún)^(qū)遠(yuǎn)離N阱72的側(cè)面之間的距離。多晶硅層76和SiO2氧化層77上開有與中心N+注入?yún)^(qū)75、N阱72的P+注入?yún)^(qū)和P阱78的N+注入?yún)^(qū)對應(yīng)的通孔81，以及與N阱72中N+注入?yún)^(qū)和P阱78中P+注入?yún)^(qū)對應(yīng)的凹槽82。通孔81的位置和形狀與中心N+注入?yún)^(qū)、N阱的P+注入?yún)^(qū)和P阱的N+注入?yún)^(qū)相同，凹槽82的位置和形狀與對應(yīng)的N+注入?yún)^(qū)和P+注入?yún)^(qū)相同。
權(quán)利要求
1.一種增大靜電電流有效流通面積的ESD防護(hù)電路，包括P型襯底，P型襯底上為阱區(qū)，阱區(qū)包括N阱和P阱，N阱和P阱上均設(shè)有兩個注入?yún)^(qū)，分別是N+注入?yún)^(qū)和P+注入?yún)^(qū)，其中N阱的N+注入?yún)^(qū)設(shè)置在遠(yuǎn)離P阱的一端，P+注入?yún)^(qū)設(shè)置在靠近P阱的一端，P阱的P+注入?yún)^(qū)設(shè)置在遠(yuǎn)離N阱的一端，N+注入?yún)^(qū)設(shè)置在靠近N阱的一端，中心N+注入?yún)^(qū)設(shè)置在N阱和P阱連接處上方并跨接在N阱和P阱之間，其特征在于所述的阱區(qū)上方設(shè)置有多晶硅層，多晶硅層與阱區(qū)之間設(shè)置SiO2氧化層；所述的多晶硅層和SiO2氧化層的長度大于或等于N阱的P+注入?yún)^(qū)靠近P阱的側(cè)面與P阱N+注入?yún)^(qū)靠近N阱的側(cè)面之間的距離；多晶硅層和SiO2氧化層開有與注入?yún)^(qū)對應(yīng)的通孔。
2.如權(quán)利要求1所述的一種增大靜電電流有效流通面積的ESD防護(hù)電路，其特征在于多晶硅層和SiO2氧化層的長度與N阱的P+注入?yún)^(qū)靠近P阱的側(cè)面與P阱N+注入?yún)^(qū)靠近N阱的側(cè)面之間的距離相同，多晶硅層和SiO2氧化層上開有與中心N+注入?yún)^(qū)對應(yīng)的通孔，通孔的位置和形狀與中心N+注入?yún)^(qū)相同。
3.如權(quán)利要求1所述的一種增大靜電電流有效流通面積的ESD防護(hù)電路，其特征在于多晶硅層和SiO2氧化層的長度大于N阱的P+注入?yún)^(qū)靠近P阱的側(cè)面與P阱N+注入?yún)^(qū)靠近N阱的側(cè)面之間的距離，所有對應(yīng)中心N+注入?yún)^(qū)、N+注入?yún)^(qū)和P+注入?yún)^(qū)位置的多晶硅層和SiO2氧化層上開有通孔，中心N+注入?yún)^(qū)、N+注入?yún)^(qū)和P+注入?yún)^(qū)與對應(yīng)的通孔的位置和形狀相同。
全文摘要
本發(fā)明涉及一種靜電放電防護(hù)電路。現(xiàn)有的可控硅SCR防靜電的效果不理想。本發(fā)明的阱區(qū)上方設(shè)置有多晶硅層和SiO
文檔編號H01L23/60GK101017818SQ20071006751
公開日2007年8月15日 申請日期2007年3月5日 優(yōu)先權(quán)日2007年3月5日
發(fā)明者崔強(qiáng), 韓雁, 董樹榮, 霍明旭, 黃大海, 杜宇禪, 曾才賦, 洪慧, 陳茗, 杜曉陽, 斯瑞珺, 張吉皓 申請人:浙江大學(xué)