專利名稱：半導體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種以提高晶體管的高頻特性及電流增幅率為目的的半導體裝置。
背景技術(shù)：
作為現(xiàn)有的半導體裝置及其制造方法的一實施例，眾所周知有下述的NPN晶體管。在P型硅半導體基板上，形成N型外延層。在外延層上，以環(huán)繞活性基極區(qū)域的方式，在其周圍形成外部基極區(qū)域。外部基極區(qū)域與外延層上形成的外部基極取出電極相連接。進而，在活性基極區(qū)域上形成發(fā)射極區(qū)域，發(fā)射極區(qū)域與發(fā)射極取出電極相連接。另外，在外延層上形成集電極區(qū)域。此時，使外部基極取出電極中的雜質(zhì)向外延層擴散，形成外部基極區(qū)域。另外，在外部基極取出電極開口的區(qū)域上，從外延層表面離子注入雜質(zhì)，形成活性基極區(qū)域。即，現(xiàn)有的NPN晶體管通過在外部基極區(qū)域內(nèi)側(cè)形成擴散深度淺的活性基極區(qū)域，來實現(xiàn)高頻特性的提高(例如參照專利文獻1)。
作為現(xiàn)有的半導體裝置的一實施例，眾所周知有下述的NPN晶體管。在P型硅半導體基板上，形成N型外延層。跨越P型硅半導體基板與N型外延層，形成高濃度的N型埋入擴散層。進而，在N型外延層上，形成作為內(nèi)部基極區(qū)域的低濃度P型擴散層及作為集電極區(qū)域的N型擴散層。在作為內(nèi)部基極區(qū)域的P型擴散層上，形成作為外部基極區(qū)域的高濃度P型擴散層及作為發(fā)射極區(qū)域的N型擴散層(例如參照專利文獻2)。
專利文獻1(日本)特開平10-303209號公報(第4-8頁，第1、10-12圖)專利文獻2(日本)特開2000-260891號公報(第5-6頁，第1圖)現(xiàn)有的半導體裝置中，通過以與高濃度、且擴散深度淺的活性基極區(qū)域相重疊的方式形成發(fā)射極區(qū)域而降低基極電阻值，提高NPN晶體管的高頻特性及電流增幅率。但由于形成高濃度、且擴散深度淺的活性基極區(qū)域，會出現(xiàn)NPN晶體管中難以得到所希望的耐壓特性(VCEO(V))的問題。
另外，在現(xiàn)有的半導體裝置中，在作為內(nèi)部基極區(qū)域的低濃度擴散層上，形成作為外部基極區(qū)域的高濃度擴散層及作為發(fā)射極區(qū)域的擴散層。即，通過形成作為低濃度的內(nèi)部基極區(qū)域的擴散層，實現(xiàn)NPN晶體管所希望的耐壓特性(VCEO(V))。但作為內(nèi)部基極區(qū)域的擴散層為低濃度，擴散深度也深，存在基極電阻值變高，NPN晶體管難以得到所希望的高頻特性及電流增幅率的問題。

發(fā)明內(nèi)容
鑒于以上情況而形成本發(fā)明。本發(fā)明的半導體裝置，其特征在于，具有半導體層；形成于所述半導體層、作為基極區(qū)域使用的一導電型擴散層；形成于所述一導電型的擴散層上、作為發(fā)射極區(qū)域使用的第一逆導電型擴散層；形成于所述半導體層、作為集電極區(qū)域使用的第二逆導電型擴散層；所述一導電型擴散層為二重擴散結(jié)構(gòu)。因此，本發(fā)明中，通過使基極區(qū)域成為二重擴散結(jié)構(gòu)，能夠保持半導體裝置的耐壓特性，且提高高頻特性及電流增幅率。
本發(fā)明的半導體裝置，其特征在于，所述一導電型擴散層形成為在第一一導電型擴散層的形成區(qū)域上，重疊第二一導電型擴散層，所述第一逆導電型擴散層在所述第二一導電型擴散層的形成區(qū)域上重疊而形成。因此，本發(fā)明中，在基極區(qū)域，在兩層擴散層重疊的區(qū)域上形成發(fā)射極區(qū)域。通過該結(jié)構(gòu)，能夠保持半導體裝置的耐壓特性，且提高高頻特性及電流增幅率。
本發(fā)明的半導體裝置，其特征在于，具有形成于所述半導體層、作為集電極區(qū)域使用的第三逆導電型擴散層，在所述第三逆導電型擴散層的形成區(qū)域上，形成所述第二逆導電型擴散層及所述第一一導電型擴散層。因此，本發(fā)明中，能夠減小集電極區(qū)域的電阻值，且能夠提高高頻特性及電流增幅率。
本發(fā)明的半導體裝置，其特征在于，在所述第二一導電型擴散層上，以夾持所述第一逆導電型擴散層的方式，形成第三一導電型擴散層。因此，本發(fā)明中，基極-發(fā)射極間的電流路徑變短，能夠減小基極區(qū)域的電阻值。
本發(fā)明的半導體裝置，其特征在于，所述第二逆導電型擴散層以夾持所述第一一導電型擴散層的方式而形成。因此，本發(fā)明中，發(fā)射極-集電極間的電流路徑變短，能夠減小集電極區(qū)域的電阻值。
本發(fā)明的半導體裝置的制造方法是準備半導體層，在所述半導體層上至少形成N溝道型MOS晶體管及NPN晶體管，其特征在于，在所述半導體層上形成作為基極區(qū)域使用的第一一導電型擴散層之后，以共用工序進行在所述第一一導電型擴散層的形成區(qū)域上重疊形成第二一導電型擴散層的工序，和在所述半導體層上形成所述N溝道型MOS晶體管的反向柵區(qū)域的工序；在所述第二一導電型擴散層的形成區(qū)域上，形成作為發(fā)射極區(qū)域使用的第一逆導電型擴散層，在所述半導體層上形成作為集電極區(qū)域使用的第二逆導電型擴散層。因此，本發(fā)明中，通過以共用工序形成作為基極區(qū)域使用的擴散層，能夠減少掩模數(shù)量，抑制制造成本。
本發(fā)明的半導體裝置的制造方法，其特征在于，在所述半導體層上，形成作為集電極區(qū)域使用的第三逆導電型擴散層之后，在所述第三逆導電型擴散層上，形成所述第二逆導電型擴散層及所述第一一導電型擴散層。因此，本發(fā)明中，能夠減小集電極區(qū)域的電阻值，提高半導體裝置高頻特性及電流增幅率。
本發(fā)明中，基極區(qū)域作為二重擴散結(jié)構(gòu)而形成。通過該結(jié)構(gòu)，能夠保持晶體管的耐壓特性，且提高高頻特性及電流增幅率。
在本發(fā)明中，在作為漏極區(qū)域的擴散層上，形成作為基極區(qū)域的擴散層。通過該結(jié)構(gòu)，能夠減小集電極電阻值，且提高晶體管的高頻特性及電流增幅率。
在本發(fā)明中，以夾持作為發(fā)射極區(qū)域的擴散層的方式，形成作為基極引出區(qū)域的擴散層。通過該結(jié)構(gòu)，能夠減小基極電阻值，提高NPN晶體管的電流增幅率。
在本發(fā)明中，以夾持作為基極區(qū)域的擴散層的方式，形成作為集電極區(qū)域的擴散層。通過該結(jié)構(gòu)，能夠減小集電極電阻值，提高NPN晶體管的高頻特性及電流增幅率。
在本發(fā)明中，由共用工序形成作為NPN晶體管的基極區(qū)域的擴散層與作為N溝道型MOS晶體管的反向柵區(qū)域的擴散層。通過該制造方法，能夠減少掩模數(shù)量，抑制制造成本。


圖1是說明本發(fā)明的實施方式的半導體裝置的剖面圖；
圖2是說明本發(fā)明的實施方式的半導體裝置的截止頻率特性(fT)與集電極電流(Ic)關(guān)系的圖；圖3是說明本發(fā)明的實施方式的半導體裝置的電流增幅率(hfe)與集電極電流(Ic)關(guān)系的圖；圖4是說明本發(fā)明的實施方式的半導體裝置的集電極-發(fā)射極間電流(Ice)與集電極-發(fā)射極間電壓(Vce)關(guān)系的圖；圖5是說明本發(fā)明的實施方式的半導體裝置的制造方法的剖面圖；圖6是說明本發(fā)明的實施方式的半導體裝置的制造方法的剖面圖；圖7是說明本發(fā)明的實施方式的半導體裝置的制造方法的剖面圖；圖8是說明本發(fā)明的實施方式的半導體裝置的制造方法的剖面圖；圖9是說明本發(fā)明的實施方式的半導體裝置的制造方法的剖面圖；圖10是說明本發(fā)明的實施方式的半導體裝置的制造方法的剖面圖；圖11是說明本發(fā)明的實施方式的半導體裝置的制造方法的剖面圖；圖12是說明本發(fā)明的實施方式的半導體裝置的制造方法的剖面圖；圖13是說明本發(fā)明的實施方式的半導體裝置的制造方法的剖面圖；圖14是說明本發(fā)明的實施方式的半導體裝置的制造方法的剖面圖。
附圖標記1 NPN晶體管2 N溝道型MOS晶體管3 P型單晶硅基板4 N型外延層26 N型擴散層31 P型擴散層32 P型擴散層具體實施方式
以下，參照圖1～圖4，對本發(fā)明的一實施方式的半導體裝置進行詳細說明。圖1是用于說明本實施方式的半導體裝置的剖面圖。圖2是說明本實施方式的半導體裝置的截止頻率(fT)與集電極電流(Ic)的關(guān)系的圖。圖3是說明本實施方式的半導體裝置的電流增幅率(hfe)與集電極電流(Ic)的關(guān)系的圖。圖4是說明本實施方式的半導體裝置的集電極-發(fā)射極間電流(Ice)與集電極-發(fā)射極間電壓(Vce)關(guān)系的圖。
如圖1所示，N溝道型MOS晶體管1及NPN晶體管2在同一個P型單晶硅基板3上形成。另外，圖示的剖面中，表示為省略N溝道型MOS晶體管1的一部分。
N溝道型MOS晶體管1主要由以下部分構(gòu)成P型單晶硅基板3，N型外延層4，N型埋入擴散層5，作為反向柵區(qū)域使用的P型擴散層6、7、8、9，作為源極區(qū)域使用的N型擴散層10、11，作為漏極區(qū)域使用的N型擴散層12、13，以及柵極電極14、15。
N型外延層4在P型單晶硅基板3上形成。
N型埋入擴散層5跨越基板3和外延層4形成。另外，在圖1中，圖示了N溝道型MOS晶體管1的一部分，也圖示了N型埋入擴散層5的一部分。N型埋入擴散層5跨越N溝道型MOS晶體管1的形成區(qū)域而形成。
P型擴散層6、7、8、9在外延層4上形成。P型擴散層6，以例如其表面的雜質(zhì)濃度為1.0×1013～1.0×1014(/cm2)左右、擴散深度為5～6(μm)左右的擴散條件而形成。P型擴散層7，以例如其表面的雜質(zhì)濃度為1.0×1014～1.0×1015(/cm2)左右、擴散深度為2～4(μm)左右的擴散條件而形成。P型擴散層8，以例如其表面的雜質(zhì)濃度為1.0×1014～1.0×1015(/cm2)左右、擴散深度為1～3(μm)左右的擴散條件而形成。P型擴散層9，以例如其表面的雜質(zhì)濃度為1.0×1015～1.0×1016(/cm2)左右、擴散深度為0.5～1.5(μm)左右的擴散條件而形成。而且，P型擴散層6、7、8、9作為反向柵區(qū)域而使用。
N型擴散層10、11在P型擴散層7上形成。N型擴散層10、11作為源極區(qū)域使用。N型擴散層10、11與P型擴散層9連接在源極電極23上，成為等電位。另外，也可以為N型擴散層10、11在P型擴散層9的周圍形成一環(huán)狀的情況。
N型擴散層12、13在外延層4上形成。N型擴散層12、13作為漏極區(qū)域使用。另外，雖未圖示，N型擴散層12、13以環(huán)繞P型擴散層6的方式形成一環(huán)狀。
柵極電極14、15在柵極氧化膜16上面形成。柵極電極14、15形成為通過例如多晶硅膜、硅鎢化合物膜等成為所希望的膜厚。位于柵極電極14、15下方的P型擴散層6、7作為溝道區(qū)域使用。另外，也可以柵極電極14、15形成為一環(huán)狀的情況。
P型擴散層17、18在外延層4上形成。P型擴散層17、18在P型擴散層6的周圍形成一環(huán)狀。P型擴散層17、18作為浮置擴散層(フロ一テイング拡散 )而形成。P型擴散層17、18通過與在絕緣層19上形成的配線層(未圖示)進行電容耦合，成為施加一定電位的狀態(tài)，提高N溝道型MOS晶體管1的耐壓特性。
絕緣層19在外延層4上面形成。絕緣層19由BPSG(Boron PhosphoSilicate Glass)膜、SOG(Spin On Glass)膜等形成。進而使用眾所周知的光刻技術(shù)，例如通過使用CHF3或CF4類氣體的干蝕刻，在絕緣層19上，形成接觸孔20、21。另外，雖未圖示，接觸孔21可以在N型擴散層13上可以形成一環(huán)狀，也可以個別形成。
接觸孔20、21上，有選擇地形成由例如Al-Si膜、Al-Si-Cu膜、Al-Cu膜等構(gòu)成的鋁合金膜22，且形成源極電極23及漏極電極24。另外，在圖1所示的剖面中，柵極電極14、15的配線層未圖示，在其它區(qū)域與配線層相連接。另外，漏極電極24在N型擴散層13上可以形成一環(huán)狀，也可以個別形成。
NPN晶體管2主要由以下部分構(gòu)成P型單晶硅基板3，N型外延層4，作為集電極區(qū)域使用的N型埋入擴散層25，作為集電極區(qū)域使用的N型擴散層26、27、28、29、30，作為基極區(qū)域使用的P型擴散層31、32、33、34，以及作為發(fā)射極區(qū)域使用的N型擴散層35。
N型外延層4在P型單晶硅基板3上形成。另外，本實施方式中的基板3及外延層4與本發(fā)明的“半導體層”相對應(yīng)。在本實施方式中，表示了基板3上形成一層外延層4的情況，但并不局限于此。例如，本發(fā)明的“半導體層”，可以只有基板，也可以在基板上面層積多層外延層。另外，基板也可以是N型單晶硅基板、化合物半導體基板。
N型埋入擴散層25跨越基板3和外延層4上形成，N型埋入擴散層25作為集電極區(qū)域使用。
N型擴散層26在外延層4上形成。N型擴散層26作為集電極區(qū)域使用。
N型擴散層27、28、29、30在N型擴散層26上形成。進而，N型擴散層27與N型擴散層29成為二重擴散結(jié)構(gòu)而形成。另一方面，N型擴散層28與N型擴散層30成為二重擴散結(jié)構(gòu)而形成。N型擴散層27、28、29、30作為集電極區(qū)域使用。進而，N型擴散層27、29與N型擴散層28、30以夾持P型擴散層31的方式，在P型擴散層31的兩側(cè)形成。
P型擴散層31、32在N型擴散層26上形成。P型擴散層31，以例如其表面的雜質(zhì)濃度為1.0×1013～1.0×1014(/cm2)左右、擴散深度為2～4(μm)左右的擴散條件而形成。P型擴散層32，以例如其表面的雜質(zhì)濃度為1.0×1014～1.0×1015(/cm2)左右、擴散深度為1～3(μm)左右的擴散條件而形成。而且，P型擴散層31、32為二重擴散結(jié)構(gòu)，作為基極區(qū)域使用。
P型擴散層33、34在P型擴散層31和P型擴散層32重疊的區(qū)域形成。P型擴散層33、34作為基極引出區(qū)域使用。進而，P型擴散層33和P型擴散層34以夾持N型擴散層35的方式，在N型擴散層35的兩側(cè)形成。
N型擴散層35在P型擴散層31和P型擴散層32重疊的區(qū)域形成。N型擴散層35作為發(fā)射極區(qū)域使用。
絕緣層19在外延層4上面形成。進而使用眾所周知的光刻技術(shù)，例如通過使用CHF3或CF4類的氣體的干蝕刻，在絕緣層19上，形成接觸孔36、37、38、39、40。另外，接觸孔36與接觸孔40可以形成一環(huán)狀，也可以個別形成。另外，接觸孔37與接觸孔39可以形成一環(huán)狀，也可以個別形成。
在接觸孔36、37、38、39、40上，鋁合金，例如Al-Si膜有選擇地形成，且形成集電極電極41、42，發(fā)射極電極43及基極電極44、45。
圖2表示對應(yīng)于NPN晶體管2的基極區(qū)域及集電極區(qū)域的結(jié)構(gòu)的截止頻率(fT)與集電極電流(Ic)的關(guān)系。
由實線表示的結(jié)構(gòu)中，在漏極區(qū)域中不形成N型擴散層26，而形成N型擴散層27、29或N型擴散層28、30中的任一個。另一方面，在基極區(qū)域，相對P型擴散層31，形成作為基極引出區(qū)域的P型擴散層33、34中的任一個。即，結(jié)構(gòu)為集電極區(qū)域僅在基極區(qū)域的單側(cè)形成，基極引出區(qū)域僅在發(fā)射極區(qū)域的單側(cè)形成。
由虛線表示的結(jié)構(gòu)中，在漏極區(qū)域中不形成N型擴散層26，而形成N型擴散層27、28、29、30。另一方面，在基極區(qū)域，相對P型擴散層31，形成作為基極引出區(qū)域的P型擴散層33、34這兩者。即，結(jié)構(gòu)為集電極區(qū)域在基極區(qū)域的兩側(cè)形成，基極引出區(qū)域在發(fā)射極區(qū)域的兩側(cè)形成。這樣的結(jié)構(gòu)，基極-集電極間的距離變短，能夠減小集電極電阻值。進而，發(fā)射極-基極間的距離變短，能夠減小基極電阻值。
在由點劃線所示的結(jié)構(gòu)中，在漏極區(qū)域中形成N型擴散層26，相對N型擴散層26，形成N型擴散層27、28、29、30。另一方面，在基極區(qū)域，相對P型擴散層31，形成作為基極引出區(qū)域的P型擴散層33、34這兩者。即，結(jié)構(gòu)為在N型擴散層26的形成區(qū)域上，集電極區(qū)域在基極區(qū)域的兩側(cè)形成，基極引出區(qū)域在發(fā)射極區(qū)域的兩側(cè)形成。這樣的結(jié)構(gòu)，如上所述，能夠減小集電極電阻值及基極電阻值，進而，能夠由N型擴散層26減小基極電阻值。
在由雙點劃線所示的結(jié)構(gòu)中，在漏極區(qū)域中形成N型擴散層26，相對N型擴散層26，形成N型擴散層27、28、29、30。另一方面，在基極區(qū)域，P型擴散層31、32以成為二重擴散結(jié)構(gòu)的方式形成，相對P型擴散層31、32，形成作為基極引出區(qū)域的P型擴散層33、34這兩者。即，通過使基極區(qū)域成為二重擴散結(jié)構(gòu)，基極區(qū)域的表面及其附近區(qū)域的雜質(zhì)濃度成為高濃度區(qū)域。另一方面，位于外延層4的深部的基極區(qū)域的雜質(zhì)濃度成為低濃度區(qū)域。進而，如上所述，結(jié)構(gòu)為在N型擴散層26的形成區(qū)域上，集電極區(qū)域在基極區(qū)域的兩側(cè)形成，基極引出區(qū)域在發(fā)射極區(qū)域的兩側(cè)形成。這樣的結(jié)構(gòu)，能夠減小集電極電阻值及基極電阻值，進而，能夠由N型擴散層26減小基極電阻值。并且，通過P型擴散層32能夠進一步減小基極電阻值。
如圖所示，雙點劃線所示的結(jié)構(gòu)與實線所示的結(jié)構(gòu)相比，例如在集電極電流(Ic)為1.0×10-5(A)左右時，截止頻率(fT)提高1.8倍左右。即，通過使基極區(qū)域成為二重擴散結(jié)構(gòu)，或，在作為集電極區(qū)域的N型擴散層26上形成二重擴散結(jié)構(gòu)的基極區(qū)域，可以提高NPN晶體管2的高頻特性。
圖3表示對應(yīng)于NPN晶體管2的基極區(qū)域及集電極區(qū)域結(jié)構(gòu)的電流增幅率(hfe)與集電極電流(Ic)的關(guān)系。
由實線所示的結(jié)構(gòu)如對于圖2的由實線所示的結(jié)構(gòu)的說明，結(jié)構(gòu)為不形成作為集電極區(qū)域的N型擴散層26，集電極區(qū)域僅在基極區(qū)域的單側(cè)形成，基極引出區(qū)域僅在發(fā)射極區(qū)域的單側(cè)形成。
由虛線所示的結(jié)構(gòu)如對于圖2的由虛線所示的結(jié)構(gòu)的說明，結(jié)構(gòu)為不形成作為集電極區(qū)域的N型擴散層26，集電極區(qū)域在基極區(qū)域的兩側(cè)形成，基極引出區(qū)域在發(fā)射極區(qū)域的兩側(cè)形成。
由三點劃線表示的結(jié)構(gòu)中，在漏極區(qū)域中不形成N型擴散層26，而形成N型擴散層27、29或N型擴散層28、30中的任一個。另一方面，在基極區(qū)域，相對P型擴散層31，形成作為基極引出區(qū)域的P型擴散層33、34這兩者。即，結(jié)構(gòu)為集電極區(qū)域僅在基極區(qū)域的單側(cè)形成，基極引出區(qū)域在發(fā)射極區(qū)域的兩側(cè)形成。通過這種結(jié)構(gòu)，發(fā)射極-基極間的距離變短，能夠減小基極電阻值。
由點劃線所示的結(jié)構(gòu)如對于圖2的由點劃線所示的結(jié)構(gòu)的說明，通過使基極區(qū)域成為二重擴散結(jié)構(gòu)，基極區(qū)域的表面及其附近區(qū)域的雜質(zhì)濃度成為高濃度區(qū)域。另一方面，位于外延層4的深部的基極區(qū)域的雜質(zhì)濃度成為低濃度區(qū)域。進而，結(jié)構(gòu)為在N型擴散層26的形成區(qū)域上，集電極區(qū)域在基極區(qū)域的兩側(cè)形成，基極引出區(qū)域在發(fā)射極區(qū)域的兩側(cè)形成。
如圖所示，由三點劃線所示的結(jié)構(gòu)與由實線所示的結(jié)構(gòu)相比較，例如在集電極電流(Ic)為1.0×10-6(A)左右時，電流增幅率(hfe)提高15左右。進而，由點劃線所示的結(jié)構(gòu)與由三點劃線所示的結(jié)構(gòu)相比較，例如在集電極電流(Ic)為1.0×10-6(A)左右時，電流增幅率(hfe)提高15左右。
另外，由虛線所示的結(jié)構(gòu)與由三點劃線所示的結(jié)構(gòu)相比，集電極電流(Ic)在一定的范圍內(nèi)，電流增幅率(hfe)顯示為大致一定的值。由此可知，通過在發(fā)射極區(qū)域的兩側(cè)形成基極引出區(qū)域的結(jié)構(gòu)，能夠提高電流增幅率(hfe)。
圖4表示對應(yīng)于NPN晶體管2的集電極區(qū)域的結(jié)構(gòu)的集電極-發(fā)射極間的電流(Ice)與集電極-發(fā)射極間電壓(Vce)的關(guān)系。
由實線所示的結(jié)構(gòu)，如對于圖2的由實線所示的結(jié)構(gòu)的說明，結(jié)構(gòu)為不形成作為集電極區(qū)域的N型擴散層26，集電極區(qū)域僅在基極區(qū)域的單側(cè)形成，基極引出區(qū)域僅在發(fā)射極區(qū)域的單側(cè)形成。
由點劃線所示的結(jié)構(gòu)，如對于圖2的由點劃線所示的結(jié)構(gòu)的說明，結(jié)構(gòu)為在N型擴散層26的形成區(qū)域上，集電極區(qū)域在基極區(qū)域的兩側(cè)形成，基極引出區(qū)域在發(fā)射極區(qū)域的兩側(cè)形成。
如圖所示，由點劃線所示的結(jié)構(gòu)與由實線所示的結(jié)構(gòu)相比，通過形成N型擴散層26而集電極電阻減小，集電極-發(fā)射極間電流(Ice)多少上升。但即使在形成N型擴散層26的結(jié)構(gòu)中，也能夠防止集電極-發(fā)射極間擊穿電壓(Vceo)的惡化。
如上所述，在本實施方式中，基極區(qū)域為由P型擴散層31、32構(gòu)成的二重擴散結(jié)構(gòu)。進而，以P型擴散層31的表面及其附近區(qū)域的雜質(zhì)濃度成為高濃度的方式，形成P型擴散層32。通過該結(jié)構(gòu)，能夠減小基極電阻值，實現(xiàn)NPN晶體管2的高頻特性及電流增幅率(hfe)的提高。另一方面，通過使擴散至外延層4的深部的P型擴散層31的雜質(zhì)濃度成為低濃度，能夠防止NPN晶體管2的耐壓(Vceo)特性的惡化。
另外，集電極區(qū)域中，跨越NPN晶體管2的形成區(qū)域形成N型擴散層26。通過該結(jié)構(gòu)，減小集電極電阻值，實現(xiàn)NPN晶體管2的高頻特性或電流增幅率(hfe)的提高。另一方面，如圖4所示，能夠防止NPN晶體管2的耐壓(Vceo)特性的惡化。
本實施方式中，對基極區(qū)域形成為二重擴散結(jié)構(gòu)的情況進行了說明，但并不局限于此。例如，在將三層以上的P型擴散層重疊而形成基極區(qū)域的情況下，也可以是基極區(qū)域的表面及其附近區(qū)域的雜質(zhì)濃度為高濃度、外延層深部的雜質(zhì)濃度為低濃度的結(jié)構(gòu)。在這種結(jié)構(gòu)中，也能夠提高上述NPN晶體管的特性。
另外，對作為漏極區(qū)域的N型擴散層形成在作為基極區(qū)域的P型擴散層的兩側(cè)的情況進行了說明，但并不局限于此。例如，也可以是作為漏極區(qū)域的N型擴散層，在作為基極區(qū)域的P型擴散層的周圍形成一環(huán)狀的情況?；蛘撸部梢允亲鳛槁O區(qū)域的N型擴散層在作為基極區(qū)域的P型擴散層的周圍形成為多個的情況。通過這樣的結(jié)構(gòu)，能夠進一步地減小集電極電阻值，提高上述NPN晶體管的特性。
另外，對作為基極引出區(qū)域的P型擴散層在作為發(fā)射極區(qū)域的N型擴散層的兩側(cè)形成的情況進行了說明，但并不局限于此。例如，也可以是作為基極引出區(qū)域的P型擴散層在作為發(fā)射極區(qū)域的N型擴散層的周圍形成一環(huán)狀的形狀。或者，也可以是作為基極引出區(qū)域的P型擴散層在作為發(fā)射極區(qū)域的N型擴散層的周圍形成多個的情況。通過這樣的結(jié)構(gòu)，能夠進一步減小基極電阻值，提高上述NPN晶體管的特性。另外，只要是在不脫離本發(fā)明的主旨的范圍內(nèi)，可以進行各種變更。
下面，參照圖5～圖14，對本發(fā)明的一實施方式的半導體裝置的制造方法進行詳細說明。圖5～圖14為用于說明本實施方式的半導體裝置的制造方法的剖面圖。
首先，如圖5所示，準備P型單晶硅基板3。在基板3上形成氧化硅膜46，以在N型埋入擴散層5、25的形成區(qū)域上形成開口部的方式，有選擇地除去氧化硅膜46。進而，將氧化硅膜46作為掩模使用，在基板3的表面上，將含有N型雜質(zhì)，例如銻(Sb)的漿液47以旋轉(zhuǎn)涂布法涂布。之后，將銻(Sb)熱擴散，形成N型埋入擴散層5、25后，除去氧化硅膜46及漿液47。
接著，如圖6所示，在基板3上形成氧化硅膜48，在氧化硅膜48上形成光致抗蝕劑49。進而，使用眾所周知的光刻技術(shù)，在P型埋入擴散層50、51的形成區(qū)域上的光致抗蝕劑49上形成開口部。之后，從基板3的表面，將P型雜質(zhì)，例如硼(B)以加速電壓70～90(keV)、導入量1.0×1014～1.0×1015(/cm2)進行離子注入。進而，除去光致抗蝕劑49，熱擴散，形成P型埋入擴散層50、51后，除去氧化硅膜48。
接著，如圖7所示，將基板3配置于氣相外延生長裝置的接受器上，在基板3上形成N型外延層4。氣相外延生長裝置主要由氣體供給系統(tǒng)、反應(yīng)爐、排氣系統(tǒng)、控制系統(tǒng)構(gòu)成。在本實施方式中，通過使用立式反應(yīng)爐，能夠提高外延層的膜厚均一性。通過該外延層4的形成工序中的熱處理，N型埋入擴散層5、25及P型埋入擴散層50、51熱擴散。
接著，在外延層4上形成氧化硅膜52，在氧化硅膜52上形成光致抗蝕劑53。進而，使用眾所周知的光刻技術(shù)，在N型埋入擴散層12、26的形成區(qū)域上的光致抗蝕劑53上形成開口部。從外延層4的表面，將N型雜質(zhì)，例如磷(P)以加速電壓70～90(keV)、導入量1.0×1012～1.0×1013(/cm2)進行離子注入。進而，將磷(P)熱擴散，形成N型擴散層12、26后，除去氧化硅膜52。
接著，如圖8所示，使用眾所周知的光刻技術(shù)，在外延層4上形成P型擴散層54、55。之后，在外延層4的所希望的區(qū)域上形成LOCOS(LocalOxidation of Silicon)氧化膜56、57、58。此時，LOCOS氧化膜56、57、58的平坦部，其膜厚例如為3000～10000左右。
接著，如圖9所示，使用眾所周知的光刻技術(shù)，在外延層4上形成N型擴散層27、28。之后，在外延層4上形成作為柵極氧化膜16使用的氧化硅膜。在氧化硅膜上，順序形成例如多晶硅膜、硅鎢化合物膜，使用眾所周知的光刻技術(shù)，形成柵極電極14、15。進而，在作為柵極氧化膜16使用的氧化硅膜上形成光致抗蝕劑59。進而，使用眾所周知的光刻技術(shù)，在P型擴散層6的形成區(qū)域上的光致抗蝕劑59上形成開口部。之后，從外延層4的表面，將P型雜質(zhì)，例如硼(B)以加速電壓40～60(keV)、導入量1.0×1013～1.0×1014(/cm2)進行離子注入。進而，除去光致抗蝕劑59，熱擴散，形成P型擴散層6。
接著，如圖10所示，使用眾所周知的光刻技術(shù)，在外延層4上形成P型擴散層31。之后，在作為柵極氧化膜16使用的氧化硅膜上，形成光致抗蝕劑60。進而，使用眾所周知的光刻技術(shù)，在P型擴散層7的形成區(qū)域上的光致抗蝕劑60上形成開口部。之后，從外延層4的表面，將P型雜質(zhì)，例如硼(B)以加速電壓40～60(keV)、導入量1.0×1014～1.0×1015(/cm2)進行離子注入。進而，除去光致抗蝕劑60，熱擴散，形成P型擴散層7。
接著，如圖11所示，在作為柵極氧化膜16使用的氧化硅膜上，形成光致抗蝕劑61。進而，使用眾所周知的光刻技術(shù)，在P型擴散層8、32的形成區(qū)域上的光致抗蝕劑61上形成開口部。之后，從外延層4的表面，將P型雜質(zhì)，例如硼(B)以加速電壓40～60(keV)、導入量1.0×1014～1.0×1015(/cm2)進行離子注入。進而，除去光致抗蝕劑61，熱擴散，形成P型擴散層8、32。
另外，N溝道型MOS晶體管1的反向柵區(qū)域用的P型擴散層8與NPN晶體管2的基極區(qū)域用的P型擴散層32通過共用工序而形成，由此能夠減少掩模數(shù)量等，從而降低制造成本。
接著，如圖12所示，在作為柵極氧化膜16使用的氧化硅膜上，形成光致抗蝕劑62。進而，使用眾所周知的光刻技術(shù)，在N型擴散層10、11、13、29、30、35的形成區(qū)域上的光致抗蝕劑62上形成開口部。之后，從外延層4的表面，將N型雜質(zhì)，例如磷(P)以加速電壓90～110(keV)、導入量1.0×1015～1.0×1016(/cm2)進行離子注入。進而，除去光致抗蝕劑62，熱擴散，形成N型擴散層10、11、13、29、30、35。
接著，如圖13所示，在作為柵極氧化膜16使用的氧化硅膜上，形成光致抗蝕劑63。進而，使用眾所周知的光刻技術(shù)，在P型擴散層9、33、34的形成區(qū)域上的光致抗蝕劑63上形成開口部。之后，從外延層4的表面，將P型雜質(zhì)，例如硼(B)以加速電壓40～60(keV)、導入量1.0×1015～1.0×1016(/cm2)進行離子注入。進而，除去光致抗蝕劑63，熱擴散，形成P型擴散層9、33、34。
接著，如圖14所示，在外延層4上，作為絕緣膜19堆積例如BPSG膜及SOG膜等。進而，使用眾所周知的光刻技術(shù)，通過使用例如CHF3或CF4類的氣體進行干蝕刻，在絕緣層19上形成接觸孔20、21、36、37、38、39、40。在接觸孔20、21、36、37、38、39、40上，有選擇地形成由例如Al-Si膜、Al-Si-Cu膜、Al-Cu膜等構(gòu)成的鋁合金膜，且形成源極電極23、漏極電極24、集電極電極41、42、發(fā)射極電極43以及基極電極44、45。
另外，本發(fā)明的實施方式中，說明了作為N溝道型MOS晶體管1的反向柵區(qū)域的P型擴散層8與作為NPN晶體管2的基極區(qū)域的P型擴散層32通過共用工序而形成的情況，但并不局限于此。例如，形成P型擴散層8的工序與形成P型擴散層32的工序分別作為專用工序的情況也可以。另外，只要不脫離本發(fā)明的主旨的范圍，可以進行各種變更。
權(quán)利要求
1.一種半導體裝置，其特征在于，具有半導體層；形成于所述半導體層、作為基極區(qū)域使用的一導電型擴散層；形成于所述一導電型的擴散層上、作為發(fā)射極區(qū)域使用的第一逆導電型擴散層；形成于所述半導體層、作為集電極區(qū)域使用的第二逆導電型擴散層；所述一導電型擴散層為二重擴散結(jié)構(gòu)。
2.如權(quán)利要求1所述的半導體裝置，其特征在于，所述一導電型擴散層形成為在第一一導電型擴散層的形成區(qū)域上，重疊第二一導電型擴散層，所述第一逆導電型擴散層在所述第二一導電型擴散層的形成區(qū)域上重疊而形成。
3.如權(quán)利要求2所述的半導體裝置，其特征在于，具有形成于所述半導體層、作為集電極區(qū)域使用的第三逆導電型擴散層，在所述第三逆導電型擴散層的形成區(qū)域上，形成所述第二逆導電型擴散層及所述第一一導電型擴散層。
4.如權(quán)利要求2所述的半導體裝置，其特征在于，在所述第二一導電型擴散層上，以夾持所述第一逆導電型擴散層的方式，形成第三一導電型擴散層。
5.如權(quán)利要求2所述的半導體裝置，其特征在于，所述第二逆導電型擴散層以夾持所述第一一導電型擴散層的方式而形成。
6.如權(quán)利要求2所述的半導體裝置，其特征在于，在所述第二一導電型擴散層上，在所述第一逆導電型擴散層的周圍形成多個第三一導電型擴散層。
7.如權(quán)利要求2所述的半導體裝置，其特征在于，所述第二逆導電型擴散層在所述第一一導電型擴散層的周圍形成多個。
8.一種半導體裝置的制造方法，準備半導體層，在所述半導體層上至少形成N溝道型MOS晶體管及NPN晶體管，其特征在于，在所述半導體層上形成作為基極區(qū)域使用的第一一導電型擴散層之后，以共用工序進行在所述第一一導電型擴散層的形成區(qū)域上重疊而形成第二一導電型擴散層的工序，和在所述半導體層上形成所述N溝道型MOS晶體管的反向柵區(qū)域的工序；在所述第二一導電型擴散層的形成區(qū)域上，形成作為發(fā)射極區(qū)域使用的第一逆導電型擴散層，在所述半導體層上形成作為集電極區(qū)域使用的第二逆導電型擴散層。
9.如權(quán)利要求8所述的半導體裝置的制造方法，其特征在于，在所述半導體層上，形成作為集電極區(qū)域使用的第三逆導電型擴散層之后，在所述第三逆導電型擴散層上，形成所述第二逆導電型擴散層及所述第一一導電型擴散層。
全文摘要
本發(fā)明提供一種半導體裝置。在現(xiàn)有的半導體裝置中，存在難以形成具有優(yōu)良的高頻特性的高耐壓NPN晶體管的問題。本發(fā)明的半導體裝置中，在P型硅基板(3)上形成N型外延層(4)。在N型外延層(4)上，形成作為基極區(qū)域的P型擴散層(31)、(32)，作為集電極區(qū)域的N型擴散層(27)、(28)、(29)、(30)，作為發(fā)射極區(qū)域的N型擴散層(35)。此時，P型擴散層(31)、(32)成為雙重擴散結(jié)構(gòu)，基極區(qū)域的表面及其附近區(qū)域的雜質(zhì)濃度為高濃度。通過這樣的結(jié)構(gòu)，能夠保持NPN晶體管(2)的耐壓特性，并且能夠提高高頻特性及電流增幅率。
文檔編號H01L21/70GK101026189SQ200710005359
公開日2007年8月29日 申請日期2007年2月14日 優(yōu)先權(quán)日2006年2月24日
發(fā)明者中谷清史 申請人:三洋電機株式會社