專利名稱：半導(dǎo)體襯底及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體襯底以及制造這種半導(dǎo)體襯底的方法。它們可應(yīng) 用于可實現(xiàn)小型化設(shè)計的各種應(yīng)用中。因此光學(xué)檢測器如光電二極管例 如可布置在根據(jù)本發(fā)明的半導(dǎo)體襯底上，并以導(dǎo)電形式被接觸，使得它 們各自的測量信號提供至電子評價手段并且檢測的圖像信號的成像也 是可能的。特別地，可增加傳感器和其它元件在載體上的排列密度，使 得光學(xué)檢測器可獲得更高的分辨率。在這種情況下，可利用整個表面，且傳感器元件之間或還有電可控制元件/執(zhí)行器(例如LEDs)之間的間 隙或間隔可以最小化，至少相對于已知解決方案大大地減少。而且為這 種元件在正面上布置提供更高的靈活性。
背景技術(shù)：
在半導(dǎo)體襯底例如硅晶片上經(jīng)常形成這樣的排列或陣列。這種矩陣 的各個元件首先通過需要相應(yīng)的場所/空間的表面配線導(dǎo)向外部布置點 (outer margin )并且引線接合于此。為了對付這種缺點，已經(jīng)進行了嘗試以形成穿過半導(dǎo)體襯底的小型 化形式的導(dǎo)電連接，即所謂的貫穿晶片互連(through wafer interconnection , TWI )。在US 6,815,827 B2中描述了這種可能性。在這種情況下，硅村底應(yīng) 該從正面和從后面加工。在第一步中，通過蝕刻過程在半導(dǎo)體襯底的正 面上形成溝槽結(jié)構(gòu)以獲得導(dǎo)電連接和絕緣。在表面中蝕刻幾微米的低的 深度。隨后，為正面提供同時形成在凹陷中的介電層。然后利用材料填充以此方式涂覆的凹陷。由此在該表面上形成接觸 元件。隨后，可平坦化后面，并且同樣地，可通過蝕刻到半導(dǎo)體襯底中從 半導(dǎo)體襯底的后面形成另外的凹陷，所述凹陷與從正面形成的凹陷連 通。布置在凹陷內(nèi)的半導(dǎo)體襯底的部分與形成閉環(huán)結(jié)構(gòu)并完全包圍一定區(qū)域的凹陷電絕緣。半導(dǎo)體襯底向內(nèi)布置的部分形成穿過所述半導(dǎo)體襯 底的導(dǎo)電連接并可在其后面設(shè)置有接觸元件。由于半導(dǎo)體襯底必須經(jīng)歷兩次蝕刻過程，因此該程序特別復(fù)雜和/ 或昂貴。然而，進一步的主要缺點在于由此不能夠提供在CMOS工藝中完整 地進行生產(chǎn)的可能性。在后面中保留沒有完全被填充的開口。這也對利用真空操控器的操 控中具有不利的影響。通過從正面和從后面蝕刻到半導(dǎo)體襯底中的凹陷的不同間隔尺寸 降低了機械強度，特別是在具有實際大的力和加速中的使用是非常受限 制。發(fā)明內(nèi)容因此本發(fā)明的目的是提供能夠更成本有效地生產(chǎn)的半導(dǎo)體襯底，利 用該半導(dǎo)體襯底能實現(xiàn)高排列密度以及良好的導(dǎo)電性和封閉的表面。通過根據(jù)本發(fā)明的具有權(quán)利要求1的特征的半導(dǎo)體襯底可實現(xiàn)該目 的?？墒褂酶鶕?jù)權(quán)利要求10的方法來制造它們。本發(fā)明有利的方面和進一 步的改進可利用在從屬權(quán)利要求中所述 的特征實現(xiàn)。硅襯底(Si晶片)可用于制造根據(jù)本發(fā)明半導(dǎo)體襯底，例如，該襯 底可具有足夠大的厚度，例如最高為約1000 nm或者也可低于該厚度。 可在同時考慮完成加工的半導(dǎo)體襯底所期望的厚度的情況下做出選擇。 這樣的襯底由此可以以標準尺寸使用并可被加工至任意期望的目標厚 度，該目標厚度可達到并進入非常小的厚度。從正面開始，利用掩模，通過蝕刻例如干蝕刻形成至少兩個具有最 小深度為例如200 jim的凹陷，所述凹陷具有至少與正面表面實際正交 對準的內(nèi)壁或從正面開始圓錐狀地連續(xù)逐漸變小并近似地形成"盲孔"。 在這種情況下，所述凹陷的內(nèi)壁通常沒有階梯，使得在凹陷的整個深度 上觀察不到間隙尺寸的急劇變化。至少一個凹陷布置在所述另 一個凹陷內(nèi)部并被其完全包圍。然后進一步加工以此方式制造的半導(dǎo)體襯底，使得在正面上形成電 絕緣涂層，該電絕緣涂層也在表面上即在凹陷的內(nèi)壁上形成。該涂層可 以是氧化物層，優(yōu)選熱形成的氧化硅層。然后用導(dǎo)電材料完全填充凹陷。所述一個向內(nèi)布置的凹陷或還有多 個向內(nèi)布置的凹陷可用例如摻雜的多晶硅填充，并可由此在完成之后由 于增加的導(dǎo)電性而形成穿過半導(dǎo)體襯底的導(dǎo)電連接。包圍所述一個向內(nèi)布置的凹陷或所有向內(nèi)布置的多個凹陷、然后在 完成加工的元件處形成絕緣體的外部凹陷可用電絕緣材料填充，但是出 于簡化的原因同樣可用摻雜多晶硅來填充。在后者的情況下，通過在該 凹陷的內(nèi)壁的電絕緣涂層實現(xiàn)絕緣效果。完全填充凹陷并任選地平坦化該凹陷之后，可利用必須存在的用于 填充向內(nèi)布置的凹陷的導(dǎo)電連接來進一步加工正面。然后可在加工中在正面形成電結(jié)構(gòu)，優(yōu)選CMOS電路，所述CMOS 電路結(jié)構(gòu)表示一個或更多個傳感器和/或電可控制元件(3)。在正面上的結(jié)構(gòu)完成之后，隨后在半導(dǎo)體襯底的后面進行加工。在 這種情況下，從后面減小半導(dǎo)體襯底的厚度，直至凹陷在后面也暴露出 并形成穿過半導(dǎo)體襯底的單獨的電位。這可優(yōu)選通過研磨和/或化學(xué)機 械拋光來實現(xiàn)，但也可單獨或附加地通過蝕刻來實現(xiàn)。半導(dǎo)體襯底然后例如具有至少200 nm,優(yōu)選約250 nm的厚度。以 此方式獲得的開口同樣沒有階梯，以圓錐形地逐漸減小，或其內(nèi)壁至少 實際正交于正面的表面，同樣沒有階梯，具有摻雜的多晶硅填。任選地 利用另外的介電材料填充外開口 (outer opening),在后面的間隙尺寸 可為在正面的間隙尺寸的至少50%。因此，應(yīng)該觀察到至少5nm的在正面的間隙尺寸，優(yōu)選至少8nm, 使得在后面的間隙尺寸可為至少4jim。然后可在后面為厚度由此減小的半導(dǎo)體襯底提供電接觸元件。接觸 元件基本上導(dǎo)電連接至作為導(dǎo)電材料填充在向內(nèi)布置的開口內(nèi)的摻雜的多晶硅，這可例如通過利用對應(yīng)結(jié)構(gòu)化的凸點下金屬化(UBM)來 實現(xiàn)?？尚纬珊?或連接另外的接觸元件并且可避免在后面上的不定的 電位。也可以在后面整個區(qū)域上為后面提供絕緣涂層和可以暴露出接觸 元件?？稍诤竺嫔鲜怪植肯薅ǖ慕佑|元件?？稍陔娊^緣涂層上形成導(dǎo)電 連接。利用以這樣的方式制造的半導(dǎo)體襯底，可以導(dǎo)電連接傳感器并且可 將傳感器測量的各信號傳輸穿過半導(dǎo)體襯底至相應(yīng)的電子硬件或用可 電控制元件通過電子系統(tǒng)傳輸至電子硬件。形成半導(dǎo)體襯底的絕緣體和然后同樣地利用例如摻雜的多晶硅填 充的外開口可連接地電位或接地以避免不定的電位(浮動)。多晶硅可優(yōu)選用磷摻雜，但是也可用硼、砷或鋁摻雜，該多晶硅是 n-型或p-型的。和已知的解決方案不同，可以在工藝鏈(process chain)中全部地 實施所述的生產(chǎn)，在所述工藝鏈中可以實施CMOS工藝，而在所用的 設(shè)備工程(plant engineering)中沒有由不希望物質(zhì)的帶來的任何污染 風(fēng)險。利用根據(jù)本發(fā)明的解決方案沒有削弱、改變或超過CMOS工藝管理 的熱衡算(thermal budget )。電參數(shù)是可重復(fù)的，并且可實現(xiàn)提高的機械強度。另外，通過適當 選擇導(dǎo)電材料例如摻雜多晶硅也可避免或者可至少減少在半導(dǎo)體襯底 中由于熱膨脹差異所導(dǎo)致的機械應(yīng)變。絕緣體和導(dǎo)電連接的開口的幾何構(gòu)造可在大范圍內(nèi)變化，導(dǎo)電連接 的開口的幾何構(gòu)造還適合于形成穿過半導(dǎo)體襯底的導(dǎo)電連接的開口的 數(shù)目和排列。然而，利用在后面形成的接觸元件，至少兩個例如傳感器和/或執(zhí)行 器可彼此導(dǎo)電連接，并且可以根據(jù)需要互連?？梢岳酶鶕?jù)本發(fā)明的半導(dǎo)體襯底實現(xiàn)傳感器元件、傳感器陣列、CMOS圖像傳感器陣列、顯示器、具有電有源元件(electrically active elements)的陣列、以及它們的組合，其中這些傳感器元件、傳感器陣 列、CMOS圖像傳感器陣列、顯示器、具有電有源元件的陣列從正面也 可實現(xiàn)(例如視覺上)。可利用正面的整個區(qū)域。將通過下面的實施例的方法更詳細地解釋本發(fā)明。


圖1為具有盲孔形式的凹陷的硅半導(dǎo)體襯底的截面示意圖；圖2為具有用于半導(dǎo)體襯底的絕緣體和導(dǎo)電連接的硅半導(dǎo)體襯底的 截面示意圖；圖3為具有凹陷的硅半導(dǎo)體襯底的微觀截面圖，該凹陷從正面蝕刻 到硅半導(dǎo)體襯底中并且填充有摻雜的多晶硅；圖4為具有在硅半導(dǎo)體襯底中蝕刻的總共三個凹陷的硅半導(dǎo)體襯底 的斜視圖；圖5為其中蝕刻有三個凹陷的硅半導(dǎo)體襯底的視圖；和圖6為絕緣體和形成穿過硅半導(dǎo)體襯底的導(dǎo)電連接的開口的幾何設(shè) 計的例子。
具體實施方式
圖1以示意的方式顯示了具有凹陷的硅半導(dǎo)體1,所述凹陷以盲孔 形式在硅半導(dǎo)體l內(nèi)形成并且隨后在硅半導(dǎo)體襯底l減薄之后形成開口 2和3,下面將更精確地描述。圖2以示意的方式顯示了通過硅半導(dǎo)體襯底1和絕緣體2形成導(dǎo)電 連接的例子。在這方面，利用相應(yīng)形成的掩模通過等離子體蝕刻工藝從 半導(dǎo)體襯底1的正面形成具有至少200 jim深度的凹陷。凹陷形成之后， 通過熱氧化工藝首先在正面以及在凹陷內(nèi)壁形成氧化硅層，接著利用摻 雜的多晶硅完全填充所述凹陷。隨后，在上端面暴露出存在于向內(nèi)布置的凹陷中的摻雜的多晶硅， 使得可建立與所述摻雜多晶硅的導(dǎo)電連接。這通過在上端面的白點來表示。然后，可在正面進一步加工以此方式制造的半導(dǎo)體村底1，并且例如可形成CMOS電路(未顯示)。隨后，可加工半導(dǎo)體襯底l的后面。在這種情況下，可通過化學(xué)和 機械拋光和/或研磨降低半導(dǎo)體襯底1的總厚度，直至暴露出凹陷的下 端面，之后它們形成通過半導(dǎo)體襯底l的開口 2和3。然后，在此處制作成外閉環(huán)結(jié)構(gòu)的開口 2表示絕緣體，在開口2的 內(nèi)部形成的同樣為環(huán)狀的開口 3表示導(dǎo)電連接。通過在外開口 2的外側(cè) 內(nèi)壁處的氧化物層單獨實現(xiàn)絕緣效果。然后通過在半導(dǎo)體襯底1的后面的金屬化形成電接觸元件4，該電 接觸元件4與存在于向內(nèi)布置的開口 3內(nèi)的摻雜多晶硅的下端面直接導(dǎo) 通，并且與半導(dǎo)體襯底1的內(nèi)部分區(qū)域(inner part region)接觸，如 此處所示。圖3顯示通過蝕刻到半導(dǎo)體襯底1中并且蝕刻深度為250 nm而形 成的凹陷，實質(zhì)上在硅半導(dǎo)體襯底1內(nèi)，并且該凹陷已經(jīng)利用摻雜的多 晶硅完全填充。在這種情況下，顯然所述凹陷在半導(dǎo)體襯底中形成"盲孔，，，并從 半導(dǎo)體襯底1的正面開始連續(xù)地圓錐形地逐漸變細。在圖4中顯示了另一個例子的斜視圖。在這種情況下，形成了通過半導(dǎo)體襯底l的用于開口 2和3的總共 三個凹陷。然后外凹陷在完成的半導(dǎo)體襯底l處形成完全包圍內(nèi)部區(qū)域的絕緣 體，并且可以利用內(nèi)部形成的兩個開口 3建立從半導(dǎo)體襯底的正面到后 面的導(dǎo)電連接，而通過填充開口 3的摻雜的多晶硅來基本確保電流流動。圖5顯示了在凹陷填充和平坦化后半導(dǎo)體襯底表面1的局部視圖。圖6中顯示在半導(dǎo)體村底1處的開口 2和3的幾何構(gòu)造的可能的例子。在這種情況下，各個外開口 2形成自身閉合并且完全包圍內(nèi)部區(qū)域 的結(jié)構(gòu)，使得內(nèi)部區(qū)域相對于半導(dǎo)體襯底1的外部區(qū)域電絕緣。因此，布置在內(nèi)部的開口 3可以根據(jù)需要最大程度地滿足對幾何形 狀的要求，例如可以是同心閉合、阿基米德螺旋、折疊或蜿蜒狀。也可 自由選擇向內(nèi)布置的開口 3的數(shù)目。
權(quán)利要求
1.一種半導(dǎo)體襯底，其中導(dǎo)電連接從所述半導(dǎo)體襯底的正面穿過所述半導(dǎo)體襯底到達其后面；和絕緣體從外部完全包圍所述導(dǎo)電連接；其中所述絕緣體形成有開口，所述開口穿過所述半導(dǎo)體襯底并填充有材料，其中所述開口的內(nèi)壁具有介電涂層和/或利用電絕緣或?qū)щ姴牧咸畛渌鲩_口；所述導(dǎo)電連接形成有至少一個另外的開口，所述至少一個另外的開口布置在所述絕緣體以內(nèi)、穿過所述半導(dǎo)體襯底并且填充有導(dǎo)電材料，其特征在于從所述半導(dǎo)體襯底(1)的所述正面直至所述后面，所述開口(2，3)具有無階梯內(nèi)壁，所述內(nèi)壁正交對準所述正面或在朝向所述后面的方向上連續(xù)地逐漸變細。
2. 根據(jù)權(quán)利要求l所述的半導(dǎo)體襯底，其特征在于形成所述導(dǎo)電連接的所述開口 (3)填充有導(dǎo)電材料，并在其上端面處導(dǎo)電連接至傳感器 元件和在其后面端面處導(dǎo)電連接至接觸元件(4)。
3. 根據(jù)權(quán)利要求1或2所述的半導(dǎo)體襯底，其特征在于所述半導(dǎo)體襯 底(1)的正面具有電絕緣涂層，至少一個導(dǎo)電連接穿過所述涂層達到 所述開口 (3)的上端面、所述導(dǎo)電材料。
4. 根據(jù)前述權(quán)利要求中一項所述的半導(dǎo)體襯底，其特征在于形成所述 絕緣體的所述開口 (2)填充有導(dǎo)電材料并連接至地電位或接地。
5. 根據(jù)前述權(quán)利要求中一項所述的半導(dǎo)體襯底，其特征在于所述襯底 (1)具有至少200 nm的厚度和所述開口 (2， 3)從所述正面導(dǎo)達到所述后面。
6. 根據(jù)前述權(quán)利要求中一項所述的半導(dǎo)體襯底，其特征在于在所述襯 底(1)的后面處的所述開口 (2， 3)的間隙尺寸為在所述襯底(1)的 正面處的間隙尺寸的至少50%。
7. 根據(jù)權(quán)利要求6所迷的半導(dǎo)體襯底，其特征在于在所述正面處的間 隙尺寸為至少5 nm。
8. 根據(jù)前述權(quán)利要求中一項所述的半導(dǎo)體襯底，其特征在于CMOS電 路結(jié)構(gòu)在所述正面處形成并通過所述半導(dǎo)體襯底(1)與至少一個導(dǎo)電 連接接觸。
9. 根據(jù)前述權(quán)利要求中一項所述的半導(dǎo)體襯底，其特征在于所述導(dǎo)電 連接通過所述半導(dǎo)體襯底(1)在其正面接觸電可控制元件或接觸元件。
10. 根據(jù)前述權(quán)利要求中一項所述的半導(dǎo)體襯底，其特征在于硅是所述 襯底材料和摻雜的多晶硅是所述導(dǎo)電材料。
11. 根據(jù)前述權(quán)利要求中一項所述的半導(dǎo)體襯底，其特征在于由穿過所 述半導(dǎo)體襯底(i)的多個導(dǎo)電連接形成具有電可控制元件和/或傳感器元件的陣列。
12. 根據(jù)前述權(quán)利要求中一項所述的半導(dǎo)體襯底，其特征在于所述半導(dǎo) 體襯底形成為傳感器元件、傳感器陣列、CMOS圖像傳感器陣列、顯示 器和/或電有源元件陣列。
13. —種制造半導(dǎo)體襯底的方法，其中導(dǎo)電連接從所述半導(dǎo)體襯底(1) 的正面穿過所述半導(dǎo)體襯底(1)直至其后面；其中從所述半導(dǎo)體襯底(1)的正面，通過具有可預(yù)設(shè)的最小深度 的蝕刻過程來在所述半導(dǎo)體襯底(1)內(nèi)形成具有無階梯的內(nèi)壁的至少 兩個凹陷，使得至少一個內(nèi)凹陷被外凹陷全部包圍；然后利用介電材料填充的所述外凹陷，和/或在整個區(qū)域上為所述外凹 陷的內(nèi)壁提供電絕緣涂層并利用材料填充所述外凹陷；和所述內(nèi)凹陷填充有導(dǎo)電材料，或在整個區(qū)域上提供有電絕緣涂層并 用導(dǎo)電材料填充；隨后，從所述半導(dǎo)體襯底(1)的后面開始，減小其厚度直至暴露 出所述填充的凹陷的后面端面，和所述外凹陷形成作為穿過所述半導(dǎo)體 襯底(1)的已填充開口 (2)的絕緣體，并且所述內(nèi)凹陷形成作為已填 充的開口 (3)的導(dǎo)電連接。
14. 根據(jù)權(quán)利要求10所述的方法，其特征在于接觸元件(4)以導(dǎo)電形 式接觸在所述半導(dǎo)體襯底(1)的后面的向內(nèi)布置的開口 (3)中的所述 暴露的導(dǎo)電材料。
15. 根據(jù)權(quán)利要求10或11所述的方法，其特征在于通過研磨、化學(xué)機械拋光和/或蝕刻過程實施所述半導(dǎo)體襯底(1)的厚度的減小。
16. 根據(jù)前述權(quán)利要求10到12中一項所述的方法，其特征在于所述外 凹陷也填充有所述導(dǎo)電材料。
17. 根據(jù)前述權(quán)利要求10到13中一項所述的方法，其特征在于通過氧 化作為所述襯底材料的硅形成所述電絕緣涂層。
18. 根據(jù)前述權(quán)利要求10到14中一項所述的方法，其特征在于在所述 半導(dǎo)體襯底(1)的厚度減小之前，所述導(dǎo)電材料在所述正面的所述內(nèi) 凹陷中至少局部暴露出并且連接至導(dǎo)電層或接觸元件。
19. 根據(jù)前述權(quán)利要求10到15中一項所述的方法，其特征在于在形成 穿過所述半導(dǎo)體襯底的所述導(dǎo)電連接之后，在所述正面上形成CMOS 電路結(jié)構(gòu)。
20. 根據(jù)前述權(quán)利要求10到16中一項所述的方法，其特征在于多個傳 感器元件在所述半導(dǎo)體襯底(1)的正面導(dǎo)電連接并且建立傳感器陣列 元件。
21. 根據(jù)前述權(quán)利要求10到17中一項所述的方法，其特征在于多個電 可控制元件在所述半導(dǎo)體襯底(1)的正面上電連接并且建立設(shè)置有電 可控制元件的陣列。
全文摘要
本發(fā)明涉及半導(dǎo)體襯底以及制造這些半導(dǎo)體襯底的方法。本發(fā)明的目的是提供可以經(jīng)濟地制造的半導(dǎo)體襯底，利用該半導(dǎo)體襯底可獲得高的排列密度以及良好的導(dǎo)電性和閉合表面。根據(jù)本發(fā)明，提供從襯底正面并完全穿過所述襯底至其后面的導(dǎo)電連接。從外部完全包圍所述導(dǎo)電連接。形成具有填充有材料的開口的絕緣體。為內(nèi)壁提供介電涂層和/或?qū)щ娀蚪^緣材料。所述導(dǎo)電連接形成有另一開口，該開口填充有導(dǎo)電材料并布置在絕緣體內(nèi)。形成具有沒有起伏的內(nèi)壁的開口，所述開口垂直于所述正面或朝向所述后面連續(xù)逐漸變細。
文檔編號H01L21/768GK101238571SQ200680028727
公開日2008年8月6日 申請日期2006年8月10日 優(yōu)先權(quán)日2005年8月11日
發(fā)明者亞歷山大·沃爾特, 克里斯蒂安·德拉貝, 安德烈亞斯·貝格曼, 拉爾夫·多沙伊德, 格雷翁·沃格特邁爾, 羅格·斯特德曼 申請人:皇家飛利浦電子股份有限公司