專利名稱：不觸及金屬層的接觸熔斷器的制作方法
技術(shù)領(lǐng)域：
本發(fā)明 一般涉及用于集成電路的熔斷器。
背景技術(shù)：
0001熔斷器與增加的頻率相結(jié)合以提高制造生產(chǎn)量或設(shè)計專用集成電路。熔斷器被選擇性地燒斷，或者進行編程，以允許多余部件替代電路中的損壞部件，或者改裝集成電路以完成特殊操作。為了對用于特殊任務(wù)的集成電路進行編程，嵌入電路中的熔斷器，根據(jù)預定義的設(shè)計，或者保持完好無缺以維持電路導通，或者熔斷造成斷路。
0002目前大量熔斷器被用于實現(xiàn)日益增加的復雜集成電路編程。 一種特殊設(shè)計的實現(xiàn)可能要求燒斷集成電路管芯上成千的熔斷器。為了獲取大量的適合于編程的器件，熔斷器必須以非常高的量被燒斷(例如99.99% )。在用以制造帶有逐漸變小且更快的晶體管部件的集成電路的材料和工藝方面的日益細化對熔斷器設(shè)計提出了不斷的新挑戰(zhàn)。
0003例如，熔斷器典型地由用于制造晶體管或其它有源或無源器件元件的同一些材料構(gòu)成。改變多晶硅或金屬硅化物的類型或者其厚度、用于晶體管構(gòu)造的其它參數(shù)的摻雜變化并因此改變?nèi)蹟嗥髌骷臉?gòu)造，可以顯著地降低大量燒斷熔斷器的能力。在有些情況下，高燒斷量(highblow yield)可以通過改變施加在熔斷器上的功率數(shù)量或時間得到恢復。在其它情況下，必須設(shè)計不同熔斷器的結(jié)構(gòu)。這兩種措施都增加制造成本并延誤集成電路生產(chǎn)。0004因此，本領(lǐng)域所需要的是半導體器件熔斷器，其能夠獨立于晶體管制造材
料和工藝所作的改變而可靠地編程。

發(fā)明內(nèi)容
0005為了解決現(xiàn)有技術(shù)以上討論的缺陷，本發(fā)明在一個實施例中提供了半導體
熔斷器器件。熔斷器器件包括將金屬層電耦合到熔斷器層的第一半導體層。熔斷器層與金
屬層間隔開。熔斷器器件也包括與熔斷器層形成燒斷接合界面的第二半導體層。燒斷接合
界面被配置成當預定義功率通過第二半導體層傳輸?shù)饺蹟嗥鲗訒r形成斷路。0006本發(fā)明的另一方面是一種制造半導體熔斷器器件的方法。第一和第二半導
體層形成在襯底上。熔斷器層被沉積在該襯底上方，熔斷器層的一部分在第一半導體層上。
熔斷器層與第二半導體層之間形成上述的燒斷接合界面。金屬層被沉積在第一熔斷器層上
方，其中所述金屬層通過第一半導體層與熔斷器層電耦合，且金屬層與熔斷器層間隔開。0007本發(fā)明另一實施例是集成電路。該集成電路包括上述半導體器件熔斷器和
微電子器件。該半導體器件熔斷器被配置成可編程來與微電子器件互連，并形成操作器件。


0008圖1介紹了根據(jù)本發(fā)明構(gòu)造的示例性半導體器件熔斷器的連通0009圖2介紹了根據(jù)本發(fā)明構(gòu)造的另一個示例性半導體器件熔斷器的平面0010圖3介紹了圖2所示的示例性半導體器件熔斷器的橫截面視0011圖4介紹了圖2所示的示例性半導體器件熔斷器的另一橫截面視0012圖5-10示出根據(jù)本發(fā)明的原則，制造一個示例性半導體器件的示例性方法中所選步驟的橫截面視圖和平面圖；0013圖11介紹了根據(jù)本發(fā)明構(gòu)造的又一示例性半導體器件熔斷器的平面0014圖12介紹了圖11所示的示例性半導體器件熔斷器的橫截面視圖；以及
0015圖13介紹了本發(fā)明的一個集成電路的橫截面視圖。
具體實施例方式0016作為本發(fā)明的部分，可以發(fā)現(xiàn)結(jié)合金屬接觸到熔斷器器件會產(chǎn)生能夠高度可靠地被燒斷的熔斷器。再則，假如金屬接觸的結(jié)構(gòu)保持基本不變，這種熔斷器對于晶體管制造工藝的變化具有魯棒性(robust)。然而，存在一個顧慮是燒斷直接連到金屬層的金屬接觸會損害金屬層，導致負面影響。0017例如，燒斷直接耦合到線性阻擋型(barrier-lined)金屬層的金屬接觸可能毀壞金屬層的鉭阻擋層。被毀壞的阻擋層可以允許金屬層中自由銅擴散到硅襯底或包含硅的金屬內(nèi)或?qū)娱g電介質(zhì)中，結(jié)果降低了集成電路有源器件的長期可靠性。本發(fā)明通過提供一種能調(diào)節(jié)金屬接觸的可靠燒斷屬性的半導體器件熔斷器來消除這些問題或顧慮，同時減少燒斷熔斷器可能損害金屬層的風險。0018本發(fā)明的一個實施例是半導體器件熔斷器。圖1介紹了根據(jù)本發(fā)明構(gòu)造的，示例性半導體器件熔斷器100的連通圖。半導體器件熔斷器100包括金屬層105和第一半導體層110。第一半導體層110電耦合金屬層105到熔斷器層115。熔斷器層115與金屬層105間隔開。 一旦熔斷器IOO燒斷，分離開金屬層105和熔斷器層115從而降低了毀壞金屬層115的風險0019半導體器件熔斷器100進一步包括第二半導體層120，其與熔斷器層115形
成燒斷接合界面125。燒斷接合界面125被配置成當預定義的功率通過第二半導體層120傳輸?shù)饺蹟嗥鲗?15時形成斷路。本領(lǐng)域一個普通技術(shù)人員都將熟悉如何選擇合適的功率加以傳輸，以便燒斷接合界面125的能量密度超量，隨之發(fā)生熔斷或者蒸發(fā)。
0020在某些情況下，金屬層105優(yōu)選地包括被鉭阻擋層包圍的銅層。本領(lǐng)域一個普通技術(shù)人員會熟悉其它適合于金屬層105的材料。例如，金屬層105可替換地包括被鉭-鎢或鉭-鎳阻擋層包圍的鋁層。金屬層105的其它實施例可以包含金或鉑。
0021有利的是第一半導體層IIO位于金屬層105和熔斷器層115之間以便施加功率于熔斷器層115不會導致金屬層105過熱。在本發(fā)明的上下文中，過熱被定義為溫度增加量足以改變金屬層105的結(jié)構(gòu)。熔斷金屬層105的阻擋層是一個過熱怎樣能夠改變金屬層105的結(jié)構(gòu)的示例。第一和第二半導體層110和120可以由相同或不同半導體材料構(gòu)成。適合于半導體層110和120的材料示例包含摻雜的硅或多晶硅；其它合適材料對本領(lǐng)域的那些普通技術(shù)人員會非常明顯。優(yōu)選地，第一和第二半導體層110和120彼此電絕緣，例如通過彼此隔離而實現(xiàn)電絕緣。0022熔斷層115的優(yōu)選實施例包含鴇。然而，熔斷器115也能包含鴇合金，或在集成電路中常規(guī)用于形成常規(guī)金屬接觸的其它金屬。燒斷接合界面125指的是熔斷器層115接觸第二半導體層120的位置。合適的功率通過第二半導體層120傳輸?shù)饺蹟嗥鲗?115，以熔斷或蒸發(fā)在界面125處的部分第二半導體層120或熔斷器層115，從而導致熔斷器 層115和第二半導體層120之間形成斷路。0023為了有助于確保斷路形成在燒斷接合界面125處，希望的是，將熔斷器100 不同部件的全部界面的電阻值配置成低于燒斷接合界面125的電阻值。在一些優(yōu)選的實施 例中，通過使得這些界面面積比燒斷接合界面125的面積更大從而獲得較低電阻值。例如， 優(yōu)選的是燒斷接合界面125的面積小于第一半導體層IIO和熔斷器層115之間的界面130 的面積。更優(yōu)選地，燒斷接合界面125的面積至少是界面130的面積的約1/5。優(yōu)選地，第 一半導體層IIO和金屬層105之間以及第二半導體層120和附加金屬層140之間有金屬接 觸135。為了降低它們的電阻值，希望的是，第一和第二半導體層110和120與金屬接觸135 之間的界面145的面積大于燒斷接合界面125的面積，而且優(yōu)選地至少大于約5倍。在金 屬接觸135和金屬層105及140之間的界面150上應(yīng)用類似的相關(guān)面積的考慮。
0024本發(fā)明的半導體器件熔斷器中一些優(yōu)選實施例進一步包含多余特征，例如 附加金屬層，以及金屬層和半導體層之間的金屬接觸等。這些和其它有利特征在圖2-4中 示出。圖2示出另一個示例性半導體器件熔斷器200的平面圖，而圖3和圖4示出器件熔 斷器200沿圖2中表述的線3-3和4-4的相應(yīng)的橫截面視圖。與圖1中所用相同的參照數(shù) 字用于描述圖2-4中示出的器件熔斷器200的類似結(jié)構(gòu)。0025在如圖2-4示出的一些案例中，至少一個金屬接觸135位于金屬層105和 第一半導體層110之間。在這些實施例中，金屬層105與熔斷器層115的電耦合是通過位 于金屬層105和第一半導體層110之間的一個或多個金屬接觸。通過將金屬層105與第一 半導體層IIO分開，金屬接觸135有益地減少金屬層105的金屬原子污染第一半導體層105 的可能性。金屬接觸135也有益地進一步將熔斷器層115與金屬層105分離開。
0026如圖3所示，為了有助于確保斷路形成在燒斷接合界面125處，希望的是， 要減少與燒斷接觸界面125相比金屬接觸135和金屬層105之間的界面210的電阻。類似 的結(jié)構(gòu)可以用于減少與燒斷接合界面125相比金屬接觸135和第一半導體層IIO之間的界 面212的電阻。在一些優(yōu)選實施例中，例如，燒斷接合界面125的面積小于或優(yōu)選地是至少 約5倍小的金屬接觸135和金屬層105之間界面210的面積或者金屬接觸135和第一半導 體層110之間的界面212的面積。在如圖2-4示出的一些優(yōu)選實施例中，多個金屬接觸135 用于進一步增加與燒斷接合界面125相比這些界面210和212的總面積。例如，在一些案 例中，通過多個金屬接觸135形成的界面210和212的總面積比燒斷接合界面125的面積 大10到20倍。0027正如圖2和圖3進一步示出的，半導體器件熔斷器100可以包括電耦合第 二金屬層220和熔斷器115的另一半導體層215。耦合如另一半導體層215和第二金屬層 220的多余特征到熔斷器層115進一步有益地減少了與燒斷接合界面125的電阻相比熔斷 器100的界面130、210和212的電阻值。鑒于上面討論的原因，使用金屬接觸135促進半 導體層215和第二金屬層220之間的電耦合是有優(yōu)勢的。優(yōu)選地另一半導體層215和第二 金屬層220由基本相同的金屬構(gòu)成，并且被配置成類似于金屬層105和第一半導體層110。 當然，若是需要的話，可以使用不同材料和結(jié)構(gòu)。在圖2-4所描述的實施例中，金屬層105 和第二金屬層220接地。
0028如圖2和4所示，第二半導體層120可以與附加金屬層140相連。在一些 案例下，金屬層105和附加金屬層140被配置成與集成電路上有源或無源器件元件互連。此 外有利的是使用金屬接觸135可促進第二半導體層120和附加金屬層140之間的電耦合。 在一些優(yōu)選實施例中，金屬層140耦合到電源(圖2)上，該電源被配置成通過第二半導體 層120傳送或不傳送預定義功率給熔斷器層115。0029類似于以上討論，為了確保斷路形成在燒斷接合界面125處，希望的是最 小化金屬層140和第二半導體層120之間以及位于其間的任何金屬接觸135的電阻值。例 如，在熔斷器器件100的一些優(yōu)選實施例中，燒斷接合界面125的面積小于金屬接觸135和 附加金屬層140以及第二半導體層120之間的界面230和232(或者當多個接觸135被使 用時，界面230和232的總面積)的面積。0030為了增加這些界面230和232的面積，對熔斷器器件100有利的是包含諸 如附加金屬層140和匹配的附加金屬層235的多余特征，所述附加金屬層140和匹配的附 加金屬層235各自耦合到第二半導體層120和匹配的半導體層240。在一些優(yōu)選實施例中， 附加金屬層235耦合到電源245，該電源245被配置成通過匹配的半導體層240傳輸或不傳 輸預定義的功率給熔斷器層115 (圖2)。在另一些優(yōu)選實施例中，電源245和耦合到第二半 導體層120的電源227相同。在另一些優(yōu)選實施例中，第二半導體層120和匹配的半導體 層240直接彼此相連并因此形成一個相連半導體層250。0031如圖2-4進一步示出，金屬層105和第一半導體層IIO對，以及另一半導 體層215和第二金屬層220對，以及它們相應(yīng)的接觸135，能夠?qū)ΨQ地配置成圍繞熔斷器層 115。第二半導體層120和附加金屬層140對，匹配的附加金屬層235和半導體層240對， 以及它們相應(yīng)的接觸135，也能夠?qū)ΨQ地配置成圍繞熔斷器115。0032這些對稱配置有益地減少了熔斷器構(gòu)造期間燒斷接合界面的面積會由半 導體層110、120、215、240和熔斷器層115之間的微小未對準而改變的可能性。在燒斷接合 界面125的面積中的器件對器件(device-to-device)變化是不希望的，因為其可能改變所 要求形成斷路的功率量，并且因而減少當編程集成電路時燒斷多個器件熔斷器100的量。
0033在一些優(yōu)選實施例中，例如圖2所示，也可以希望相連半導體層250的中心 部分255比外圍部分260和262更窄。中心部分255相當于距離熔斷器層115最近的相連 半導體層250的區(qū)域。在一些案例中，中心部分255的長度265是約2倍長的燒斷接合界 面125長度270。這些配置容忍半導體層120和140或者相連半導體層250相對熔斷器層 115的位置變化。0034例如，考慮一種方案，其中熔斷器器件200以下述方式形成，熔斷器層115 并不準確地在相連半導體層250的中心。只要熔斷器層115仍然與窄的部分250重疊，燒 斷接合界面125的面積將不受未對準的影響。0035此外，如圖3所示，希望的是，熔斷器層115基本長于第一半導體層110和 其它半導體層215之間的間隔275。在一些案例中，熔斷器層的長度280比間隔275至少長 大約50%，且更優(yōu)選地長100%。這些配置可容忍半導體層110和215相對熔斷器層115 的位置變化。例如，會產(chǎn)生熔斷器層115并不準確地在半導體層110和215上方的中心處 的情況。假設(shè)熔斷器層115仍然與半導體層110和215重疊，相對于燒斷接合界面125面 積，有熔斷器層的界面130的全部面積將不受未對準的影響。
0036本發(fā)明的另一方面是制造半導體熔斷器器件的方法。以上討論的半導體熔 斷器器件中任何一個都能由該方法制造。圖5-10示出根據(jù)本發(fā)明的原則，圖2-4示出的制 造半導體熔斷器件200的示例性方法中，選擇步驟的橫截面圖。圖1-4所用的同樣的參照 數(shù)字也應(yīng)用于描述圖5-10所示器件熔斷器200的類似結(jié)構(gòu)。0037首先轉(zhuǎn)向圖5，示出的是相應(yīng)于圖2中的視圖線3_3的橫截面視圖，其中是 襯底525上形成半導體層110、 120和215之后部分構(gòu)造的熔斷器器件200。圖6示出相應(yīng) 于圖2的視圖線4-4的類似橫斷面視圖。0038襯底525可以包括任何常規(guī)的用于半導體器件制造的半導體襯底材料。例 如，在某些優(yōu)選實施例中，襯底525是硅晶片，例如單晶硅。在其它示例中，襯底525可以包 括不同層，例如電或熱地使熔斷器器件200絕緣于集成電路(未顯示)的其它元件的絕緣層。0039圖5，在某些優(yōu)選實施例中，半導體層110、120、215由在襯底525上面沉 積著如多晶硅這樣的半導體材料的覆蓋物(blanket)形成，并圖案化半導體材料以形成層 110、120和215。優(yōu)選地，半導體層110、120和215彼此分離。本領(lǐng)域一名普通技術(shù)人員會 熟悉可能使用的常規(guī)沉積和圖案化技術(shù)，諸如低壓化學氣相沉積(LPCVD)和光刻法。同樣 的工序能夠用于形成第二半導體層120和匹配的半導體硅層240，或者相連層250，如圖6 所描述的。0040如圖5-6進一步所示，在一些優(yōu)選實施例中，諸如氧化硅的絕緣層530，使 用如原硅酸四乙酯(tetraethyl orthosilicate-TEOS)的CVD沉積物的常規(guī)工序，被沉積 在半導體層110、120、215、240和250上。0041繼續(xù)參考圖5-6，圖7表示相應(yīng)于圖2中視圖線3_3的橫截面圖，其中是沉 積熔斷器層115在襯底525上之后的半導體熔斷器器件200。圖8顯示出相應(yīng)于圖2中視 圖線4-4的類似的橫截面視圖。0042如圖7示出的，熔斷器層115的一部分705形成在第一半導體層110和另 一半導體層215上，熔斷器層115與第二半導體層120形成燒斷接合界面125。本領(lǐng)域一個 普通技術(shù)人員會熟悉形成熔斷器層115的不同技術(shù)。例如在一些案例中，射頻等離子體蝕 刻用于形成絕緣層530中的孔720?？?20通過CVD或者物理氣相沉積(PVD)使用鎢或其 它材料填充以形成熔斷器層115。0043正如上面討論的，燒斷接合界面125被配置成當預定義功率通過第二半導 體層120被傳輸?shù)饺蹟嗥鲗?15時形成斷路。也如以上討論的，為了確保斷路形成在燒斷 接合界面125處，優(yōu)選的是使燒斷接合界面125的面積小于在第一或其它半導體層110、215 上熔斷器層115的一部分705的面積。0044如圖7進一步示出，在一些優(yōu)選實施例中， 一個或多個金屬接觸1 35形成 在半導體層110和215上。類似地，如圖8所示，金屬接觸135形成在半導體層120和240 上。有利的是，可使用與用于形成熔斷器層115相似的工序和材料來形成金屬接觸135。甚 至更優(yōu)選地，金屬接觸135與熔斷器層115同時形成。例如，用于形成孔720的相同等離子 蝕刻步驟也可以形成金屬接觸135的孔740。同樣地，使用諸如鴇的金屬填充孔720的CVD 或PVD步驟，也可以填充孔740以形成金屬接觸135。在一些優(yōu)選實施例中，熔斷器層115 和金屬接觸135的金屬沉積之后，化學機械拋光(Chemical Mechanical Polishing, CMP)被執(zhí)行來平面化絕緣層530并移除孔720和740外部的任何金屬。熔斷器層115和金屬接 觸135因此電絕緣。如圖7-8進一步示出，第二絕緣層750，例如氧化硅層，可以被沉積在熔 斷器層115和金屬接觸135上。0045現(xiàn)在轉(zhuǎn)向圖9，同時參照圖5_8，介紹的是沉積金屬層105在半導體層110 上后的示例性半導體熔斷器器件200。任何常規(guī)工序都能用于沉積金屬層105。在一些優(yōu) 選實施例中，通過干蝕刻形成金屬層105來形成在第二絕緣層750內(nèi)的孔910。然后，PVD 或者其它常規(guī)工序可以被執(zhí)行來相似地在孔910中沉積例如鉭的阻擋層920，并在阻擋層 920上沉積例如銅的金屬種子層930。優(yōu)選地，第二金屬層940，例如銅，通過例如電化學沉 積或無電化學沉積等濕法處理被沉積在金屬種子層930上。圖9也描述了熔斷器200在平 面化之后，使用諸如CMP的常規(guī)工序，移除阻擋層920、金屬種子層930和額外金屬層940位 于孔910外部的部分。0046金屬層105通過第一半導體層110電耦合熔斷器層115，金屬層105與熔
斷器層115隔開。在圖9所示的一些優(yōu)選實施例中，金屬層被沉積在金屬接觸135上。金 屬接觸135利于金屬層105和熔斷器115之間的電耦合和斷開。0047如圖9進一步示出，類似的程序可以被應(yīng)用于沉積第二金屬層220在第二 半導體層120上，從而第二金屬層120電耦合熔斷器層115。優(yōu)選地，第二金屬層220被沉 積在金屬接觸135上以利于第二金屬層220和熔斷器層115之間的電耦合和斷開。類似的 工序可隨之發(fā)生來沉積金屬層140和235在半導體層120和240上方，且優(yōu)選地在接觸135 上，如圖IO所示。0048現(xiàn)在轉(zhuǎn)向圖ll，示出的是半導體熔斷器器件IIOO可替換實施例的平面圖。 圖12示出相應(yīng)于圖11中視圖線3-3的橫截面圖。0049轉(zhuǎn)向圖12，第一和第二半導體層1210和1220位于襯底1225上方，第一和 第二半導體層1210和1220在絕緣層1230內(nèi)。 一個或多個金屬接觸1235形成在第一和第 二半導體層1210和1220上。熔斷器層1250的一部分1240在第一半導體層1210上，且熔 斷器層1250與第二半導體層1220形成燒斷接合界面1255。燒斷接合界面1255被配置成 當預定義功率通過第二半導體層1220傳輸?shù)饺蹟嗥鲗?250時形成斷路。為了有助于確保 斷路形成在燒斷接合界面1255處，優(yōu)選地是使燒斷接合界面1255的面積小于在第一半導 體層1210上的熔斷器層1250的一部分1240的面積。0050如圖12進一步描述，金屬層1260在第一半導體層1210上方且在第二絕緣 層1255內(nèi)。金屬層1260通過第一半導體層1210電耦合熔斷器層1250，且金屬層1260與 熔斷器層1250分離。金屬層1260在一個或多個金屬接觸1235上。金屬接觸1235利于金 屬層1260和熔斷器層1250之間的電耦合和斷開。0051如圖12進一步示出，第二金屬層1270在第二半導體層1220上方。第二金 屬層1250電耦合熔斷器層1250。優(yōu)選地第二金屬層750在金屬接觸630上，以促進金屬接 觸750和熔斷器層600之間的電耦合和斷開。0052如圖11示出的，多個金屬接觸1235可以用于耦合金屬層1260和1270到 它們各自底層半導體層1210和1220上。第二絕緣層1265在圖11中未描述以便底層結(jié)構(gòu) 可以更清楚地得以顯示。金屬接觸1235和熔斷器1250的多個不同設(shè)計和外形會被本領(lǐng)域 一名普通技術(shù)人員容易地理解。例如，如圖ll示出的，熔斷器層1250可以是T型，而在其它實施例中，一些或所有金屬接觸1235可以具有四邊形外形。0053本發(fā)明的又一方面是集成電路。圖13介紹了本發(fā)明示例性集成電路的橫 截面視圖。0054集成電路1300包括襯底1302，其上形成微電子器件1305和一個或多個半 導體器件熔斷器1310。如圖13示出，微電子器件1305的一些實施例包括一個金屬氧化半導 體(MOS)晶體管。微電子器件1305的其它實施例包括nMOS或pMOS晶體管、CMOS、 biCMOS 器件、雙極晶體管、結(jié)型場效應(yīng)晶體管或者其它類型的有源或無源集成電路元件，以及它們 的組合。0055以上描述的半導體熔斷器器件和其制造方法中任何一個都可以被并入集 成電路1300中多個半導體器件熔斷器1310的結(jié)構(gòu)。每一個器件熔斷器1310包括一個金 屬層1315以及電耦合金屬層1315和熔斷器層1325的第一半導體層1320，其中熔斷器層 1325與金屬層1315分離。0056器件熔斷器1300進一步包括第二半導體層1330，其與熔斷器層1325形成 燒斷接合界面1335。燒斷接合界面1335被配置成當預定義功率通過第二半導體層1330傳 輸?shù)饺蹟嗥鲗?325時形成斷路。為了利于在燒斷接合界面1335形成斷路，優(yōu)選的是燒斷 接合界面1335的面積小于第一半導體層1320和熔斷器層1325之間接合面1337的面積。
0057如圖13進一步示出集成電路1300的優(yōu)選實施例，其進一步包括多個絕緣 層1340、 1342和1344，這些絕緣層被配置成使半導體器件熔斷器1300電或熱地絕緣于集成 電路1300的其它器件，例如微電子器件1305。絕緣層1340、 1342和1344也可以被配置成 與熔斷器器件1310的不同元件電絕緣或隔開。例如，對于圖13所示的實施例，絕緣層1340 被配置成使第一和第二半導體層1320和1330彼此電絕緣。0058如前面討論的，半導體器件熔斷器1300的一些優(yōu)選實施例包括一個第二 金屬層1350，其通過第二半導體層1330電耦合熔斷器層1325。在其它優(yōu)選實施例中，為了 利于電耦合，一個或多個金屬接觸1355位于第一半導體層1320和金屬層1315之間或者第 二半導體層1330和第二金屬層1350之間。當然，繼承電路1300可以進一步包括附加金屬 接觸1360和金屬層1365來與微電子器件1305互連并形成操作器件。
0059每一個半導體器件熔斷器1310被配置成可編程，因此與微電子器件1305 互連形成操作器件，例如可編程只讀存儲器(PROM)。例如，在一些實施例中，金屬層1315和 第二金屬層1350包括集成電路1315中金屬化的第一層的一部分。在這樣的案例中，金屬 層1315和第二金屬層1350被配置成與微電子器件1305互連。當然，如果需要，半導體器 件熔斷器1310也可以位于金屬化的更高層并且和集成電路絕緣。0060在一些示例中，半導體器件熔斷器1300通過使燒斷接合界面1335完好無 缺并因而保持微電子器件1305之間的互連而被編程。在其它示例中，半導體器件熔斷器 1300通過發(fā)送功率脈沖到燒斷接合界面1335來形成斷路并因而中斷微電子器件1305之間 的互連而被編程。0061盡管本發(fā)明被詳細描述，本領(lǐng)域那些普通技術(shù)人員應(yīng)該理解，在不違背最 廣泛形式上本發(fā)明的范圍的情況下，他們可以在本發(fā)明中做不同的改變、替代和變更。
權(quán)利要求
一種包括半導體器件熔斷器的集成電路的制造方法，包括在襯底上方形成第一和第二半導體層；在所述襯底上方沉積熔斷器層，其中所述熔斷器層的一部分在所述第一半導體層上，且所述熔斷器層與所述第二半導體層形成燒斷接合界面；以及在所述第一熔斷器層上方沉積金屬層，其中所述金屬層通過所述第一半導體層電耦合所述熔斷器層，且所述金屬層與所述熔斷器層分離；其中所述燒斷接合界面被配置成當預定義功率通過所述第二半導體層傳輸?shù)剿鋈蹟嗥鲗訒r形成斷路。
2. 根據(jù)權(quán)利要求1所述的方法，其中所述第一和第二半導體層彼此分離。
3. 根據(jù)權(quán)利要求1所述的方法，其中沉積所述熔斷器層包括形成位于所述第一和第二 半導體層上方的絕緣層內(nèi)的孔并且用金屬填充該孔。
4. 根據(jù)權(quán)利要求1所述的方法，進一步包括形成到所述第一半導體層的金屬接觸，且 其中所述金屬層的所述沉積包括在所述金屬接觸上沉積所述金屬層。
5. 根據(jù)權(quán)利要求4所述的方法，其中形成所述金屬接觸包括形成位于所述第一半導體 層上方的絕緣層內(nèi)的孔并且用金屬填充該孔。
6. 根據(jù)權(quán)利要求1所述的方法，其中沉積所述金屬層包括形成位于所述第一半導體層 上方的絕緣層內(nèi)的孔、在所述孔內(nèi)沉積阻擋層以及在所述阻擋層上沉積金屬。
7. —種包括半導體器件熔斷器的集成電路，其包括 金屬層；第一半導體層，該第一半導體層電耦合所述金屬層到熔斷器層，其中所述熔斷器層與所述金屬層隔開；以及第二半導體層，該第二半導體層形成與所述熔斷器層的燒斷接合界面， 其中所述燒斷接合界面被配置成當預定義功率通過所述第二半導體傳輸?shù)剿鋈蹟嗥鲿r形成斷路，以及其中所述半導體器件熔斷器被配置成可編程，并因此與所述微電子器件互連并形成操 作器件。
8. 根據(jù)權(quán)利要求7所述的集成電路，其中所述燒斷接合界面的面積小于所述第一半導 體層和所述熔斷器層之間界面的面積。
9. 根據(jù)權(quán)利要求7所述的集成電路，其中所述第一和第二半導體層彼此電絕緣。
10. 根據(jù)權(quán)利要求7所述的集成電路，進一步包括第二金屬層，該第二金屬層通過所述 第二半導體層電耦合所述熔斷器層。
11. 根據(jù)權(quán)利要求7所述的集成電路，其中所述金屬層和所述第二金屬層被配置成與 所述微電子器件中的兩個互連。
全文摘要
本發(fā)明提出了一種半導體器件熔斷器(100)，其包括金屬層(105)和將金屬層和熔斷器層(115)電耦合起來的第一半導體層(110)，其中所述熔斷器層與所述金屬層隔離開。半導體器件熔斷器進一步包括與熔斷器層形成燒斷接合界面(125)的第二熔斷器層(120)。燒斷接合界面被配置成當預定義功率通過第二半導體層傳輸?shù)饺蹟嗥鲗訒r形成斷路。
文檔編號H01L21/4763GK101785092SQ200680027301
公開日2010年7月21日 申請日期2006年7月31日 優(yōu)先權(quán)日2005年7月29日
發(fā)明者B·謝菲爾德, J·麥克弗森, R·L·皮茨, R·格瑞斯莫 申請人:德克薩斯儀器股份有限公司