專利名稱：具有兼容接口的模板的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及一種接插件，特別涉及一種具有兼容接口的模板，所述兼容性接口能夠兼容各種微處理器、微控制器及數(shù)字信號(hào)處理器產(chǎn)品，使各種微處理器、微控制器及數(shù)字信號(hào)處理器板卡及外圍功能擴(kuò)展子板能夠互相兼容，靈活進(jìn)行配置互換，有利于功能擴(kuò)展、節(jié)約成本、方便升級(jí)和教學(xué)演示及科研開(kāi)發(fā)。
背景技術(shù)：
近年來(lái)，隨著電子技術(shù)的發(fā)展，電子產(chǎn)品越來(lái)越趨于模塊化，以滿足產(chǎn)品的通用性、適用性以及替代性的需要。
每個(gè)模板上設(shè)有實(shí)現(xiàn)該模塊功能的電子器件，如CPU、存儲(chǔ)器等，還設(shè)有該模板輸入和輸出的接口(接插件)，這些接口通常包括數(shù)據(jù)線、地址線、控制線、讀寫信號(hào)、片選信號(hào)、存儲(chǔ)器選通信號(hào)、中斷信號(hào)、復(fù)位信號(hào)、各種電源和地端點(diǎn)，或者以便為模板上的電子器件提供工作環(huán)境和輸入、輸出電信號(hào)。
但是目前的標(biāo)準(zhǔn)模板接口不能滿足產(chǎn)品的通用性、適用性以及替代性的需要，因此這些接口通常是為特定器件設(shè)計(jì)的，不能兼容。

發(fā)明內(nèi)容
本實(shí)用新型的目的是提供一種具有兼容性接口的模板，使各模板之間能互通互用。
本實(shí)用新型的上述目的是這樣實(shí)現(xiàn)的，一種具有兼容性接口的模板，其特征在于在模板上固定有連接外部模板的接插件，該接插件為總線結(jié)構(gòu)接插件。
由于本實(shí)用新型的模板接插件被設(shè)計(jì)為總線結(jié)構(gòu)接插件，從而能夠兼容各種微處理器、微控制器及數(shù)字信號(hào)處理器產(chǎn)品，使各種微處理器、微控制器及數(shù)字信號(hào)處理器板卡及外圍功能擴(kuò)展子板能夠互相兼容，靈活進(jìn)行配置互換。
此外，本實(shí)用新型的總線結(jié)構(gòu)接插件的數(shù)據(jù)線引腳具有2n的備用數(shù)據(jù)線引腳，以適應(yīng)不同能力的處理器，n為大于等于或大于3的整數(shù)，例如，對(duì)于目前8條數(shù)據(jù)線的處理器，本實(shí)用新型的備用數(shù)據(jù)線引腳至少為8個(gè)。
其中，所述的總線結(jié)構(gòu)接插件具有互通的插接槽和插接頭，其中插接槽固定在模板一面，而插接頭固定在模板的另一面。這樣便于模板互連。
其中，所述的總線結(jié)構(gòu)接插件包括擴(kuò)展地址、數(shù)據(jù)總線和控制總線的第一接插件，以及擴(kuò)展外設(shè)信號(hào)的第二接插件。
其中，所述的總線結(jié)構(gòu)接插件還包括擴(kuò)展第一接插件和第二接插件沒(méi)有擴(kuò)展的剩余CPU信號(hào)的第三接插件。
其中，所述的控制總線包括讀寫信號(hào)線和片選信號(hào)線。
其中，剩余CPU信號(hào)包括AD輸入、液晶、串口和擴(kuò)展子板間的通信信號(hào)。
其中，在模板上的不同位置分別設(shè)置第一接插件、第二接插件和第三接插件。
其中，在模板上的不同位置分別設(shè)置第一接插件和第二接插件。
顯然，本實(shí)用新型具有以下技術(shù)效果1)由于模板接插件被設(shè)計(jì)為總線結(jié)構(gòu)接插件，因而能夠兼容各種微處理器、微控制器及數(shù)字信號(hào)處理器產(chǎn)品，使各種微處理器、微控制器及數(shù)字信號(hào)處理器板卡及外圍功能擴(kuò)展子板能夠互相兼容，靈活進(jìn)行配置互換；有利于功能擴(kuò)展、節(jié)約成本、方便升級(jí)和教學(xué)演示及科研開(kāi)發(fā)。
2)由于所述的總線結(jié)構(gòu)接插件具有互通的插接槽和插接頭，便于各個(gè)模板互連，從而有利于降低電子設(shè)備的占用空間。
以下結(jié)合附圖對(duì)本實(shí)用新型進(jìn)行詳細(xì)說(shuō)明。


圖1是本實(shí)用新型的第一兼容接口的模板的立體圖；圖2是圖1的A向的平面圖；圖3是本實(shí)用新型的擴(kuò)展地址、數(shù)據(jù)總線和控制總線的J1接插件的引腳關(guān)系的示意圖；圖4是本實(shí)用新型的擴(kuò)展外設(shè)信號(hào)的J2接插件的引腳關(guān)系的示意圖；圖5是本實(shí)用新型的擴(kuò)展J1、J2沒(méi)有擴(kuò)展的CPU信號(hào)的接插件的引腳關(guān)系的示意圖；圖6是本實(shí)用新型的第二種兼容接口的模板的立體圖；圖7是圖6的B向的平面圖；圖8是本實(shí)用新型的第三種兼容接口的模板的立體圖；圖9是圖8的C向的平面圖。
具體實(shí)施方式
參見(jiàn)圖1所示的本實(shí)用新型的第一兼容接口的模板，在模板4上分別設(shè)置擴(kuò)展地址、數(shù)據(jù)總線和控制總線的接插件43(J1接插件)、擴(kuò)展外設(shè)信號(hào)的接插件44(J2接插件)和擴(kuò)展J1、J2沒(méi)有擴(kuò)展的CPU信號(hào)的接插件45(J3接插件，也可以稱為擴(kuò)展剩余CPU信號(hào)的接插件)。這里最為關(guān)鍵的是，接插件為總線結(jié)構(gòu)接插件。本發(fā)明人認(rèn)識(shí)到，將模板的接插件設(shè)計(jì)為總線結(jié)構(gòu)接插件能夠兼容各種數(shù)字信號(hào)處理產(chǎn)品，使各種數(shù)字信號(hào)處理板卡及外圍功能擴(kuò)展子板能夠互相兼容，靈活進(jìn)行配置互換。
同時(shí)，本實(shí)用新型還將總線結(jié)構(gòu)接插件的數(shù)據(jù)線引腳安排成，具有2n的備用數(shù)據(jù)線引腳，以適應(yīng)不同能力的處理器，其中n為大于等于或大于3的整數(shù)，例如，對(duì)于目前8條數(shù)據(jù)線的處理器，本實(shí)用新型的備用數(shù)據(jù)線引腳至少為8個(gè)，當(dāng)然還可以根據(jù)需要，把備用數(shù)據(jù)線引腳設(shè)置為16或32個(gè)……。
其中，從圖1可以看出，所述的總線結(jié)構(gòu)接插件具有互通的插接槽和插接頭，其中插接槽固定在模板一面，而插接頭固定在模板的另一面。這樣便于模板互連，從而可以降低模板的占用空間。
另外，模板上還設(shè)有圖中未示出以下部件-定位孔4個(gè)；-DSP的JTAG口、CPLD的JTAG口、UART口、擴(kuò)展信號(hào)接口、BNC接頭等信號(hào)輸入輸出接插件放在板的橫向左側(cè)；DSP JTAG口、CPLD JTAG口及擴(kuò)展信號(hào)插件選用雙排彎針，標(biāo)準(zhǔn)IDC封裝；UART接插件選用彎針接口，標(biāo)準(zhǔn)DB9/M封裝。BNC插頭選用彎型接頭，BNC封裝。以上所有接插件伸出PCB板的部分的尺寸為7mm；-撥碼開(kāi)關(guān)，優(yōu)先選用側(cè)撥的直插開(kāi)關(guān)，放在板的橫向右側(cè)，靠近板的邊緣；-電源插口、CAN總線接口可以放在板的縱向兩側(cè)，不能伸出PCB板外；電源插口POW-9封裝，CAN總線插口螺釘固定端子式封裝；-在布線和布局需要的情況下，DSP的JTAG口、CPLD的JTAG口也可以放在板的橫向右側(cè)或縱向的下側(cè)。
圖3示出了本實(shí)用新型的J1接插件，即擴(kuò)展地址、數(shù)據(jù)總線和讀寫、片選信號(hào)的接插件。表1詳細(xì)說(shuō)明了的該J1接插件各引腳的含義。
表1



說(shuō)明1)地址線5X——A0～A19接到26～3對(duì)應(yīng)腳；A20接到28腳、A21接到27腳；30腳、29腳懸空2X——A0～A19接到26～3對(duì)應(yīng)腳；A20接到28腳、A21接到27腳；30腳、29腳懸空6X——A2～A21接到26～3對(duì)應(yīng)腳；BE2接到28腳、BE3接到27腳；BE0接30腳、BE1接29腳ARM——CPU有A0、A1地址線的按5X處理器連接，沒(méi)有A0、A1地址線的按6X處理器連接處理器沒(méi)有的高位地址線懸空。
擴(kuò)展板——沒(méi)用到30腳(BE0)、29腳(BE1)的，29腳、30腳懸空2)數(shù)據(jù)線處理器沒(méi)有的高位數(shù)據(jù)線懸空3)CSO擴(kuò)展給子板的片選信號(hào)，擴(kuò)展CPU沒(méi)有使用的片選地址。
ARM處理器——CSO連接到CPU沒(méi)有使用的片選信號(hào)4)J1擴(kuò)展的信號(hào)如果該CPU沒(méi)有此類信號(hào)(如MSTRB)，則相應(yīng)的引腳不擴(kuò)展，懸空，不能把其他的CPU信號(hào)或擴(kuò)展板信號(hào)擴(kuò)展到該引腳上。
圖4示出了本實(shí)用新型的J2接插件44，即，擴(kuò)展外設(shè)信號(hào)的接插件，表2詳細(xì)說(shuō)明了的該J2接插件各引腳的含義。
表2




說(shuō)明1)ARM CPU有IIS總線的信號(hào)連接到J2以下的對(duì)應(yīng)引腳

2)ARM CPU有SIO總線的信號(hào)連接到J2以下的對(duì)應(yīng)引腳

3)J2擴(kuò)展的信號(hào)如果CPU板已經(jīng)使用，則不能擴(kuò)展；不同種類的CPU板，相同功能的信號(hào)如(McBSP串口)，擴(kuò)展到已經(jīng)定義的功能的引腳上，如果該CPU沒(méi)有此類信號(hào)(如DMA)，則相應(yīng)的引腳不擴(kuò)展，懸空，不能把其他的CPU信號(hào)或擴(kuò)展板信號(hào)擴(kuò)展到該引腳上。
4)75腳是CPU板判斷是否有子板擴(kuò)展的信號(hào)，在子板上接地5)CPU1、CPU2、CPU3、CPU4是用來(lái)指示CPU板種類信號(hào)，規(guī)定如下
“1”代表通過(guò)10K電阻上拉到高電平“0”代表接地

圖5示出了本實(shí)用新型J3接插件，即擴(kuò)展J1、J2沒(méi)有擴(kuò)展的CPU信號(hào)的接插件，如AD輸入、液晶、串口等和擴(kuò)展子板間的通訊信號(hào)。表3詳細(xì)說(shuō)明了的該J3接插件各引腳的含義。
表3




說(shuō)明1、CPU相同種類的擴(kuò)展信號(hào)優(yōu)先擴(kuò)展到J1、J2，J3擴(kuò)展剩余的CPU信號(hào)。CPU的擴(kuò)展信號(hào)●AD輸入信號(hào)輸入給CPU的AD單元●中斷擴(kuò)展到J2后剩余的中斷信號(hào)●定時(shí)器輸出擴(kuò)展到J2后剩余的定時(shí)器輸出信號(hào)●片選擴(kuò)展到J1、J2后剩余的片選信號(hào)●寫字節(jié)使能寫字節(jié)使能信號(hào)●DMADMA控制信號(hào)●IO通用IO信號(hào)●IICIIC總線信號(hào)●UART串口通訊信號(hào)
●LCD液晶控制和數(shù)據(jù)信號(hào)●SYS沒(méi)有指定的CPU信號(hào)，把以上定義中沒(méi)有的CPU信號(hào)擴(kuò)展到SYS引腳上，不同種類的CPU自行定義，但相同種類的CPU板保持一致。
2、擴(kuò)展板之間的信號(hào)擴(kuò)展板之間的通訊信號(hào)USER代表擴(kuò)展板之間的信號(hào)接口，除了CPU板以外的擴(kuò)展板可以在“USER”引腳擴(kuò)展信號(hào)，和其它擴(kuò)展板相連。
●ADn/USERAD輸入信號(hào)●Dan/USERDA輸出信號(hào)●IO/USERIO信號(hào)●USER沒(méi)有定義的擴(kuò)展板信號(hào)，自行定義3 J3擴(kuò)展的信號(hào)如果CPU板已經(jīng)使用，則不能擴(kuò)展；不同種類的CPU板，相同功能的信號(hào)如(UART串口)，擴(kuò)展到已經(jīng)定義的功能的引腳上，如果該CPU沒(méi)有此類信號(hào)(如VLINE)，則相應(yīng)的引腳不擴(kuò)展，懸空，不能把其他的CPU信號(hào)或擴(kuò)展板信號(hào)擴(kuò)展到該引腳上。
圖6示出了本實(shí)用新型的第二種兼容接口的模板2結(jié)構(gòu)，圖7是圖6的B向的平面圖。如圖所示，模板2上設(shè)有接插件21和接插件22，這兩個(gè)接插件是J1、J2接插件。其中，從圖6可以看出，該模板的總線結(jié)構(gòu)接插件也具有互通的插接槽和插接頭，其中插接槽固定在模板一面，而插接頭固定在模板的另一面。這樣便于模板互連，從而可以降低模板的占用空間。
圖8示出了本實(shí)用新型的第三種兼容接口的模板3的立體圖，圖9是圖8的C向的平面圖。如圖所示，模板3上設(shè)有接插件37和接插件36，這兩個(gè)接插件是J1、J2接插件。從圖8可以看出，該模板的總線結(jié)構(gòu)接插件也具有互通的插接槽和插接頭，其中插接槽固定在模板一面，而插接頭固定在模板的另一面。這樣便于模板互連，從而可以降低模板的占用空間。
下面再列舉本實(shí)用新型可以使用的兩種總線(接插件)，其中，一種總線是E-PLAY總線，一種總線是E-LAB總線。
E-PLAY總線1、物理特性在模塊的上下兩側(cè)各布置一排雙排針，雙排針為上孔下針的形式，方便模塊上下搭接。雙排針的間距為2.54mm，上排為60P，下排為70P。右側(cè)為40P。(模塊的外形及規(guī)劃器件的位置、屬性要求見(jiàn)附圖)2、信號(hào)線的種類SPI(8)、IIC(2)、IIS(5)、UART(2)、T/C(2)、EXINT(5)、ANOLOGIN(8)、ANOLOGOUT(2)、VREF(2)、PWM(8)、GIO(16)、D(16)、A(16)、CS(8)、WR(1)、RD(1)、WAIT(1)、RSTOUT(1)、/R/S/T/O/U/T(1)、擴(kuò)展(12)、LCD(28)、觸摸屏(4)、MCBSP(16)及部分保留備用線共約160線。
設(shè)計(jì)要求1.設(shè)計(jì)CPU板時(shí)，當(dāng)CPU具有串口(或全功能串口)、USB、JTAG、CAN等功能或其中某項(xiàng)功能時(shí)，要盡量在模塊的左側(cè)優(yōu)先布置串口DB9(孔，交叉)、NET、JTAG等接口，PORTA的兩側(cè)布置USB和CAN(已經(jīng)過(guò)電平轉(zhuǎn)換和隔離驅(qū)動(dòng))接口。當(dāng)板上沒(méi)有NET功能電路時(shí)，將USB接口移至NET接口的位置。
2.CPU板上要至少有簡(jiǎn)易串口、USB(從)各一路，CPU不具有功能的，要在CPU板上擴(kuò)展。
3.在設(shè)計(jì)CPU板時(shí)，如果CPU沒(méi)有串口、SPI接口或IIC接口，在通用IO夠用時(shí)可用通用IO按以下先后順序模擬一組SPI接口、一組IIC接口和一組簡(jiǎn)易串口。
4.在設(shè)計(jì)CPU板時(shí)，如果CPU沒(méi)有外擴(kuò)存儲(chǔ)器總線接口，在通用IO夠用時(shí)優(yōu)先用通用IO模擬D0-D7、A0-A3、CS0-CS3、/W/R、/R/D。如果通用IO不夠時(shí)，可只模擬D0-D7(D0-D3)、A0-A2、CS0-CS1、/W/R、/R/D。
5.在CPU板上已經(jīng)被占用的信號(hào)線不要再引向PORTA、B、C。
6.設(shè)計(jì)CPU板時(shí)，當(dāng)CPU具有TFT液晶控制器，而沒(méi)有觸摸屏功能時(shí)，要在CPU板上擴(kuò)展觸摸屏功能并與接口相連。
7.無(wú)論CPU板，還是接口板，所有的模擬信號(hào)的范圍為0--+2.5V。
8.所有用到的選擇開(kāi)關(guān)(跳線)優(yōu)先選用跳線，其次為表貼開(kāi)關(guān)。
9.CPU板不要占用擴(kuò)展信號(hào)線(接口EIO0-EIO9，接口板模擬信號(hào)輸出0--1)。
10.接口板上沒(méi)有用到的信號(hào)線要懸空，不要與電源或地相連。
11.數(shù)字地DGND與模擬地AGND在CPU板上電源接口附近通過(guò)0歐電阻與電源接口的GND相連。
12.板上用到的接口(PORT A、B、C和JTAG)引腳焊盤為外徑62mil，孔徑35mil；電源接口的引腳焊盤為外徑160mil，孔徑60mil。
E-PLAY16總線包括PORT A接口，PORT B接口，PORT C接口，以及JIAG接口和電源接口，下面分別定義這些接口
PORTA接口定義


PORTB接口定義


PORT C接口定義

JTAG接口定義

注JTAG接口的電源(VCC)要參考CPU芯片的技術(shù)手冊(cè)和JTAG電纜線的要求。
電源接口定義

E-LAB總線1、物理特性在模塊的上下兩邊各布置一排雙排針，上排針為16P，下排針為24P；雙排針的間距為2.54mm。
2、總線定義Ja Jb包含了16條數(shù)據(jù)總線(D0-D15)，16條地址總線(A0-A15)，12條控制總線(CS0-CS3、LCS0-LCS3、ALE、IOWR、IORD、INT)，4種電源線(VCC、+12V、-12V、GND)。
總線中的雙向數(shù)據(jù)線，在CPU板上要通過(guò)245驅(qū)動(dòng)后再與CPU芯片的數(shù)據(jù)線相連，245要通過(guò)RD及由CS0---CS7譯碼生成總地址控制信號(hào)所控制。在設(shè)計(jì)接口板時(shí)要保證其數(shù)據(jù)線在空閑時(shí)為高阻狀態(tài)，否則必須加接隔離電路。沒(méi)有用到的數(shù)據(jù)線可懸空。
總線中的地址線，CPU板輸出，在CPU板上要通過(guò)244驅(qū)動(dòng)后再與接口引腳相連，接口板上不用時(shí)要懸空。
片選信號(hào)線，CPU板輸出，接口板輸入，低電平有效，設(shè)計(jì)CPU板時(shí)，不用的引腳要懸空。而在設(shè)計(jì)接口板時(shí)，要通過(guò)8選1開(kāi)關(guān)(跳線)來(lái)選擇；在分配地址空間時(shí)，每個(gè)片選信號(hào)的最小地址范圍應(yīng)大于256個(gè)字節(jié)。
外部中斷請(qǐng)求信號(hào)，5V TTL電平，CPU板輸入，接口板輸出，低電平有效，在CPU板上，沒(méi)有用到的中斷線要優(yōu)先使用低編號(hào)的中斷線填充，如果CPU是3V器件，必須通過(guò)244/245隔離。
需要指出的是，以上說(shuō)明是解釋性的而不是限制性的，其目的是便于本領(lǐng)域普通技術(shù)人員理解本實(shí)用新型。因此，可以根據(jù)本實(shí)用新型的原理對(duì)具體內(nèi)容進(jìn)行適應(yīng)性修改，例如上述的J1、J2、J3接插件以及PORTA、B、C的各引腳的定義可以根據(jù)實(shí)際需要改變或重新定義。
權(quán)利要求1.一種具有兼容接口的模板，在模板上固定有用于連接外部模板的接插件，其特征在于所述接插件是總線結(jié)構(gòu)接插件。
2.根據(jù)權(quán)利要求1所述的具有兼容接口的模板，其特征在于，總線結(jié)構(gòu)接插件的數(shù)據(jù)線引腳具有備用數(shù)據(jù)線引腳。
3.根據(jù)權(quán)利要求2所述的具有兼容接口的模板，其特征在于，所述備用數(shù)據(jù)線引腳為2n個(gè)，其中n為大于等于或大于3的整數(shù)。
4.根據(jù)權(quán)利要求1所述的具有兼容接口的模板，其特征在于，所述的總線結(jié)構(gòu)接插件具有互通的插接槽和插接頭，其中插接槽固定在模板一面，而插接頭固定在模板的另一面。
5.根據(jù)權(quán)利要求1所述的具有兼容接口的模板，其特征在于，所述的總線結(jié)構(gòu)接插件包括擴(kuò)展地址、數(shù)據(jù)總線和控制總線的第一接插件，以及擴(kuò)展外設(shè)信號(hào)的第二接插件。
6.根據(jù)權(quán)利要求5所述的具有兼容接口的模板，其特征在于，所述的總線結(jié)構(gòu)接插件還包括擴(kuò)展第一接插件和第二接插件沒(méi)有擴(kuò)展的剩余CPU信號(hào)的第三接插件。
7.根據(jù)權(quán)利要求5所述的具有兼容接口的模板，其特征在于，所述的控制總線包括讀寫信號(hào)線和片選信號(hào)線。
8.根據(jù)權(quán)利要求5所述的具有兼容接口的模板，其特征在于，剩余CPU信號(hào)包括AD輸入、液晶、串口和擴(kuò)展子板間的通信信號(hào)。
9.根據(jù)權(quán)利要求6所述的具有兼容接口的模板，其特征在于，在模板上的不同位置分別設(shè)置第一接插件、第二接插件和第三接插件。
10.根據(jù)權(quán)利要求5所述的具有兼容接口的模板，其特征在于，在模板上的不同位置分別設(shè)置第一接插件和第二接插件。
專利摘要本實(shí)用新型是一種具有兼容性總線接口的模板，在模板上固定有連接外部模板的接插件，其中該接插件為總線結(jié)構(gòu)接插件，各模塊之間可互通互用。由于本實(shí)用新型的模板接插件被設(shè)計(jì)為總線結(jié)構(gòu)接插件，從而能夠兼容各種微處理器、微控制器和數(shù)字信號(hào)處理器產(chǎn)品，使各種微處理器、微控制器和數(shù)字信號(hào)處理器板卡及外圍功能擴(kuò)展子板能夠互相兼容、靈活進(jìn)行配置互換；有利于功能擴(kuò)展、節(jié)約成本、方便升級(jí)和教學(xué)演示及科研開(kāi)發(fā)。
文檔編號(hào)H01R31/06GK2893964SQ20062011587
公開(kāi)日2007年4月25日 申請(qǐng)日期2006年5月19日 優(yōu)先權(quán)日2006年5月19日
發(fā)明者畢才術(shù) 申請(qǐng)人:畢才術(shù)