專利名稱：共漏極雙半導體芯片級封裝以及制造該種封裝的方法
技術領域：
本發(fā)明總體涉及一種功率半導體封裝，尤其涉及共漏極雙MOSFET芯片級封裝以及制造該種封裝的方法。
背景技術：
隨著諸如手機通訊產(chǎn)品、便攜式數(shù)字助理和便攜式個人電腦等的移動設備的廣泛應用，獨立電子元件和器件的尺寸、重量和價格就成為評價設計成功與否的關鍵要素。例如，用于這樣的設備的電池組保護裝置可以要求結合了若干占據(jù)小面積圖形的分立芯片的印刷電路板(PCB)。
一種這樣的現(xiàn)有技術電池保護電路板在名為“具有集成無源元件的電池保護電路”，公布號為US 2004/0256738 A1的美國專利申請中已經(jīng)公開。為了達到空間守恒和效率，上述公開的PCB具有嵌入到PCB體內(nèi)的無源元件，所述PCB帶有諸如以共漏極結構連接的充電MOSFET和放電MOSFET的有源器件和用于控制所述器件的控制IC。表面安裝器件和嵌入的無源元件的互聯(lián)通過適當?shù)膶щ娐窂降葘崿F(xiàn)。充電MOSFET和放電MOSFET限定了一種雙向MOSFET芯片級封裝。
芯片級封裝(CSP)是將封裝結構的尺寸減少到芯片尺寸封裝的晶片水平的封裝過程。在應用于集成電路(IC)的CSP中，集成電路的外圍鍵合區(qū)通過重新分布層路徑連接到I/O焊接球，這些導電的I/O焊接球或焊料凸點能夠通過倒裝法或載帶自動鍵合附貼將IC連接到諸如PCB的高水平的電路結構上。
與減小包括共漏極雙MOSFET芯片封裝的獨立電子元件的尺寸、重量和成本的需求相一致，技術上有對于這種類型的具有小足印的器件封裝的需要。對于具有低輪廓剖面和良好的熱耗散的共漏極雙MOSFET器件封裝有進一步的要求，要求共漏極雙MOSFET器件封裝有更輕的重量，低電感或者無電感，還進一步要求共漏極雙MOSFET器件封裝具有低Rds(on)。對于制造這樣的共漏極雙MOSFET封裝還要求低成本的生產(chǎn)工藝。
發(fā)明內(nèi)容
本發(fā)明提供了一種達到技術上的要求的制造具有共漏極結構的共漏極雙MOSFET芯片級封裝的新穎的晶片水平的工藝。該工藝包括用介電材料涂層隔離晶片的背漏極金屬表面的步驟。所述介電材料涂層提供對于背漏極金屬表面的保護，使其免受包括形成球柵陣列凸點的后繼工藝過程的影響。所述涂層進一步增加了晶片的機械強度，有利地提高了制造共漏極雙MOSFET芯片級封裝的生產(chǎn)率和產(chǎn)量。
根據(jù)本發(fā)明的一個方面，制造大量共漏極雙MOSFET芯片級封裝的方法包括提供具有在其上設置的大量共漏極雙MOSFET器件的晶片，隔離晶片的背漏極金屬表面，在每個共漏極雙MOSFET器件上進行球柵陣列區(qū)的底部凸點金屬化，在晶片上漏印焊料掩模以暴露球柵陣列區(qū)，回流焊料膏或預形成的焊料球以形成焊料凸點的球柵陣列，和將晶片切割成大量芯片級封裝的步驟。
根據(jù)本發(fā)明的另一方面，共漏極雙MOSFET芯片級封裝包括一個隔離層，所述隔離層相鄰于雙MOSFET芯片級封裝的背漏極金屬表面設置。
為了使下文對本發(fā)明的詳盡描述得到更好理解，也使本發(fā)明對技術領域的貢獻受到更好的評價，上文的概述相當寬泛地概括了本發(fā)明的重要特征。當然本發(fā)明還有其他特征，這些特征將在下文進行描述并構成本文附后的權利要求的主題。
在這些方面，在詳盡解釋本發(fā)明的至少一個實施例之前，應該理解的是，本發(fā)明的應用并不局限于下文描述和附圖顯示的功能元件的細節(jié)以及這些元件的排布，本發(fā)明還可以有其他的實施方式以及可以用多種方式實現(xiàn)和完成。還應該理解，本文使用的措辭和術語以及摘要是為了描述的目的而不應被認為是對本發(fā)明的限制。
這樣，本技術領域中的熟練技術人員將理解，作為本發(fā)明的基礎的原理可以被容易地用作實現(xiàn)本發(fā)明的若干目的的其他方法和系統(tǒng)的設計基礎。因此，重要的是，權利要求應被認為包括沒有背離本發(fā)明的精神和范圍的所有等同的結構。
通過參照附圖將使本發(fā)明更容易理解，同時本發(fā)明的眾多特征和優(yōu)點對于本技術領域的熟練技術人員也就更顯而易見。
圖1是根據(jù)本發(fā)明的制造工藝的流程圖；圖1A是根據(jù)本發(fā)明的圖1所示的制造工藝的示意圖；圖2是根據(jù)本發(fā)明的載帶自動鍵合附貼的示意圖；圖3A是顯示沒有模制成型和底部填充的電路板布局的示意圖；圖3B是顯示根據(jù)本發(fā)明的可選擇的底部填充物的示意圖。
具體實施例方式
本發(fā)明公開了一種制造大量共漏極雙MOSFET芯片級封裝的晶片水平的方法。該方法有利地提供一種制造工藝，通過該工藝共漏極雙MOSFET芯片級封裝可以用7至8mil(密耳)厚度的薄晶片形成，現(xiàn)有技術工藝中遇到的包括由于晶片撓曲引起的產(chǎn)量損耗的問題通過本發(fā)明的新穎工藝而得到克服。
如圖1所示，總體由100標示的制造共漏極雙MOSFET的方法包括提供具有在其上設置的大量共漏極雙MOSFET器件的晶片的第一步驟105。在步驟115中，晶片的背漏極金屬表面被隔離。所述背漏極金屬表面可以用固化的介電材料涂層隔離。所述固化的介電材料涂層提供對背漏極金屬表面的保護使其不受包括底部凸點金屬化和球柵陣列凸點形成的后繼工藝的影響。所述涂層進一步增加了晶片的機械強度，在共漏極雙MOSFET芯片級封裝的生產(chǎn)過程中有利地提高了產(chǎn)量。
底部凸點金屬化(UBM)步驟120可包括Ni/Au金屬化工藝，該Ni/Au金屬化工藝已經(jīng)在申請日為2004年9月30日，題為“金屬化半導體芯片的源極、柵極和漏極接觸區(qū)域的晶片水平的方法”的共同轉讓的美國專利申請系列號11/242,625中公開。Ni/Au金屬化工藝有利地提供了在凸點柵陣列上形成的Ni層以及保護Ni層的Au層。因為Ni沒有擴散進凸點柵陣列接觸區(qū)域的Al，由Ni/Al組成的金屬間層就提供了焊料凸點可以附接到其上的高密度層。
在步驟130中可以漏印焊料掩模133，從而提供用于焊料膏或預形成的焊料球回流的掩模以在步驟140中形成焊接BGA焊料凸點。獨立的芯片可在步驟150中切割。然后共漏極雙MOSFET芯片級封裝就被準備好向PCB進行表面安裝。
圖1A用示意圖顯示了制造共漏極雙MOSFET的方法100。諸如7至8mil(密耳)晶片的薄晶片155可被接納在加工機械中。該晶片可以具有已設置在其上的大量共漏極雙MOSFET器件160。共漏極雙MOSFET160可以包括為避免受到損壞而用固化的介電材料涂層165隔離的背漏極金屬表面163，所述固化的介電材料涂層165可向共漏極雙MOSFET160進一步提供機械強度。
底部凸點金屬化可包括用Ni/Au的凸點柵陣列的金屬化?？梢赃M行焊料掩模170的漏印從而為焊膏或預形成的焊料球回流提供掩模以形成焊接BGA焊料凸點173。然后晶片155可以被切割以形成大量共漏極雙MOSFET芯片級封裝210。
如圖2所示，載帶自動鍵合附貼工藝可以包括載帶200，包括共漏極雙MOSFET芯片級封裝210，包括電阻215和電容217的分立無源元件以及控制IC芯片級封裝220的大量電子元件被附裝到載帶200上。該載帶自動鍵合附貼工藝可被用來將共漏極雙MOSFET芯片級封裝210，分立無源元件215和217以及控制IC芯片級封裝220附貼到PCB230上。
圖3A顯示了安裝到PCB230上但沒有模制成型或底部填充的共漏極雙MOSFET芯片級封裝210和IC芯片級封裝220，而圖3B顯示了被模制并且用底部填充物300進行底部填充的同一個元件。涉及底部填充物300的使用的各種考慮包括芯片尺寸的匹配，Pb/Sn焊料的使用，機械性能以及器件應用。
本發(fā)明的制造大量共漏極雙MOSFET芯片級封裝的晶片水平的方法提供了一種工藝，通過該工藝共漏極雙MOSFET芯片級封裝可以用7至8密耳的薄晶片形成。該晶片水平的方法進一步提供了可靠且成本有效的封裝。根據(jù)本發(fā)明的共漏極雙MOSFET芯片級封裝具有良好的熱耗散和短互聯(lián)路徑。本發(fā)明的封裝也提供了低電感和低電阻以及緊湊的封裝結構。本封裝可對當前的表面安裝裝配工藝進行修正。
當然，應該理解的是，上文的敘述涉及本發(fā)明的優(yōu)選實施例以及可以對其進行各種修改而不背離附后的權利要求闡述的本發(fā)明的精神和范圍。
權利要求
1.一種制造大量共漏極雙MOSFET芯片級封裝的方法，其特征在于，該方法包括以下步驟提供具有在其上設置的大量共漏極雙MOSFET器件的晶片；隔離晶片的背漏極金屬表面；在每個共漏極雙MOSFET器件上進行球柵陣列區(qū)的底部凸點金屬化；在晶片上漏印焊料掩模以暴露球柵陣列區(qū)；回流焊料膏以形成球柵陣列焊料凸點；和將晶片切割成大量芯片級封裝。
2.如權利要求1所述的方法，其特征在于，其中隔離背漏極金屬表面包括用固化的介電材料進行隔離。
3.如權利要求1所述的方法，其特征在于，其中所述底部凸點金屬化包括Ni/Au鍍覆。
4.一種共漏極雙MOSFET芯片級封裝，其特征在于，該封裝包括隔離層，該隔離層相鄰于共漏極雙MOSFET芯片的背漏極金屬表面設置。
5.如權利要求4所述的共漏極雙MOSFET芯片級封裝，其特征在于，其中所述隔離層包括固化的介電材料。
6.如權利要求4所述的共漏極雙MOSFET芯片級封裝，其特征在于，該封裝進一步包括Ni/Au鍍覆的底部凸點金屬化區(qū)域。
7.如權利要求6所述的共漏極雙MOSFET芯片級封裝，其特征在于，該封裝進一步包括形成于凸點金屬化區(qū)域上的焊料凸點的球柵陣列。
8.如權利要求7所述的共漏極雙MOSFET芯片級封裝，其特征在于，其中所述焊料凸點通過焊料膏的回流形成。
9.如權利要求7所述的共漏極雙MOSFET芯片級封裝，其特征在于，其中所述焊料凸點通過預形成的焊料球的回流形成。
10.一種制造大量共漏極雙MOSFET芯片級封裝的方法，其特征在于，該方法包括以下步驟提供具有在其上設置的大量共漏極雙MOSFET器件的晶片；隔離晶片的背漏極金屬表面；在每個共漏極雙MOSFET器件上進行球柵陣列區(qū)的底部凸點金屬化；在晶片上漏印焊料掩模以暴露球柵陣列區(qū)；回流預形成的焊料球以形成球柵陣列焊料凸點；和將晶片切割成大量芯片級封裝。
11.如權利要求10所述的方法，其特征在于，其中隔離背漏極金屬表面包括用固化的介電材料進行隔離。
12.如權利要求10所述的方法，其特征在于，其中所述底部凸點金屬化包括Ni/Au鍍覆。
全文摘要
本發(fā)明提供一種共漏極雙MOSFET芯片級封裝以及制造該封裝的方法。制造大量共漏極雙MOSFET芯片級封裝的方法包括以下步驟提供具有在其上設置的大量共漏極雙MOSFET器件的晶片，隔離晶片的背漏極金屬表面，在每個共漏極雙MOSFET器件上進行球柵陣列區(qū)的底部凸點金屬化，在晶片上漏印焊料掩模以暴露球柵陣列區(qū)，回流焊料膏或預形成的焊料球以形成焊料凸點的球柵陣列，和將晶片切割成大量芯片級封裝。
文檔編號H01L21/60GK101071776SQ20061017204
公開日2007年11月14日 申請日期2006年12月21日 優(yōu)先權日2005年12月22日
發(fā)明者孫明, 龔德梅, 何約瑟 申請人:萬國半導體股份有限公司