專利名稱：半導(dǎo)體器件的襯底及其形成方法
技術(shù)領(lǐng)域：
本發(fā)明一般而言涉及一種半導(dǎo)體器件，且更具體而言，涉及一種在用于支持不同的半導(dǎo)體器件的一個以上的絕緣體上半導(dǎo)體(SOI)區(qū)和/或非SOI區(qū)中具有混合晶面取向的襯底。
背景技術(shù)：
半導(dǎo)體器件的性能改善是對于這些器件的制造商而言永無止境的追求。半導(dǎo)體工業(yè)目前所面對的一個挑戰(zhàn)是在單一芯片上實現(xiàn)不同的半導(dǎo)體器件，例如存儲器和邏輯器件，同時保持工藝的簡單性和晶體管的性能。這些器件被稱為“芯片上系統(tǒng)”(SoC)，因為在單一芯片上包含了完全工作的產(chǎn)品的電子元件。目前被用來改善SoC性能的一個方法是在具有最佳表面取向的硅襯底上制造不同類型的半導(dǎo)體器件。如這里所述，“表面取向”指的是晶片表面上硅原子的晶體結(jié)構(gòu)或周期排列。對于不同的半導(dǎo)體器件最佳的表面取向不同。例如，n型場效應(yīng)晶體管(nFET)可以通過在具有<100>表面取向的硅上形成而優(yōu)化，而p型場效應(yīng)晶體管(pFET)可以通過在具有<110>表面取向的硅上形成而優(yōu)化。另外，存儲器件和nFET通常當(dāng)在絕緣體上半導(dǎo)體(SOI)襯底上形成時被優(yōu)化，而pFET通常當(dāng)在體硅襯底上形成時被優(yōu)化。
提供這些襯底的一個方法包括將具有彼此不同表面取向的兩個襯底彼此結(jié)合，它們之間具有絕緣二氧化硅(氧化物)層以形成SOI襯底。然而對于特定應(yīng)用，在業(yè)界需要在單一襯底上有SOI和非SOI區(qū)域。這些應(yīng)用可以包括例如功率器件或其中厚硅襯底允許來自比如嵌入的硅鍺(SiGe)等的特征的期望的應(yīng)變的器件。還可以期望在掩埋氧化物上具有多于一個厚度。
就上述而言，本領(lǐng)域中需要具有不同的表面取向和不同結(jié)構(gòu)例如SOI和非SOI區(qū)的襯底。

發(fā)明內(nèi)容
本發(fā)明公開了一種半導(dǎo)體器件的襯底，在一個實施例中，該襯底包括在單個疊層中彼此結(jié)合的多個絕緣體上半導(dǎo)體(SOI)晶片。該疊層的末端包括具有第一半導(dǎo)體層的第一SOI區(qū)，第一半導(dǎo)體層具有厚度和第一表面取向。該單個疊層的表面還可以包括非SOI區(qū)和/或至少一個第二SOI區(qū)。該非SOI區(qū)可以包括延伸通過單個疊層的所有絕緣層的體硅，且具有與第一硅層不同的厚度。每個第二SOI區(qū)具有第二半導(dǎo)體層，第二半導(dǎo)體層具有與第一半導(dǎo)體層不同的厚度和/或與第一表面取向不同的表面取向。由此襯底允許在可以包括不同的表面取向和/或不同的厚度和/或不同的體硅或SOI結(jié)構(gòu)的最佳襯底區(qū)域上形成不同的器件。
本發(fā)明的第一方面提供了一種半導(dǎo)體器件的襯底，該襯底包括疊層，包括第一絕緣體上半導(dǎo)體(SOI)晶片，具有第一半導(dǎo)體層、第二半導(dǎo)體層和它們之間的第一絕緣層，第一半導(dǎo)體層具有第一表面取向，第二半導(dǎo)體層具有第二表面取向；至少一個第二絕緣體上半導(dǎo)體(SOI)晶片，具有第三半導(dǎo)體層、第四半導(dǎo)體層和它們之間的第二絕緣層，第三半導(dǎo)體層具有第三表面取向，第四半導(dǎo)體層具有第四表面取向；和在第一SOI晶片和至少一個第二SOI晶片之一之間的氧化的絕緣層；該疊層的末端，其包括包括第一半導(dǎo)體層的第一SOI晶片的第一SOI區(qū)；和至少一個第二區(qū)，第二區(qū)包括以下之一體半導(dǎo)體區(qū)，延伸通過該疊層的所有絕緣層，體半導(dǎo)體區(qū)具有與第一SOI區(qū)的第一半導(dǎo)體層的厚度不同的厚度；和第二SOI區(qū)，第二SOI區(qū)具有至少一個與第一半導(dǎo)體層的厚度不同的半導(dǎo)體厚度和與第一半導(dǎo)體層不同的表面取向，其中第一、第二、第三和第四表面取向的至少一個與其他的表面取向不同。
本發(fā)明的第二方面提供了半導(dǎo)體器件的襯底，該襯底包括在單個疊層中彼此結(jié)合的多個絕緣體上半導(dǎo)體(SOI)晶片，其中該單個疊層的末端包括具有第一半導(dǎo)體層的第一SOI區(qū)，第一半導(dǎo)體層具有厚度和第一表面取向，且其中該單個疊層的表面包括以下的至少之一非SOI區(qū)，該非SOI區(qū)延伸通過單個疊層的所有絕緣層，且具有與第一半導(dǎo)體層不同的厚度；和至少一個第二SOI區(qū)，第二SOI區(qū)具有第二半導(dǎo)體層，第二半導(dǎo)體層具有以下的至少之一與第一半導(dǎo)體層的厚度不同的厚度和與第一表面取向不同的表面取向。
本發(fā)明的第三方面提供了一種半導(dǎo)體襯底的形成方法，所述方法包括的步驟為提供第一絕緣體上半導(dǎo)體(SOI)晶片；將第二SOI晶片結(jié)合到第一SOI晶片；形成通過結(jié)合晶片的半導(dǎo)體末端表面的開口，所述開口延伸來暴露SOI晶片的其他半導(dǎo)體層之一；在開口中形成隔離；和在開口中再生長半導(dǎo)體材料，半導(dǎo)體材料具有與所暴露的半導(dǎo)體層相同的表面取向。
本發(fā)明的示出的方面被設(shè)計來解決這里所描述的問題和本領(lǐng)域的技術(shù)人員可發(fā)現(xiàn)的沒有討論的其他問題。


結(jié)合附圖，從本發(fā)明的各個方面的以下詳細描述，本發(fā)明的這些和其他特征將變得更加明顯易懂，附圖描繪了本發(fā)明的各種實施例，其中圖1顯示了根據(jù)本發(fā)明的襯底的一個實施例；圖2顯示了兩個SOI晶片；圖3顯示了結(jié)合一起成為疊層的圖1的兩個SOI晶片；圖4-6顯示了根據(jù)本發(fā)明的方法的一個實施例的步驟。
注意到本發(fā)明的附圖不是按比例的。附圖旨在僅描繪本發(fā)明的典型的方面，且因此不應(yīng)被理解為限制本發(fā)明的范圍。在附圖中，相似的標(biāo)號代表了附圖之間相似的元件。
具體實施例方式
參考圖1，示出了根據(jù)本發(fā)明的半導(dǎo)體器件的襯底100的一個實施例。襯底100包括在單個疊層106中彼此結(jié)合的多個絕緣體上半導(dǎo)體(SOI)晶片102、104。雖然僅示出了兩個SOI晶片102、104，但是對于本領(lǐng)域的技術(shù)人員明顯的是，本發(fā)明的教導(dǎo)不僅限于兩個SOI晶片。SOI晶片102、104均包括半導(dǎo)體層122、152(通常為某種形式的硅、硅鍺或鍺)、絕緣層124、154(例如二氧化硅(SiO2))、和例如體硅的半導(dǎo)體層(襯底)126、156。第一SOI晶片102包括具有第一表面取向的第一半導(dǎo)體層122、具有第二表面取向的第二半導(dǎo)體層126和在它們之間的第一絕緣層124。相似地，第二SOI晶片104均包括具有第三表面取向的第三半導(dǎo)體層152、具有第四表面取向的第四半導(dǎo)體層156和在它們之間的第二絕緣層154。至少一層半導(dǎo)體層具有與其他層不同的表面取向。例如，如圖所示，半導(dǎo)體層126具有不同的表面取向。SOI晶片102、104可以提供為常規(guī)的SOI晶片、由氧注入引起的分離(SIMOX)晶片或結(jié)合晶片。疊層106的至少一半導(dǎo)體層122、152、126、156可以包括在硅、鍺、硅鍺、硅鍺上應(yīng)變的硅、或應(yīng)變的硅。
第一和第二SOI晶片102、104以任何現(xiàn)在已知和以后開發(fā)的方法結(jié)合在一起。在一個實施例中，結(jié)合包括在第二SOI晶片104上形成氧化的絕緣層128且結(jié)合第一SOI晶片102。疊層106中的每個SOI晶片102、104可以相似地通過氧化的絕緣層而結(jié)合到相鄰的SOI晶片。在示出的實施例中，疊層106包括兩個SOI晶片102、104，從而在疊層中包括三層絕緣層124、154、128。
襯底100還包括單個疊層106的末端112的表面110，其包括具有第一半導(dǎo)體層122的第一SOI區(qū)120，第一半導(dǎo)體層122具有厚度(T)和第一表面取向。第一SOI區(qū)120形成為部分的第一SOI晶片102。如圖所示，第一表面取向為<100>。然而，通?？梢允褂糜糜趦?yōu)化特定器件的任何表面取向，例如<100>、<110>或<111>。例如，nFET優(yōu)選<100>表面取向以實現(xiàn)最高的遷移率，而pFET顯示在<110>表面取向的情況下相應(yīng)的遷移率增加。無論如何，如上所述，根據(jù)本發(fā)明的一個實施例，硅層122、126、152、156的至少一個表面取向與其他表面取向不同。
末端112還可以包括非SOI區(qū)130和/或至少一個第二SOI區(qū)132、134。區(qū)130、132、134每個均可以具有與第一SOI區(qū)120不同的硅厚度。另外，區(qū)130、132、134每個均還可以具有與第一SOI區(qū)120相同或不同的表面取向，這取決于區(qū)130、132、134從其外延生長的硅層的表面取向。因此，襯底100可以在單個疊層106中提供各種表面取向和/或半導(dǎo)體厚度和/或結(jié)構(gòu)，例如體硅或SOI。因此襯底100允許在單一襯底100上形成各種不同的器件。
現(xiàn)轉(zhuǎn)向示出的區(qū)域的細節(jié)，在一個實施例中，非SOI區(qū)130延伸通過單個疊層106的所有絕緣層124、128、154到最低的半導(dǎo)體層(襯底)156且可以包括體硅。因此，非SOI區(qū)130具有與第一半導(dǎo)體層122的厚度(T)不同的厚度(TB)。另外，如將在以下所述的，因為非SOI區(qū)130從半導(dǎo)體層(襯底)156外延生長，所以其可以具有與第一表面取向例如<100>相同的相同取向或不同取向。如所示，表面取向是相同的，即<100>。
第二SOI區(qū)132、134每個均可以分別具有第二半導(dǎo)體層140、142，其具有以下至少之一與第一硅層122的厚度不同的厚度和與第一表面取向不同的表面取向。如圖所示，第二SOI區(qū)132具有<110>表面取向，而第二SOI區(qū)134具有<100>表面取向。第二SOI區(qū)132、134每個均具有與第一半導(dǎo)體層122的厚度(T)不同的厚度?？梢曰趶钠渫庋由L區(qū)132、134的半導(dǎo)體層來決定第二SOI區(qū)132、134的表面取向和厚度。在一個實施例中，如圖所示，第一SOI區(qū)120具有<100>表面取向，而第二SOI區(qū)132具有<110>表面取向，第二SOI區(qū)134具有<100>表面取向，非SOI區(qū)130具有<100>(所示的)或<110>表面取向。然而如果期望，則末端112可以包括三個不同的表面取向，例如第一SOI區(qū)120具有<100>表面取向，第二SOI區(qū)132具有<110>表面取向，非SOI區(qū)130和/或第二SOI區(qū)134具有<111>表面取向。
與第一SOI區(qū)120不同的區(qū)130、132、134包括例如二氧化硅(SiO2)的溝槽隔離162。
參考圖2-6，現(xiàn)將描述半導(dǎo)體襯底100的形成方法的一個實施例。應(yīng)認(rèn)識到，襯底100可以通過這里沒有描述的各種其他方法形成，但仍認(rèn)為在本發(fā)明的范圍內(nèi)。參考圖2和3，在第一步驟中，提供了第一SOI晶片102，且然后將其結(jié)合到第二SOI晶片104。如上所述，結(jié)合步驟可以包括用于結(jié)合晶片的任何現(xiàn)在已知和隨后開發(fā)的方法。在一個實施例中，如圖3所示，結(jié)合步驟可以包括在第二SOI晶片104的表面上形成氧化的絕緣層128，且在氧化的絕緣層128處結(jié)合第一和第二SOI晶片102、104。然而，應(yīng)認(rèn)識到，任何現(xiàn)在已知和隨后開發(fā)的各種其他的結(jié)合技術(shù)也是可能的，例如在沒有氧化絕緣層128的情況下結(jié)合第一和第二SOI晶片102、104，其被稱為硅對硅(silicon-to-silicon)結(jié)合。
如圖4所示，下一步驟包括通過結(jié)合的晶片的末端半導(dǎo)體表面即末端112的硅層122形成開口180。在一個實施例中，通過沉積掩模182、構(gòu)圖掩模182且例如利用比如四氟甲烷(CF4)的化學(xué)品的反應(yīng)離子蝕刻(RIE)或聚合蝕刻的蝕刻184到疊層106中選擇的深度。即，開口180延伸以暴露SOI晶片102、104的其他半導(dǎo)體層126、152、156之一。如所示，開口180暴露了半導(dǎo)體層126。然而，其可以為任何的半導(dǎo)體層。另外，如果期望，則可以在任何時候形成多于一個開口180。然后去除掩模182。
接下來，如圖5所示，在開口180中以任何常規(guī)的方式形成了隔離160，用于在形成過程中將該區(qū)域與周圍的結(jié)構(gòu)隔離。在一個實施例中，該步驟的第一部分包括形成側(cè)壁間隔物160，其可以例如包括二氧化硅(SiO2)和/或氮化硅(Si3N4)。側(cè)壁間隔物160可以具有例如20-200nm的厚度，取決于結(jié)構(gòu)的需要。而且如圖5中所示，下一步驟包括在開口180中在生長半導(dǎo)體材料190。根據(jù)所使用的遮掩方法，生長可以是選擇性的或非選擇性的。生長繼續(xù)直到半導(dǎo)體材料190達到表面110，或可以通過化學(xué)機械拋光(CMP)被平面化以與表面110相接。例如硅的半導(dǎo)體材料190具有與所暴露的半導(dǎo)體層即如所示的半導(dǎo)體層126相同的表面取向。
如圖6所示，形成隔離步驟的第二部分可以包括采用例如二氧化硅(SiO2)和/或氮化硅(Si3N4)的溝槽隔離162取代每個側(cè)壁間隔物160(圖5)。隔離步驟可以以與所述不同的其他形式提供，例如隔離可以在半導(dǎo)體材料再生長之后形成。溝槽隔離162允許在每個區(qū)內(nèi)形成不同的器件，且提供了相鄰側(cè)壁間隔物160的典型的有缺陷的外延生長的去除，即用于溝槽隔離162的溝槽比側(cè)壁間隔物160更寬。
應(yīng)認(rèn)識到可以重復(fù)上述的開口形成、隔離形成和再生長步驟，從而可以形成許多的區(qū)域130、132、134，如圖1所示。例如，所述方法可以包括形成另一開口到SOI晶片102、104的不同的半導(dǎo)體層的步驟，且重復(fù)隔離形成和再生長步驟以形成例如非SOI區(qū)130或另一第二SOI區(qū)134。對于非SOI區(qū)130，開口180將延伸通過SOI晶片102、104的所有的絕緣層124、128、154，從而再生長半導(dǎo)體材料將包括體硅層156。無論如何，襯底100可以導(dǎo)致具有與末端半導(dǎo)體層122的表面取向不同的表面取向的至少一層再生長半導(dǎo)體材料。
常規(guī)的半導(dǎo)體處理在該處將繼續(xù)，允許在硅100的非SOI區(qū)130上形成一定的器件，而且其他高性能器件可以形成于多個表面取向的SOI區(qū)120、132、134上或作為部分的比如鍺(Ge)或硅鍺(SiGe)的多晶。即，半導(dǎo)體層122、126、152、156之一可以最初例如包括SiGe或絕緣體上硅鍺，而不是硅或絕緣體上硅。在替換的實施例中，可以首先在硅襯底156上沉積SiGe層，從而雙掩埋氧化物層128、154可以同時在SiGe和Si材料中。該結(jié)構(gòu)會允許可以在SiGe層上方生長應(yīng)變的硅層以提供層的另一組合。應(yīng)認(rèn)識到，可以對掩?；蛭g刻深度進行該工藝的各種變化，以形成稍微改變的結(jié)構(gòu)，且這些改變被認(rèn)為在本發(fā)明的范圍內(nèi)。
為了例舉和描述的目的已經(jīng)呈現(xiàn)了本發(fā)明的各種方面的前面的描述。其不旨在是窮舉性的或?qū)⒈景l(fā)明限制于所披露的精確的形式，而且明顯的是，許多修改和變化是可能的。對于本領(lǐng)域的技術(shù)人員明顯的這樣的修改和變化旨在被包括在如權(quán)利要求所界定的本發(fā)明的范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體器件的襯底，所述襯底包括疊層，包括第一絕緣體上半導(dǎo)體晶片，具有第一半導(dǎo)體層、第二半導(dǎo)體層和它們之間的第一絕緣層，所述第一半導(dǎo)體層具有第一表面取向，所述第二半導(dǎo)體層具有第二表面取向；至少一個第二絕緣體上半導(dǎo)體晶片，具有第三半導(dǎo)體層、第四半導(dǎo)體層和它們之間的第二絕緣層，所述第三半導(dǎo)體層具有第三表面取向，所述第四半導(dǎo)體層具有第四表面取向；和在所述第一絕緣體上半導(dǎo)體晶片和所述至少一個第二絕緣體上半導(dǎo)體晶片之一之間的氧化的絕緣層；和所述疊層的末端，包括包括所述第一半導(dǎo)體層的第一絕緣體上半導(dǎo)體晶片的第一絕緣體上半導(dǎo)體區(qū)；和至少一個第二區(qū)，所述第二區(qū)包括以下之一體半導(dǎo)體區(qū)，延伸通過所述疊層的所有絕緣層，所述體半導(dǎo)體區(qū)具有與所述第一絕緣體上半導(dǎo)體區(qū)的第一半導(dǎo)體層的厚度不同的厚度；和第二絕緣體上半導(dǎo)體區(qū)，所述第二絕緣體上半導(dǎo)體區(qū)具有與所述第一半導(dǎo)體層的厚度不同的半導(dǎo)體厚度和與所述第一半導(dǎo)體層不同的表面取向中的至少之一，其中所述第一、第二、第三和第四表面取向中的至少一個與其他的表面取向不同。
2.根據(jù)權(quán)利要求1所述的襯底，其中至少一個半導(dǎo)體層包括以下之一硅、鍺、硅鍺、硅鍺上有應(yīng)變的硅、和有應(yīng)變的硅。
3.根據(jù)權(quán)利要求1所述的襯底，其中所述表面取向選自<100>、<110>和<111>。
4.根據(jù)權(quán)利要求1所述的襯底，其中與所述第一絕緣體上半導(dǎo)體區(qū)不同的區(qū)域包括將所述區(qū)域從周圍結(jié)構(gòu)隔離的溝槽隔離。
5.根據(jù)權(quán)利要求4所述的襯底，其中所述溝槽隔離包括以下之一二氧化硅和氮化硅。
6.根據(jù)權(quán)利要求1所述的襯底，還包括在所述第二半導(dǎo)體層上的硅鍺層。
7.一種半導(dǎo)體器件的襯底，所述襯底包括在單個疊層中彼此結(jié)合的多個絕緣體上半導(dǎo)體晶片，其中所述單個疊層的末端包括具有第一半導(dǎo)體層的第一絕緣體上半導(dǎo)體區(qū)，所述第一半導(dǎo)體層具有厚度和第一表面取向，且其中所述單個疊層的表面包括以下的至少之一非絕緣體上半導(dǎo)體區(qū)，所述非絕緣體上半導(dǎo)體區(qū)延伸通過所述單個疊層的所有絕緣層，且具有與所述第一半導(dǎo)體層不同的厚度；和至少一個第二絕緣體上半導(dǎo)體區(qū)，所述第二絕緣體上半導(dǎo)體區(qū)具有第二半導(dǎo)體層，所述第二半導(dǎo)體層具有以下的至少之一與所述第一半導(dǎo)體層的厚度不同的厚度和與所述第一表面取向不同的表面取向。
8.根據(jù)權(quán)利要求7所述的襯底，其中所述非絕緣體上半導(dǎo)體區(qū)具有與所述第一表面取向不同的表面取向。
9.根據(jù)權(quán)利要求7所述的襯底，其中所述疊層的至少一個半導(dǎo)體層包括以下之一硅、鍺、硅鍺、硅鍺上有應(yīng)變的硅、和有應(yīng)變的硅。
10.根據(jù)權(quán)利要求7所述的襯底，其中與所述第一絕緣體上半導(dǎo)體區(qū)不同的區(qū)域包括將所述區(qū)域從周圍結(jié)構(gòu)隔離的溝槽隔離。
11.根據(jù)權(quán)利要求7所述的襯底，其中所述非絕緣體上半導(dǎo)體區(qū)包括體硅。
12.根據(jù)權(quán)利要求7所述的襯底，其中所述表面包括具有<100>表面取向的第一絕緣體上半導(dǎo)體區(qū)、具有<110>表面取向的第二絕緣體上半導(dǎo)體區(qū)、和具有<100>表面取向和<111>表面取向之一的非絕緣體上半導(dǎo)體區(qū)。
13.根據(jù)權(quán)利要求7所述的襯底，其中在所述疊層中的每個絕緣體上半導(dǎo)體晶片通過氧化的絕緣層結(jié)合到相鄰的絕緣體上半導(dǎo)體晶片。
14.根據(jù)權(quán)利要求13所述的襯底，其中所述疊層包括兩個絕緣體上半導(dǎo)體晶片以在所述疊層中包括三層絕緣層。
15.根據(jù)權(quán)利要求7所述的襯底，其中所述表面包括三種不同的表面取向。
16.一種半導(dǎo)體襯底的形成方法，所述方法包括的步驟為提供第一絕緣體上半導(dǎo)體晶片；將第二絕緣體上半導(dǎo)體區(qū)晶片結(jié)合到所述第一絕緣體上半導(dǎo)體區(qū)晶片；形成通過所述結(jié)合晶片的半導(dǎo)體末端表面的開口，所述開口延伸來暴露所述絕緣體上半導(dǎo)體區(qū)晶片的其他半導(dǎo)體層之一；在所述開口中形成隔離；和在所述開口中再生長半導(dǎo)體材料，所述半導(dǎo)體材料具有與所述暴露的半導(dǎo)體層相同的表面取向。
17.根據(jù)權(quán)利要求16所述的方法，其中所述開口延伸通過所述絕緣體上半導(dǎo)體晶片的所有絕緣層，且所述半導(dǎo)體材料包括體硅。
18.根據(jù)權(quán)利要求16所述的方法，還包括形成另一開口到所述絕緣體上半導(dǎo)體晶片的不同的半導(dǎo)體層的步驟，且對于所述另一開口重復(fù)所述隔離形成和再生長步驟。
19.根據(jù)權(quán)利要求18所述的方法，其中至少一個再生長半導(dǎo)體材料具有與所述末端半導(dǎo)體表面的表面取向不同的表面取向。
20.根據(jù)權(quán)利要求16所述的方法，其中所述結(jié)合步驟包括在所述第二絕緣體上半導(dǎo)體晶片上形成氧化的絕緣體層且在所述氧化的絕緣層處結(jié)合所述第一和第二絕緣體上半導(dǎo)體晶片。
全文摘要
本發(fā)明公開了一種半導(dǎo)體器件的襯底及其制備方法，在一個實施例中，該襯底包括在單個疊層中彼此結(jié)合的多個絕緣體上半導(dǎo)體(SOI)晶片。該疊層的末端包括具有第一半導(dǎo)體層的第一SOI區(qū)，第一半導(dǎo)體層具有厚度和第一表面取向。該單個疊層的表面還可以包括非SOI區(qū)和/或至少一個第二SOI區(qū)。該非SOI區(qū)可以包括延伸通過單個疊層的所有絕緣層的體硅，且具有與第一硅層不同的厚度。每個第二SOI區(qū)具有第二半導(dǎo)體層，第二半導(dǎo)體層具有與第一半導(dǎo)體層不同的厚度和/或與第一表面取向不同的表面取向。由此襯底允許在可以包括不同的表面取向和/或不同的厚度和/或不同的體硅或SOI結(jié)構(gòu)的最佳襯底區(qū)域上形成不同的器件。
文檔編號H01L27/12GK1967843SQ20061014944
公開日2007年5月23日 申請日期2006年11月20日 優(yōu)先權(quán)日2005年11月18日
發(fā)明者多米尼克·J·謝皮斯, 李準(zhǔn)東, 德文德拉·K·桑德納, 格萬姆·G·沙希蒂 申請人:國際商業(yè)機器公司