專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體裝置及其制造方法，特別涉及具有具備完全硅化物化(Fully SilicidedFUSI)構(gòu)造的柵電極的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
近年來，在不斷實(shí)現(xiàn)微細(xì)化的CMIS(complementary metal-insulator-semiconductor)設(shè)備中，出于防止柵電極的耗盡化的目的，正在積極地進(jìn)行將柵電極金屬化了的金屬柵電極的研究。其中，提出過將由多晶硅制成的柵電極完全地硅化物(FUSI)化的作為硅化物電極的FUSI柵電極。
以下，將在參照?qǐng)D12(a)～圖12(c)的同時(shí)，對(duì)第一以往例的半導(dǎo)體裝置及其制造方法進(jìn)行說明(參照非專利文獻(xiàn)1)。如圖12(a)所示，半導(dǎo)體基板101被元件分離區(qū)域102劃分為形成有n型MIS晶體管的NMIS區(qū)域A和形成有p型MIS晶體管的PMIS區(qū)域B。
首先，在半導(dǎo)體基板101上的NMIS區(qū)域A及PMIS區(qū)域B中，分別依次形成圖案化的柵極絕緣膜103A、103B及由多晶硅制成的柵極形成用硅膜104A、104B，將被圖案化了的柵極形成用硅膜104A、104B分別作為掩模，在半導(dǎo)體基板101上分別形成n型擴(kuò)張區(qū)域105A、P型擴(kuò)張區(qū)域105B。其后，在包括各柵極絕緣膜103A、103B的各柵極形成用硅膜104A、104B的兩個(gè)側(cè)面上，分別形成絕緣性的側(cè)壁106。接下來，在半導(dǎo)體基板101上，以各柵極形成用硅膜104A、104B及各側(cè)壁106作為掩模，分別形成n型源漏區(qū)域107A、p型源漏區(qū)域107B。其后，將半導(dǎo)體基板101的露出的n型源漏區(qū)域107A及p型源漏區(qū)域107B的上部分別利用鎳等進(jìn)行硅化物化，分別形成硅化物膜107a、107b。其后，在半導(dǎo)體基板101的全面，以覆蓋各柵極形成用硅膜104A、104B及各側(cè)壁106的方式沉積了絕緣性的蝕刻阻止膜108和層間絕緣膜109后，研磨所沉積的層間絕緣膜109的上部，將各柵極形成用硅膜104A、104B露出。
然后，如圖12(b)所示，形成覆蓋層間絕緣膜109的NMIS的光刻膠圖案110，其后，將PMIS區(qū)域B的柵極形成用硅膜104B的上部利用蝕刻去除。
然后，如圖12(c)所示，將光刻膠圖案110去除后，將各柵極形成用硅膜104A、104B利用鎳分別完全硅化物化，在NMIS區(qū)域A形成硅化物柵電極114A，在PMIS區(qū)域B形成硅化物柵電極114B。在第一以往例中，由于PMIS區(qū)域中的硅化物柵電極114B與NMIS區(qū)域A的硅化物柵電極114A相比，減少了多晶硅的與鎳的反應(yīng)量，因此鎳的組成比提高。
另一方面，作為第二以往例，出于提高M(jìn)IS晶體管的驅(qū)動(dòng)力的目的，提出了以下的構(gòu)成，即，通過用具有很大的應(yīng)力的絕緣膜來覆蓋晶體管，對(duì)位于半導(dǎo)體基板的柵電極的下側(cè)的溝道區(qū)域賦予應(yīng)力應(yīng)變。例如，在非專利文獻(xiàn)2中，記載有如下的方法，即，通過將n型MIS晶體管用具有拉伸應(yīng)力的硅氮化膜覆蓋，將p型MIS晶體管用具有壓縮應(yīng)力的硅氮化膜覆蓋，對(duì)各溝道區(qū)域賦予應(yīng)力應(yīng)變，提高晶體管的特性。而且，非專利文獻(xiàn)2的柵電極并未被完全硅化物化。
以下，在本申請(qǐng)說明書中，將此種對(duì)晶體管的溝道區(qū)域賦予應(yīng)力應(yīng)變的絕緣膜稱作應(yīng)力(stressor)膜。
IEDM Tech.Dig.2004，pp.95-98[非專利文獻(xiàn)2]IEDM Tech.Dig.2004，pp.213-216但是，所述第一以往例中的半導(dǎo)體裝置的制造方法有如下的問題，即，在形成被FUSI化了的硅化物柵電極114A、114B時(shí)，在形成了柵極形成用硅膜104A、104B后，由于是在將該柵極形成用硅膜104A、104B的上面露出的狀態(tài)下硅化物化，因此無法像第二以往例那樣，用應(yīng)力膜將硅化物柵電極114A、114B覆蓋。

發(fā)明內(nèi)容
鑒于所述情況，本發(fā)明的目的在于，在具有被FUSI化了的柵電極的半導(dǎo)體裝置中，也可以有效地形成應(yīng)力膜，可以提高半導(dǎo)體裝置的電氣特性。
為了達(dá)成所述的目的，本發(fā)明的半導(dǎo)體裝置及其制造方法采用在將晶體管的柵電極FUSI化后將晶體管的整體用應(yīng)力膜覆蓋的構(gòu)成。
具體來說，本發(fā)明的半導(dǎo)體裝置以具備了形成于半導(dǎo)體區(qū)域的第一區(qū)域中的第一導(dǎo)電型的第一MIS晶體管的半導(dǎo)體裝置為對(duì)象，其特征為，第一MIS晶體管具有形成于第一區(qū)域上的第一柵極絕緣膜；形成于第一絕緣膜上而被利用金屬完全硅化物化了的第一柵電極；形成于第一區(qū)域的第一柵電極的側(cè)方的第一源漏區(qū)域；以覆蓋第一柵電極及第一源漏區(qū)域的方式形成而使第一區(qū)域的第一柵電極的下側(cè)部分產(chǎn)生應(yīng)力應(yīng)變的絕緣膜。
根據(jù)本發(fā)明的半導(dǎo)體裝置，由于在半導(dǎo)體區(qū)域的第一區(qū)域上，具備以覆蓋第一柵電極及第一源漏區(qū)域的方式形成而使第一區(qū)域的第一柵電極的下側(cè)部分產(chǎn)生應(yīng)力應(yīng)變的絕緣膜(即應(yīng)力膜)，因此就可以使第一晶體管的第一柵電極的下側(cè)部分，即溝道區(qū)域可靠地產(chǎn)生應(yīng)力應(yīng)變。其結(jié)果為，可以提高第一晶體管的電氣特性。
本發(fā)明的半導(dǎo)體裝置還具備形成于半導(dǎo)體區(qū)域的第二區(qū)域中的第二導(dǎo)電型的第二MIS晶體管，第二MIS晶體管最好具有形成于第二區(qū)域上的第二柵極絕緣膜；形成于第二絕緣膜上而被利用金屬完全硅化物化了的第二柵電極；形成于第二區(qū)域的第二柵電極的側(cè)方的第二源漏區(qū)域；以至少覆蓋第二源漏區(qū)域的方式形成的絕緣膜。這樣設(shè)置的話，就可以實(shí)現(xiàn)互補(bǔ)型MIS(CMIS)晶體管。
本發(fā)明的半導(dǎo)體裝置中，最好第一導(dǎo)電型為n型，并且第二導(dǎo)電型為p型，應(yīng)力應(yīng)變?yōu)槔鞈?yīng)力應(yīng)變。
在本發(fā)明的半導(dǎo)體裝置具備第二MIS晶體管的情況下，第一柵電極及第二柵電極相互間的硅化物組成也可以相同。
該情況下，第一柵極絕緣膜及第二柵極絕緣膜優(yōu)選以硅、氧及氮為主成分的柵極絕緣膜。
在本發(fā)明的半導(dǎo)體裝置具備第二MIS晶體管的情況下，最好第一柵電極及第二柵電極相互間的硅化物組成不同，并且第一柵極絕緣膜及第二柵極絕緣膜為由強(qiáng)電介質(zhì)制成的柵極絕緣膜。
在本發(fā)明的半導(dǎo)體裝置具備第二MIS晶體管的情況下，絕緣膜也可以將第二柵電極上也覆蓋。
在本發(fā)明的半導(dǎo)體裝置具備第二MIS晶體管的情況下，最好絕緣膜具有第一絕緣膜和第二絕緣膜，在第一柵電極及第二柵電極之上，僅形成有絕緣膜當(dāng)中的第二絕緣膜，在第一源漏區(qū)域及第二源漏區(qū)域之上，依次形成有第一絕緣膜及第二絕緣膜。
在本發(fā)明的半導(dǎo)體裝置具備第二MIS晶體管的情況下，最好還具備形成于第一柵電極的側(cè)面上的第一側(cè)壁、形成于第二柵電極的側(cè)面上的第二側(cè)壁，絕緣膜具有第一絕緣膜和第二絕緣膜，在第一柵電極及第二柵電極之上，僅形成有絕緣膜當(dāng)中的第二絕緣膜，在第一源漏區(qū)域及第二源漏區(qū)域之上，僅形成有絕緣膜當(dāng)中的第二絕緣膜，在第一側(cè)壁及第二側(cè)壁的側(cè)面上，依次形成有第一絕緣膜及第二絕緣膜。
在本發(fā)明的半導(dǎo)體裝置具備第二MIS晶體管的情況下，最好在第二柵電極之上不形成絕緣膜。
在本發(fā)明的半導(dǎo)體裝置具備第二MIS晶體管的情況下，最好絕緣膜具有第一絕緣膜和第二絕緣膜，在第一柵電極之上，僅形成有絕緣膜當(dāng)中的第二絕緣膜，在第一源漏區(qū)域之上，依次形成有第一絕緣膜及第二絕緣膜，在第二源漏區(qū)域之上，僅形成有絕緣膜當(dāng)中的第一絕緣膜。
在本發(fā)明的半導(dǎo)體裝置具備第二MIS晶體管的情況下，最好絕緣膜具有第一絕緣膜、與第一絕緣膜相比膜厚更薄的第二絕緣膜，在第一柵電極之上及第一源漏區(qū)域之上，僅形成有絕緣膜當(dāng)中的第一絕緣膜，在第二源漏區(qū)域之上，僅形成有絕緣膜當(dāng)中的第二絕緣膜。
在本發(fā)明的半導(dǎo)體裝置具備第二MIS晶體管的情況下，最好還具備形成于第一柵電極的側(cè)面上的第一側(cè)壁、形成于第二柵電極的側(cè)面上的第二側(cè)壁，絕緣膜具有第一絕緣膜、與第一絕緣膜相比膜厚更薄的第二絕緣膜，在第一柵電極之上及第一源漏區(qū)域之上，僅形成有絕緣膜當(dāng)中的第一絕緣膜，在第一側(cè)壁的側(cè)面上，依次形成有第二絕緣膜及第一絕緣膜，在第二源漏區(qū)域之上及第二側(cè)壁的側(cè)面上，僅形成有絕緣膜當(dāng)中的第二絕緣膜。
在本發(fā)明的半導(dǎo)體裝置具備第二MIS晶體管的情況下，最好在第二源漏區(qū)域之上夾隔絕緣膜地形成有層間絕緣膜，在第一源漏區(qū)域之上不形成層間絕緣膜。
在本發(fā)明的半導(dǎo)體裝置中，最好絕緣膜具有第一絕緣膜和第二絕緣膜，在第一柵電極之上，僅形成有絕緣膜當(dāng)中的第二絕緣膜，在第一源漏區(qū)域之上，依次形成有第一絕緣膜及第二絕緣膜。
本發(fā)明的半導(dǎo)體裝置的制造方法的特征為，具備在半導(dǎo)體區(qū)域的第一區(qū)域上形成第一柵極絕緣膜的工序(a)；在第一柵極絕緣膜上形成具有柵極圖案的第一柵極形成用硅膜的工序(b)；在第一區(qū)域的第一柵極形成用硅膜的側(cè)方形成第一導(dǎo)電型的第一源漏區(qū)域的工序(c)；在工序(c)之后，通過在第一柵極形成用硅膜之上沉積第一金屬膜并進(jìn)行熱處理，形成將第一柵極形成用硅膜利用第一金屬膜完全硅化物化了的第一柵電極的工序(d)；在第一柵電極及第一源漏區(qū)域上形成使第一區(qū)域產(chǎn)生應(yīng)力應(yīng)變的絕緣膜的工序(e)。
根據(jù)本發(fā)明的半導(dǎo)體裝置的制造方法，由于在將具有柵極圖案的第一柵極形成用硅膜完全硅化物化而形成了第一柵電極后，在第一柵電極及第一源漏區(qū)域上，形成在半導(dǎo)體區(qū)域的第一區(qū)域上使該第一區(qū)域產(chǎn)生應(yīng)力應(yīng)變的絕緣膜(即應(yīng)力膜)，因此可以使第一晶體管的第一柵電極的下側(cè)部分，即溝道區(qū)域可靠地產(chǎn)生應(yīng)力應(yīng)變。其結(jié)果為，可以提高第一晶體管的電氣特性。
在本發(fā)明的半導(dǎo)體裝置的制造方法中，最好在工序(a)中，在半導(dǎo)體區(qū)域的第二區(qū)域上形成第二柵極絕緣膜，在工序(b)中，在第二柵極絕緣膜上形成具有柵極圖案的第二柵極形成用硅膜，工序(c)包括在第二區(qū)域的第二柵極形成用硅膜的側(cè)方形成第二導(dǎo)電型的第二源漏區(qū)域的工序，在工序(d)中，通過在第二柵極形成用硅膜之上沉積第一金屬膜并進(jìn)行熱處理，形成將第二柵極形成用硅膜利用第一金屬膜完全硅化物了的第二柵電極。
本發(fā)明的半導(dǎo)體裝置的制造方法在第二區(qū)域上形成第二柵極絕緣膜的情況下，最好在工序(c)和工序(d)之間，還具備在第一區(qū)域及第二區(qū)域之上形成使第一區(qū)域產(chǎn)生應(yīng)力應(yīng)變的第一絕緣膜的工序(f)；將第一柵極形成用硅膜及第二柵極形成用硅膜之上的第一絕緣膜去除的工序(g)，在工序(e)中，以覆蓋第一柵電極、第二柵電極、第一源漏區(qū)域及第二源漏區(qū)域的方式，形成成為絕緣膜的第二絕緣膜。這樣設(shè)置的話，即使為了將第一及第二柵電極完全硅化物化，將第一絕緣膜的各柵極形成用硅膜的上側(cè)部分去除，由于以覆蓋第一柵電極、第二柵電極、第一源漏區(qū)域及第二源漏區(qū)域的方式，形成成為絕緣膜的第二絕緣膜，因此可以使第一晶體管的第一柵電極的下側(cè)部分，即溝道區(qū)域可靠地產(chǎn)生應(yīng)力應(yīng)變。
本發(fā)明的半導(dǎo)體裝置的制造方法在第二區(qū)域上形成第二柵極絕緣膜的情況下，最好在工序(c)和工序(d)之間，具備在第一區(qū)域及第二區(qū)域之上形成使第一區(qū)域產(chǎn)生應(yīng)力應(yīng)變的第一絕緣膜的工序(f)；將第一柵極形成用硅膜及第二柵極形成用硅膜之上的第一絕緣膜去除的工序(g)，在工序(d)和工序(e)之間，具備將第一區(qū)域及第二區(qū)域之上的第一絕緣膜去除的工序(h)，在工序(e)中，以覆蓋第一柵電極、第二柵電極、第一源漏區(qū)域及第二源漏區(qū)域的方式，形成成為絕緣膜的第二絕緣膜。
本發(fā)明的半導(dǎo)體裝置的制造方法在第二區(qū)域上形成第二柵極絕緣膜的情況下，也可以在工序(b)和工序(c)之間，具備在第一柵極形成用硅膜及第二柵極形成用硅膜的側(cè)面上，形成第一側(cè)壁及第二側(cè)壁的工序(f)，在工序(c)和工序(d)之間，具備在第一區(qū)域及第二區(qū)域之上形成使第一區(qū)域產(chǎn)生應(yīng)力應(yīng)變的第一絕緣膜的工序(g)；將第一柵極形成用硅膜及第二柵極形成用硅膜之上的第一絕緣膜去除的工序(h)，在工序(d)和工序(e)之間，具備將第一源漏區(qū)域及第二源漏區(qū)域之上的第一絕緣膜去除而在第一側(cè)壁及第二側(cè)壁的側(cè)面上殘留第一絕緣膜的工序(i)，在工序(e)中，以覆蓋第一柵電極、第二柵電極、第一源漏區(qū)域及第二源漏區(qū)域的方式，形成成為絕緣膜的第二絕緣膜。
本發(fā)明的半導(dǎo)體裝置的制造方法在第二區(qū)域上形成第二柵極絕緣膜的情況下，最好在工序(c)和工序(d)之間，具備在第一區(qū)域及第二區(qū)域之上形成了使第一區(qū)域產(chǎn)生應(yīng)力應(yīng)變的第一絕緣膜后，在第一絕緣膜上形成層間絕緣膜的工序(f)；將第一柵極形成用硅膜及第二柵極形成用硅膜之上的第一絕緣膜及層間絕緣膜去除的工序(g)；在工序(g)之后，將第一區(qū)域之上的層間絕緣膜去除的工序(h)，在工序(e)中，在第一區(qū)域及第二區(qū)域之上形成了第二絕緣膜后，通過將形成于第二區(qū)域之上的第二絕緣膜去除，形成由第二絕緣膜構(gòu)成的絕緣膜。這樣設(shè)置的話，就可以減少在形成于半導(dǎo)體區(qū)域的第二區(qū)域中的第二晶體管的第二柵電極的下側(cè)部分，即第二晶體管的溝道區(qū)域中產(chǎn)生的應(yīng)力應(yīng)變。
本發(fā)明的半導(dǎo)體裝置的制造方法在第二區(qū)域上形成第二柵極絕緣膜的情況下，也可以在工序(c)和工序(d)之間，具備在第一區(qū)域及第二區(qū)域之上形成了使第一區(qū)域產(chǎn)生應(yīng)力應(yīng)變的第一絕緣膜后，在第一絕緣膜上形成層間絕緣膜的工序(f)；將第一柵極形成用硅膜及第二柵極形成用硅膜之上的第一絕緣膜及層間絕緣膜去除的工序(g)；在工序(g)之后，將第一區(qū)域之上的層間絕緣膜及第一絕緣膜去除的工序(h)，在工序(e)中，在第一區(qū)域及第二區(qū)域之上形成了第二絕緣膜后，通過將形成于第二區(qū)域之上的第二絕緣膜去除，形成由第二絕緣膜構(gòu)成的絕緣膜。
本發(fā)明的半導(dǎo)體裝置的制造方法在第二區(qū)域上形成第二柵極絕緣膜的情況下，也可以在工序(b)和工序(c)之間，具備在第一柵極形成用硅膜及第二柵極形成用硅膜的側(cè)面上，形成第一側(cè)壁及第二側(cè)壁的工序(f)，在工序(c)和工序(d)之間，具備在第一區(qū)域及第二區(qū)域之上形成了使第一區(qū)域產(chǎn)生應(yīng)力應(yīng)變的第一絕緣膜后，在第一絕緣膜上形成層間絕緣膜的工序(g)；將第一柵極形成用硅膜及第二柵極形成用硅膜之上的第一絕緣膜及層間絕緣膜去除的工序(h)；在工序(h)之后，將第一區(qū)域之上的層間絕緣膜去除的工序(i)；在工序(i)之后，將第一源漏區(qū)域之上的第一絕緣膜去除，在第一側(cè)壁的側(cè)面上殘留第一絕緣膜的工序(i)，在工序(e)中，在第一區(qū)域及第二區(qū)域之上形成了第二絕緣膜后，通過將形成于第二區(qū)域之上的第二絕緣膜去除，而形成由第二絕緣膜構(gòu)成的絕緣膜。
根據(jù)本發(fā)明的半導(dǎo)體裝置及其制造方法，由于即使在具有被FUSI化了的柵電極的半導(dǎo)體裝置中，也可以有效地形成應(yīng)力膜，因此可以提高半導(dǎo)體裝置的電氣特性，例如電流驅(qū)動(dòng)能力。


圖1是表示本發(fā)明的實(shí)施方式1的半導(dǎo)體裝置的剖面圖。
圖2(a)～(d)是表示本發(fā)明的實(shí)施方式1的半導(dǎo)體裝置的制造方法的工序順序的剖面圖。
圖3(a)～(d)是表示本發(fā)明的實(shí)施方式1的半導(dǎo)體裝置的制造方法的工序順序的剖面圖。
圖4(a)～(c)是表示本發(fā)明的實(shí)施方式1的變形例1的半導(dǎo)體裝置的制造方法的要部的工序順序的剖面圖。
圖5(a)～(c)是表示本發(fā)明的實(shí)施方式1的變形例2的半導(dǎo)體裝置的制造方法的要部的工序順序的剖面圖。
圖6(a)～(d)是表示本發(fā)明的實(shí)施方式1的變形例3的半導(dǎo)體裝置的制造方法的要部的工序順序的剖面圖。
圖7是表示本發(fā)明的實(shí)施方式2的半導(dǎo)體裝置的剖面圖。
圖8(a)～(d)是表示本發(fā)明的實(shí)施方式2的半導(dǎo)體裝置的制造方法的要部的工序順序的剖面圖。
圖9(a)及(b)是表示本發(fā)明的實(shí)施方式2的半導(dǎo)體裝置的制造方法的要部的工序順序的剖面圖。
圖1 0(a)～(d)是表示本發(fā)明的實(shí)施方式2的變形例1的半導(dǎo)體裝置的制造方法的要部的工序順序的剖面圖。
圖1 1(a)～(d)是表示本發(fā)明的實(shí)施方式2的變形例2的半導(dǎo)體裝置的制造方法的要部的工序順序的剖面圖。
圖12(a)～(c)是表示以往的半導(dǎo)體裝置的制造方法的要部的工序順序的剖面圖。
其中，Rn n型MIS晶體管形成區(qū)域，Rp p型MIS晶體管形成區(qū)域，1 半導(dǎo)體基板，2 元件分離區(qū)域，3A 柵極絕緣膜，3B 柵極絕緣膜，4A 柵極形成用硅膜，4B 柵極形成用硅膜，5A 柵上保護(hù)絕緣膜(第一保護(hù)膜)，5B 柵上保護(hù)絕緣膜(第二保護(hù)膜)，6A n型柵形成部，6B p型柵形成部，7A n型擴(kuò)張區(qū)域，7B p型擴(kuò)張區(qū)域，8A 第一側(cè)壁，8B 第一側(cè)壁，9A 第二側(cè)壁，9B 第二側(cè)壁，10A n型源漏區(qū)域，10a 硅化物膜，10B p型源漏區(qū)域，10b 硅化物膜，12 第一基底絕緣膜(第一絕緣膜)，13 第一層間絕緣膜，14 第二層間絕緣膜，14a 接觸孔，14b 接觸孔，16A 接觸塞，16B 接觸塞，17 第二基底絕緣膜(第二絕緣膜)，17A 第二基底絕緣膜(第二絕緣膜)，23A 柵極絕緣膜(high-k膜)，23B 柵極絕緣膜(high-k膜)，24A 完全硅化物柵電極(第一柵電極)，24B 完全硅化物柵電極(第二柵電極)，24C 完全硅化物柵電極(第二柵電極)，100A n型MIS晶體管，100B p型MIS晶體管具體實(shí)施方式
(實(shí)施方式1)在參照附圖的同時(shí)對(duì)本發(fā)明的實(shí)施方式1進(jìn)行說明。
圖1表示了本發(fā)明的實(shí)施方式1的半導(dǎo)體裝置的剖面構(gòu)成。如圖1所示，例如由硅(Si)制成的半導(dǎo)體基板1被由窄溝隔離(STI)形成的元件分離區(qū)域2，劃分為n型MIS晶體管形成區(qū)域Rn和p型MIS晶體管形成區(qū)域Rp。
形成于n型MIS晶體管形成區(qū)或Rn中的n型MIS晶體管100A由形成于半導(dǎo)體基板1的p型溝區(qū)域(未圖示)上的例如由氧氮化硅(SiON)制成的柵極絕緣膜3A、形成于該柵極絕緣膜3A之上的由鎳(Ni)FUSI化了的完全硅化物柵電極24A、形成于半導(dǎo)體基板1的上部的完全硅化物柵電極24A的兩個(gè)側(cè)方的n型擴(kuò)張區(qū)域7A、與該n型擴(kuò)張區(qū)域7A連接而形成于其外側(cè)并且具有比n型擴(kuò)張區(qū)域7A更深的接合的n型源漏區(qū)域10A構(gòu)成。在n型源漏區(qū)域10A的上部形成有由鎳硅化物制成的硅化物膜10a。
同樣地，形成于p型MIS晶體管形成區(qū)域Rp中的p型MIS晶體管100B由形成于半導(dǎo)體基板1的n型溝區(qū)域(未圖示)上的由氧氮化硅制成的柵極絕緣膜3B、形成于該柵極絕緣膜3B之上的由鎳FUSI化了的完全硅化物電極24B、形成于半導(dǎo)體基板1的上部的完全硅化物柵電極24B的兩個(gè)側(cè)方的p型擴(kuò)張區(qū)域7B、與該p型擴(kuò)張區(qū)域7B連接而形成于其外側(cè)并且具有比p型擴(kuò)張區(qū)域7B更深的接合的p型源漏區(qū)域10B構(gòu)成。在p型源漏區(qū)域10B的上部形成有由鎳硅化物制成的硅化物膜10a。
在各完全硅化物柵電極24A及24B的柵長度方向的兩個(gè)側(cè)面上，分別形成有夾設(shè)了例如由氧化硅制成的剖面L字形的第一側(cè)壁8A及8B的由氮化物(Si3N4)制成的第二側(cè)壁9A及9B。
在半導(dǎo)體基板1的主面上以及各第二側(cè)壁9A及9B的外側(cè)的側(cè)面上，形成有由氮化硅(Si3N4)制成的第一基底絕緣膜12。另外，在第一基底絕緣膜12之上，遍布包括各完全硅化物柵電極24A及24B以及各第二側(cè)壁9A及9B的各自露出的上面的全面，形成有由氮化硅制成的第二基底絕緣膜17。這里，在各完全硅化物柵電極24A及24B之上，未形成第一基底絕緣膜12，僅形成有第二基底絕緣膜17。
在第二基底絕緣膜17之上，形成有由氧化硅制成的第二層間絕緣膜14，其上部被平坦化，該第二層間絕緣膜14的各源漏區(qū)域10A及10B的上側(cè)部分，分別形成有與各源漏區(qū)域10A及10B的硅化物膜10a及10b連接的鈦(Ti)和氮化鈦(TiN)的疊層膜及由鎢(W)制成的接觸塞16A及16B。
作為實(shí)施方式1的特征，第一基底絕緣膜12作為具有拉伸應(yīng)力的應(yīng)力膜發(fā)揮作用，另外還作為在第二層間絕緣膜14上形成用于形成各接觸塞16A及16B的各接觸孔14a及14b時(shí)的蝕刻應(yīng)力膜發(fā)揮作用。而且，本申請(qǐng)說明書中，所謂具有拉伸應(yīng)力的應(yīng)力膜是指，可以沿位于半導(dǎo)體基板1的各完全硅化物柵電極24A及24B的正下方的溝道區(qū)域的柵長度方向施加拉伸應(yīng)力的膜。
另外，第二基底絕緣膜17與第一基底絕緣膜12相同，作為具有拉伸應(yīng)力的應(yīng)力膜及各接觸孔14a及14b形成時(shí)的蝕刻阻止膜發(fā)揮作用，被形成于第一基底絕緣膜12之上，并且被以將各第二側(cè)壁9A及9B的上面以及各完全硅化物柵電極24A及24B的上面都不間斷地全面地覆蓋的方式形成。由此，第二基底絕緣膜17與未將各完全硅化物柵電極24A及24B的上面覆蓋而被不連續(xù)地形成的第一基底絕緣膜12相比，可以可靠地向各溝道區(qū)域施加拉伸應(yīng)力。其結(jié)果是，特別是對(duì)于n型MIS晶體管100A，利用施加于該n型MIS晶體管100A的溝道區(qū)域上的拉伸應(yīng)力，其電流驅(qū)動(dòng)能力提高。
以下，將在參照附圖的同時(shí)對(duì)被如前所述地構(gòu)成的半導(dǎo)體裝置的制造方法進(jìn)行說明。
圖2(a)～圖2(d)及圖3(a)～圖3(d)表示了本發(fā)明的實(shí)施方式1的半導(dǎo)體裝置的制造方法的工序順序的剖面構(gòu)成。
首先，如圖2(a)所示，在由硅制成的半導(dǎo)體基板1之上，利用通常的元件分離形成法，形成由窄溝隔離(STI)構(gòu)成的元件分離區(qū)域2。這樣，就將半導(dǎo)體基板1劃分為成為n型MIS晶體管的活性區(qū)域的n型MIS晶體管形成區(qū)域Rn和成為p型MIS晶體管的活性區(qū)域的p型MIS晶體管形成區(qū)域Rp。接下來，向半導(dǎo)體基板1的n型MIS晶體管形成區(qū)域Rn中注入p型雜質(zhì)，形成p型溝區(qū)域(未圖示)。接下來，向半導(dǎo)體基板1的p型MIS晶體管形成區(qū)域Rp中注入n型雜質(zhì)，形成n型溝區(qū)域(未圖示)。而且，可以不管p型溝區(qū)域和n型溝區(qū)域的形成順序。
接下來，在半導(dǎo)體基板1之上，依次形成成為柵極絕緣膜的厚度為2nm的氧氮化硅膜、成為柵極形成用硅膜的厚度為100nm的多晶硅膜及成為保護(hù)該多晶硅膜的保護(hù)絕緣膜的氧化硅膜。而且，成為柵極絕緣膜的氧氮化硅膜既可以在利用熱氧化法形成了氧化硅膜后，通過利用等離子體氮化法向所形成的氧化硅膜中導(dǎo)入氮來形成，另外也可以通過對(duì)半導(dǎo)體基板1進(jìn)行氧化氮化處理來形成。接下來，通過利用光刻法及各向異性的干式蝕刻法，依次蝕刻氧化硅膜、多晶硅膜及氧氮化硅膜，由氧氮化硅膜形成柵極絕緣膜3A及3B，由多晶硅膜形成柵極形成用硅膜4A及4B，另外由氧化硅膜形成保護(hù)各柵極形成用硅膜4A及4B的柵上保護(hù)絕緣膜5A及5B。這里，對(duì)于氧化硅膜及氧氮化硅膜，使用以氟碳為主成分的蝕刻氣體，對(duì)于多晶硅膜，使用以氯或溴化氫為主成分的蝕刻氣體。這樣，在半導(dǎo)體基板1上的n型MIS晶體管形成區(qū)域Rn中，可以形成由柵極絕緣膜3A、柵極形成用硅膜4A及柵上保護(hù)絕緣膜5A構(gòu)成的n型柵形成部6A。與此同時(shí)，在半導(dǎo)體基板1的p型MIS晶體管形成區(qū)域Rp中，可以形成由柵極絕緣膜3B、柵極形成用硅膜4B及柵上保護(hù)絕緣膜5B構(gòu)成的p型柵形成部6B。
接下來，通過向半導(dǎo)體基板1的n型MIS晶體管形成區(qū)域Rn中，以n型柵形成部6A作為掩模而離子注入n型雜質(zhì)，在半導(dǎo)體基板1的n型柵形成部6A的兩個(gè)側(cè)方形成n型擴(kuò)張區(qū)域7A。另外，其后，也可以通過以n型柵形成部6A作為掩模，向半導(dǎo)體基板1的n型MIS晶體管形成區(qū)域Rn中離子注入p型雜質(zhì)，在各n型擴(kuò)張區(qū)域7A的下側(cè)形成p型袋區(qū)域(未圖示)。而且，形成n型擴(kuò)張區(qū)域7A時(shí)的離子注入條件例如設(shè)為，使用砷離子，將注入能量設(shè)為3keV，將注入劑量設(shè)為1×1015/cm2。另外，形成p型袋區(qū)域時(shí)的離子注入條件例如設(shè)為，使用硼離子，將注入能量設(shè)為10keV，將注入劑量設(shè)為1×1013/cm2。
接下來，通過向半導(dǎo)體基板1的p型MIS晶體管形成區(qū)域Rp中，以p型柵形成部6B作為掩模而離子注入p型雜質(zhì)，在半導(dǎo)體基板1的p型柵形成部6B的兩個(gè)側(cè)方形成p型擴(kuò)張區(qū)域7B。另外，其后，也可以通過以p型柵形成部6B作為掩模，向半導(dǎo)體基板1的p型MIS晶體管形成區(qū)域Rp中離子注入n型雜質(zhì)，在各p型擴(kuò)張區(qū)域7B的下側(cè)形成n型袋區(qū)域(未圖示)。而且，形成p型擴(kuò)張區(qū)域7B時(shí)的離子注入條件例如設(shè)為，使用硼離子，將注入能量設(shè)為0.5keV，將注入劑量設(shè)為1×1014/cm2。另外，形成n型袋區(qū)域時(shí)的離子注入條件例如設(shè)為，使用砷離子，將注入能量設(shè)為30keV，將注入劑量設(shè)為1×1013/cm2。另外，n型擴(kuò)張區(qū)域7A、p型袋區(qū)域、p型擴(kuò)張區(qū)域7B及n型袋區(qū)域的形成順序并不限定于此。
然后，如圖2(b)所示，例如利用CVD法，在半導(dǎo)體基板1上遍及包括各柵形成部6A及6B的全面，依次形成由厚度10nm的氧化硅構(gòu)成的第一絕緣膜、由厚度60nm的氮化硅構(gòu)成的第二絕緣膜。其后，通過將第二絕緣膜及第一絕緣膜各向異性地依次回蝕(etchback)，在n型柵形成部6A及p型柵形成部6B的各側(cè)面上，形成由第一絕緣膜構(gòu)成而截面為L字形的第一側(cè)壁8A及8B，以及在該第一側(cè)壁8A及8B上形成由第二絕緣膜構(gòu)成的第二側(cè)壁9A及9B。而且，第一側(cè)壁8A及8B并不一定需要設(shè)置。
接下來，通過向半導(dǎo)體基板1的n型MIS晶體管形成區(qū)域Rn中，以n型柵形成部6A以及各側(cè)壁8A及9A作為掩模，在注入能量為10keV，并且注入劑量為1×1 015/cm2的注入條件下，離子注入作為n型雜質(zhì)的砷離子，在半導(dǎo)體基板1的各側(cè)壁8A及9A的兩個(gè)側(cè)方形成與n型擴(kuò)張區(qū)域7A連接的n型源漏區(qū)域10A。
接下來，通過向半導(dǎo)體基板1的p型MIS晶體管形成區(qū)域Rp中，以p型柵形成部6B以及各側(cè)壁8B及9B作為掩模，在注入能量為2keV，并且注入劑量為1×1015/cm2的注入條件下，離子注入作為p型雜質(zhì)的硼離子，在半導(dǎo)體基板1的各側(cè)壁8B及9B的兩個(gè)側(cè)方形成與p型擴(kuò)張區(qū)域7B連接的p型源漏區(qū)域10B。
然后，如圖2(c)所示，例如利用濺射法，在半導(dǎo)體基板1上的全面，形成由厚度10nm的鎳(Ni)構(gòu)成的金屬膜。接下來，對(duì)形成了金屬膜的半導(dǎo)體基板1在溫度為500℃的氮?dú)鈿夥障逻M(jìn)行20秒左右的熱處理，通過使金屬膜和與之接觸的硅相互反應(yīng)，在n型源漏區(qū)域10A及p型源·漏區(qū)域10B的上部，分別選擇性地形成硅化物膜10a及10b。其后，將未與硅反應(yīng)而殘留的金屬膜例如利用硫酸與過氧化氫水的混合溶液蝕刻去除。
然后，如圖2(d)所示，利用等離子體CVD法，在包括半導(dǎo)體基板1上的n型柵形成部6A以及各側(cè)壁8A及9A和p型柵形成部6B以及各側(cè)壁8B及9B的全面上，形成由拉伸應(yīng)力為2GPa而厚度為10nm的氮化硅構(gòu)成的第一基底絕緣膜12。其后，利用CVD法，在第一基底絕緣膜12之上，形成由添加了磷(P)的氧化硅膜(PSG膜)構(gòu)成的厚度為500nm的第一層間絕緣膜13。而且，在實(shí)施方式1中，第一基底絕緣膜12是具有拉伸應(yīng)力的應(yīng)力膜，并且在后面工序中形成的第二層間絕緣膜14上形成接觸孔時(shí)成為蝕刻阻止膜。
然后，如圖3(a)所示，通過利用化學(xué)機(jī)械研磨(CMP)法，研磨去除第一層間絕緣膜13及第二基底絕緣膜12，直至相對(duì)于所形成的第一層間絕緣膜13，柵上保護(hù)絕緣膜5A及5B露出，從而將第一層間絕緣膜13及從該第一層間絕緣膜13中露出的第一基底絕緣膜12及柵上保護(hù)絕緣膜5A及5B的上面平坦化。
然后，如圖3(b)所示，通過將由氧化硅構(gòu)成的各柵上保護(hù)絕緣膜5A及5B以及第一層間絕緣膜13利用例如使用了氫氟酸(HF)溶液的濕式蝕刻來蝕刻，而將各柵極形成用硅膜4A及4B露出，并且將第一層間絕緣膜13去除。這里，在第一層間絕緣膜13中，由于使用與柵上保護(hù)絕緣膜5A及5B相比蝕刻速率更高的絕緣膜，例如PSG膜，因此即使第一層間絕緣膜13的膜厚大于各柵上保護(hù)絕緣膜5A及5B的膜厚，也可以容易地去除。
然后，例如利用濺射法，在半導(dǎo)體基板1的全面上，形成由厚度為10nm的鎳構(gòu)成的金屬膜(未圖示)。接下來，對(duì)形成了金屬膜的半導(dǎo)體基板1，例如在溫度為400℃的氮?dú)鈿夥障逻M(jìn)行熱處理，通過使各柵極形成用硅膜4A及4B的多晶硅與和該多晶硅接觸的金屬相互反應(yīng)，將各柵極形成用硅膜4A及4B分別完全硅化物(FUSI)化，形成由鎳硅化物構(gòu)成的完全硅化物柵電極24A及24B。其后，通過將未反應(yīng)而殘留的金屬膜例如利用硫酸與過氧化氫水的混合溶液蝕刻而去除，即得到圖3(c)所示的構(gòu)造。
然后，如圖3(d)所示，例如利用等離子體CVD法，在半導(dǎo)體基板1上，并在包括第一基底絕緣膜12及從該第一基底絕緣膜12中露出的各完全硅化物柵電極24A及24B以及第二側(cè)壁9A及9B的上面的全面上，形成由拉伸應(yīng)力為2GPa而厚度為10nm的氮化硅構(gòu)成的第二基底絕緣膜17。接下來，利用CVD法，在第二基底絕緣膜17的全面上，形成由厚度為500nm而未添加雜質(zhì)的氧化硅(non-doped silicate glassNSG)膜構(gòu)成的第二層間絕緣膜14。其后，利用CMP法，研磨所形成的第二層間絕緣膜14的上面而將其平坦化。接下來，通過將第二層間絕緣膜14、第二基底絕緣膜17及第一基底絕緣膜12的n型MIS晶體管形成區(qū)域Rn的各n型源漏區(qū)域10A及p型MIS晶體管形成區(qū)域Rp的各p型源漏區(qū)域10B的上側(cè)部分依次蝕刻，分別形成到達(dá)形成于n型源漏區(qū)域10A的上部的硅化物膜10a的接觸孔14a、到達(dá)形成于p型源漏區(qū)域10B的上部的硅化物膜10b的接觸孔14b。此時(shí)，在將第二基底絕緣膜17作為蝕刻阻止膜來蝕刻第二層間絕緣膜14而形成了貫穿第二層間絕緣膜14的接觸孔后，通過將從該接觸孔中露出的第二基底絕緣膜17及第一基底絕緣膜12依次蝕刻，形成接觸孔14a及14b。其后，在包括所形成的接觸孔14a及14b的第二層間絕緣膜14上，利用CVD法，形成由Ti/TiN及W構(gòu)成的金屬膜。接下來，通過利用CMP法，將所形成的金屬膜的沉積于第二層間絕緣膜14上的部分研磨去除，在各接觸孔14a及14b中分別形成接觸塞16A及16B。接下來，在包括所形成的各接觸塞16A及16B的第二層間絕緣膜14上，形成與該接觸塞16A及16B連接的金屬配線(未圖示)。
如上說明所示，根據(jù)實(shí)施方式1的半導(dǎo)體裝置的制造方法，將作為蝕刻阻止膜及具有拉伸應(yīng)力的應(yīng)力膜發(fā)揮作用的第二基底絕緣膜17，以在第一基底絕緣膜12之上，并且在各第二側(cè)壁9A及9B的上面以及各完全硅化物柵電極24A及24B的上面連續(xù)地覆蓋的方式形成。這樣，由于第二基底絕緣膜17可以向n型MIS晶體管100A的溝道區(qū)域可靠地施加拉伸應(yīng)力，因此n型MIS晶體管100A因所施加的拉伸應(yīng)力而使電流驅(qū)動(dòng)能力提高。
(實(shí)施方式1的變形例1)以下，將在參照附圖的同時(shí)，對(duì)本發(fā)明的實(shí)施方式1的變形例1進(jìn)行說明。
圖4(a)～圖4(c)表示了本發(fā)明的實(shí)施方式1的變形例1的半導(dǎo)體裝置的制造方法的要部的工序順序的剖面構(gòu)成。而且，在以下的各變形例中，對(duì)于與圖2及圖3所示的構(gòu)成構(gòu)件相同的構(gòu)成構(gòu)件使用相同的符號(hào)。
首先，如圖4(a)所示，利用與實(shí)施方式1相同的制造方法，去除了第一層間絕緣膜13及各柵上保護(hù)絕緣膜5A及5B后，得到形成了完全硅化物柵電極24A及24B的構(gòu)造。
然后，如圖4(b)所示，例如利用以四氟化碳(CF4)等作為蝕刻氣體的低蝕刻速率的各向同性干式蝕刻，去除第一基底絕緣膜12。
然后，如圖4(c)所示，例如利用等離子體CVD法，在半導(dǎo)體基板1上，并在包括各硅化物膜10a及10b、各完全硅化物柵電極24A及24B以及各側(cè)壁8A、8B、9A及9B的露出面的全面上，形成由拉伸應(yīng)力為2GPa而厚度為20nm的氮化硅構(gòu)成的第二基底絕緣膜17A。其后，與實(shí)施方式1相同，分別形成第二層間絕緣膜14以及與各源漏區(qū)域10A及10B的硅化物膜10a及10b連接的接觸塞16A及16B。
像這樣，即使采用變形例1的制造方法，也可以利用將半導(dǎo)體基板1上連續(xù)地覆蓋的第二基底絕緣膜17A，獲得與實(shí)施方式1相同的效果。
(實(shí)施方式1的變形例2)以下，將在參照附圖的同時(shí)，對(duì)本發(fā)明的實(shí)施方式1的變形例2進(jìn)行說明。
圖5(a)～圖5(c)表示了本發(fā)明的實(shí)施方式1的變形例2的半導(dǎo)體裝置的制造方法的要部的工序順序的剖面構(gòu)成。
首先，如圖5(a)所示，利用與實(shí)施方式1相同的制造方法，去除了第一層間絕緣膜13及各柵上保護(hù)絕緣膜5A及5B后，得到形成了完全硅化物柵電極24A及24B的構(gòu)造。
然后，如圖5(b)所示，例如利用以CHF3等作為蝕刻氣體的各向異性干式蝕刻，殘留各第二側(cè)壁9A及9B的兩個(gè)側(cè)面上部分地去除第一基底絕緣膜12。
然后，如圖5(c)所示，例如利用等離子體CVD法，在包括半導(dǎo)體基板1上的各硅化物膜10a及10b的上面、各完全硅化物柵電極24A及24B的上面、第二側(cè)壁9A及9B的上面及第一基底絕緣膜12的上面的全面上，形成由拉伸應(yīng)力為2GPa而厚度為20nm的氮化硅構(gòu)成的第二基底絕緣膜17A。其后，與實(shí)施方式1相同，分別形成第二層間絕緣膜14以及與各源漏區(qū)域10A及10B的硅化物膜10a及10b連接的接觸塞16A及16B。
像這樣，即使采用變形例2的制造方法，也可以利用將半導(dǎo)體基板1上連續(xù)地覆蓋的第二基底絕緣膜17A，獲得與實(shí)施方式1相同的效果。
(實(shí)施方式1的變形例3)以下，將在參照附圖的同時(shí)，對(duì)本發(fā)明的實(shí)施方式1的變形例3進(jìn)行說明。
圖6(a)～圖6(d)表示了本發(fā)明的實(shí)施方式1的變形例3的半導(dǎo)體裝置的制造方法的要部的工序順序的剖面構(gòu)成。
首先，如圖6(a)所示，利用與實(shí)施方式1相同的制造方法，去除了第一層間絕緣膜13及各柵上保護(hù)絕緣膜5A及5B，得到露出了各柵極形成用硅膜4A及4B的構(gòu)造。但是，本變形例中，取代由氧氮化硅構(gòu)成的柵極絕緣膜3A及3B，使用由氧化鉿(HfO2)或氮化鉿硅酸鹽(HfSiON)等的強(qiáng)電介質(zhì)膜，即所謂的High-k膜構(gòu)成的柵極絕緣膜23A及23B。而且，柵極絕緣膜23A及23B的厚度為2nm左右。另外，在柵極絕緣膜23A及23B與半導(dǎo)體基板1之間，也可以設(shè)置由厚度為1nm左右的氧化硅或氧氮化硅構(gòu)成的基底層。
然后，如圖6(b)所示，將p型MIS晶體管形成區(qū)域Rp的柵極形成用硅膜4B選擇性地蝕刻而將其上部去除。例如，將柵極形成用硅膜4B的上部蝕刻60nm，將其厚度設(shè)為40nm。而且，n型MIS晶體管形成區(qū)域Rn的未被蝕刻的柵極形成用硅膜4A的厚度為100nm。
然后，例如利用濺射法，在半導(dǎo)體基板1上的全面，形成由厚度為60nm的鎳構(gòu)成的金屬膜(未圖示)。接下來，對(duì)形成了金屬膜的半導(dǎo)體基板1，例如在溫度為400℃的氮?dú)鈿夥罩羞M(jìn)行熱處理，通過使各柵極形成用硅膜4A及4B的多晶硅與和該多晶硅接觸的金屬相互反應(yīng)，將各柵極形成用硅膜4A及4B分別完全硅化物(FUSI)化，形成由鎳硅化物構(gòu)成的完全硅化物柵電極24A及24C。此時(shí)，n型MIS晶體管形成區(qū)域Rn的完全硅化物柵電極24A的組成主要為NiSi。與之不同，p型MIS晶體管形成區(qū)域Rp的完全硅化物柵電極24C的組成主要為Ni3Si。其后，通過將因未反應(yīng)而殘留的金屬膜例如利用硫酸和過氧化氫水的混合溶液蝕刻去除，即得到圖6(c)所示的構(gòu)造。
然后，如圖6(d)所示，與實(shí)施方式1相同，分別形成第二基底絕緣膜17、第二層間絕緣膜14以及與各源漏區(qū)域10A及10B的硅化物膜10a及10b連接的接觸塞16A及16B。
像這樣，實(shí)施方式1的變形例3在柵極絕緣膜23A及23B中使用強(qiáng)電介質(zhì)材料的情況下，由于使p型MIS晶體管100B的完全硅化物柵電極24C的金屬組成高于n型MIS晶體管100A的完全硅化物柵電極24A的金屬組成，因此可以將p型MIS晶體管100B的閾值電壓設(shè)定為所需的值。
(實(shí)施方式2)以下，將在參照附圖的同時(shí)對(duì)本發(fā)明的實(shí)施方式2進(jìn)行說明。
圖7表示了本發(fā)明的實(shí)施方式2的半導(dǎo)體裝置的剖面構(gòu)成。圖7中，因?qū)εc圖1所示的構(gòu)成構(gòu)件相同的構(gòu)成構(gòu)件使用相同的構(gòu)成構(gòu)件，而將其說明省略。
如圖7所示，實(shí)施方式2中，以僅在n型MIS晶體管形成區(qū)域Rn中將n型MIS晶體管100A覆蓋的方式，選擇性地形成連續(xù)地形成的第二基底絕緣膜17。另外，在p型MIS晶體管形成區(qū)域Rp中，殘留有形成于第一基底絕緣膜12上的第一層間絕緣膜13。
像這樣，選擇性地形成于n型MIS晶體管形成區(qū)域Rn中的第二基底絕緣膜17與第一基底絕緣膜12相同，作為具有拉伸應(yīng)力的應(yīng)力膜及在形成接觸孔14a時(shí)的蝕刻阻止膜發(fā)揮作用，被形成于第一基底絕緣膜12之上，并且被以將各第二側(cè)壁9A及9B的上面以及完全硅化物柵電極24A的上面都不間斷地全面地覆蓋的方式形成。而且，第一基底絕緣膜12還作為形成接觸孔14b時(shí)的蝕刻阻止膜發(fā)揮作用。由此，第二基底絕緣膜17與在n型MIS晶體管形成區(qū)域Rn中未將完全硅化物柵電極24A的上面覆蓋而被不連續(xù)地形成的第一基底絕緣膜12相比，可以可靠地向溝道區(qū)域施加拉伸應(yīng)力。其結(jié)果是，n型MIS晶體管100A利用施加于該n型MIS晶體管100A的溝道區(qū)域上的拉伸應(yīng)力，使得其電流驅(qū)動(dòng)能力提高。
此外，實(shí)施方式2中，由于僅在n型MIS晶體管形成區(qū)域Rn中選擇性地形成第二基底絕緣膜17，因此對(duì)于p型MIS晶體管100B的溝道區(qū)域，不會(huì)被施加像n型MIS晶體管100A的溝道區(qū)域那樣很強(qiáng)的拉伸應(yīng)力應(yīng)變，所以是理想的。
以下，將在參照附圖的同時(shí)對(duì)被如前所述地構(gòu)成的半導(dǎo)體裝置的制造方法進(jìn)行說明。
圖8(a)～圖8(d)、圖9(a)及圖9(b)表示了本發(fā)明的實(shí)施方式2的半導(dǎo)體裝置的制造方法的要部的工序順序的剖面構(gòu)成。而且，圖8及圖9中，對(duì)于與圖2及圖3所示的實(shí)施方式1的構(gòu)成構(gòu)件相同的構(gòu)成構(gòu)件使用相同的符號(hào)。
首先，如圖8(a)所示，利用與實(shí)施方式1相同的制造方法，將第一層間絕緣膜13的上面平坦化，從該第一層間絕緣膜13中露出各柵上保護(hù)絕緣膜5A及5B。
然后，如圖8(b)所示，例如利用使用了氫氟酸溶液的濕式蝕刻，將各柵上保護(hù)絕緣膜5A及5B去除，得到露出各柵極形成用硅膜4A及4B的構(gòu)造。此時(shí)，即使第一層間絕緣膜13的上部被蝕刻也沒有問題。
然后，如圖8(c)所示，利用光刻法，在第一層間絕緣膜1 3上，形成在n型MIS晶體管形成區(qū)域Rn中具有開口圖案的第一光刻膠膜(未圖示)。而且，第一光刻膠膜只要在n型MIS晶體管形成區(qū)域Rn的至少活性區(qū)域上具有開口圖案即可。接下來，將所形成的第一光刻膠膜作為掩模，對(duì)第一層間絕緣膜13利用例如使用了氫氟酸溶液的濕式蝕刻進(jìn)行蝕刻，使第一基底絕緣膜12中的n型MIS晶體管形成區(qū)域Rn的活性區(qū)域的上側(cè)部分露出。其后，將第一光刻膠膜利用拋光等去除。而且，在實(shí)施方式2中，在第一層間絕緣膜13中，最好使用與第一側(cè)壁8A相比蝕刻速率更高的絕緣膜，例如PSG膜等。這樣，就可以抑制由在蝕刻第一層間絕緣膜13時(shí)產(chǎn)生的第一側(cè)壁8A的蝕刻造成的后退。而且，這里，雖然在p型MIS晶體管形成區(qū)域Rp中殘留有第一層間絕緣膜13，然而也可以像實(shí)施方式1那樣，即使在p型MIS晶體管形成區(qū)域Rp中，也將第一層間絕緣膜13去除。但是，實(shí)施方式2中，由于在后面工序中，對(duì)于第一基底絕緣膜17，將其p型MIS晶體管形成區(qū)域Rp去除，因此作為針對(duì)第一基底絕緣膜17的蝕刻阻止膜，最好不殘留第一層間絕緣膜13。
然后，例如利用濺射法，在半導(dǎo)體基板1上的全面，形成由厚度為100nm的鎳構(gòu)成的金屬膜(未圖示)。接下來，對(duì)形成了金屬膜的半導(dǎo)體基板1，例如在溫度為400℃的氮?dú)鈿夥罩羞M(jìn)行熱處理，通過使各柵極形成用硅膜4A及4B的多晶硅與和該多晶硅接觸的金屬相互反應(yīng)，將各柵極形成用硅膜4A及4B分別完全硅化物(FUSI)化，形成由鎳硅化物構(gòu)成的完全硅化物柵電極24A及24C。其后，通過將因未反應(yīng)而殘留的金屬膜例如利用硫酸和過氧化氫水的混合溶液蝕刻去除，即得到圖8(c)所示的構(gòu)造。
然后，如圖9(a)所示，例如利用等離子體CVD法，在半導(dǎo)體基板1上，并在n型MIS晶體管形成區(qū)域Rn中包括第一基底絕緣膜12及從該第一基底絕緣膜12中露出的完全硅化物柵電極24A及第二側(cè)壁9A的上面的全面上，另外，在p型MIS晶體管形成區(qū)域Rp中包括第一層間絕緣膜13及從該第一層間絕緣膜13中露出的第一基底絕緣膜12、完全硅化物柵電極24B及第二側(cè)壁9B的上面的全面上，形成由拉伸應(yīng)力為2GPa而厚度為10nm的氮化硅構(gòu)成的第二基底絕緣膜17。接下來，利用光刻法，在所形成的第二基底絕緣膜17上，形成在p型MIS晶體管形成區(qū)域Rp中具有開口圖案的第二光刻膠膜(未圖示)。其后，將所形成的第二光刻膠膜作為掩模，將第二基底絕緣膜17的p型MIS晶體管形成區(qū)域Rp蝕刻去除。這樣，就在n型MIS晶體管形成區(qū)域Rn中殘留第二基底絕緣膜17。其后，將第二光刻膠膜利用拋光等去除。
然后，如圖9(b)所示，利用CVD法，在n型MIS晶體管形成區(qū)域Rn中第二基底絕緣膜17上的全面，另外，在p型MIS晶體管形成區(qū)域Rp中，在第一層間絕緣膜13及從其中露出的第一基底絕緣膜12、第二側(cè)壁9B及完全硅化物柵電極24B上，形成厚度為500nm并作為未添加雜質(zhì)的氧化硅(NSG)膜的第二層間絕緣膜14。接下來，利用CMP法，研磨所形成的第二層間絕緣膜14的上面而將其平坦化。其后，與實(shí)施方式1相同，在n型MIS晶體管形成區(qū)域Rn中，對(duì)于第二層間絕緣膜14形成與形成于n型源漏區(qū)域10A的上部的硅化物膜10a連接的接觸塞16A。與此同時(shí)，在p型MIS晶體管形成區(qū)域Rp中，對(duì)于第二層間絕緣膜14及第一層間絕緣膜13形成與形成于p型源漏區(qū)域10B的上部的硅化物膜10b連接的接觸塞16B。這里，在n型MIS晶體管形成區(qū)域Rn的第二層間絕緣膜14中形成接觸孔14a時(shí)的蝕刻阻止膜主要為第二基底絕緣膜17，與之不同，在p型MIS晶體管形成區(qū)域Rp的第一層間絕緣膜13上形成接觸孔14b時(shí)的蝕刻阻止膜為第一基底絕緣膜12。接下來，在包括所形成的各接觸塞16A及16B的第二層間絕緣膜14上，形成與該接觸塞16A及16B連接的金屬配線(未圖示)。
如上說明所示，根據(jù)實(shí)施方式2的半導(dǎo)體裝置的制造方法，將作為蝕刻阻止膜及具有拉伸應(yīng)力的應(yīng)力膜發(fā)揮作用的第二基底絕緣膜17，相對(duì)于n型MIS晶體管形成區(qū)域Rn，以在第一基底絕緣膜12之上，并且在各第二側(cè)壁9A的上面以及各完全硅化物柵電極24A的上面連續(xù)地覆蓋的方式形成。由此，由于第二基底絕緣膜17可以向n型MIS晶體管100A的溝道區(qū)域可靠地施加拉伸應(yīng)力，因此n型MIS晶體管100A因所施加的拉伸應(yīng)力而使電流驅(qū)動(dòng)能力提高。
此外，實(shí)施方式2中，由于僅在n型MIS晶體管形成區(qū)域100A上選擇性地形成第二基底絕緣膜17，因此在p型MIS晶體管100B的溝道區(qū)域上，不會(huì)施加像n型MIS晶體管100A的溝道區(qū)域那樣很強(qiáng)的拉伸應(yīng)力應(yīng)變，所以是理想的。
而且，實(shí)施方式2中，雖然將p型MIS晶體管形成區(qū)域Rp的第二基底絕緣膜17完全地去除，然而也可以在接觸形成區(qū)域以外的p型MIS晶體管形成區(qū)域Rp中殘留第二基底絕緣膜17。該情況下，形成于p型源漏區(qū)域10B上的第二基底絕緣膜17被形成于第一層間絕緣膜13上。這樣，在p型源漏區(qū)域10B上，由于第一基底絕緣膜12與第二基底絕緣膜17不會(huì)直接接觸，因此第二基底絕緣膜1 7的拉伸應(yīng)力對(duì)于p型MIS晶體管100B的溝道區(qū)域，不會(huì)施加像在n型MIS晶體管100A的溝道區(qū)域中產(chǎn)生的那樣的很強(qiáng)的拉伸應(yīng)力應(yīng)變，所以是理想的。該情況下，p型MIS晶體管形成區(qū)域Rp中的接觸形成區(qū)域的第二基底絕緣膜17的去除最好在形成第二層間絕緣膜14之前進(jìn)行。
(實(shí)施方式2的變形例1)以下，將在參照附圖的同時(shí)對(duì)本發(fā)明的實(shí)施方式2的變形例1進(jìn)行說明。
圖10(a)～圖10(d)表示了本發(fā)明的實(shí)施方式2的變形例1的半導(dǎo)體裝置的制造方法的要部的工序順序的剖面構(gòu)成。而且，在以下的各變形例中，對(duì)于與圖2及圖3所示的構(gòu)成構(gòu)件相同的構(gòu)成構(gòu)件使用相同的符號(hào)。
首先，如圖10(a)所示，利用與實(shí)施方式2相同的制造方法，獲得如下的構(gòu)造，即，在n型MIS晶體管形成區(qū)域Rn及p型MIS晶體管形成區(qū)域Rp中分別形成了完全硅化物柵電極24A及24B后，將第一層間絕緣膜13中的n型MIS晶體管形成區(qū)域Rn中所含的部分選擇性地去除。
然后，如圖10(b)所示，例如利用以CF4等作為蝕刻氣體的低蝕刻速率的各向同性干式蝕刻，將形成于n型MIS晶體管形成區(qū)域Rn中的第一基底絕緣膜12去除。
然后，如圖10(c)所示，例如利用等離子體CVD法，在半導(dǎo)體基板1上，并在n型MIS晶體管形成區(qū)域Rn中包括各硅化物膜10a及完全硅化物柵電極24A的上面、第二側(cè)壁9A的上面及側(cè)面以及第一側(cè)壁8A的端面的全面上，另外，在p型MIS晶體管形成區(qū)域Rp中包括第一層間絕緣膜13及從該第一層間絕緣膜13中露出的第一基底絕緣膜12、完全硅化物柵電極24B及第二側(cè)壁9B的各露出面的全面上，形成由拉伸應(yīng)力為2GPa而厚度為10nm的氮化硅構(gòu)成的第二基底絕緣膜17A。接下來，將所形成的第二基底絕緣膜17A中的p型MIS晶體管形成區(qū)域Rp中所含的部分利用蝕刻去除。
然后，如圖10(d)所示，與實(shí)施方式2相同，在半導(dǎo)體基板1之上的全面形成作為NSG膜的第二層間絕緣膜14。其后，在n型MIS晶體管形成區(qū)域Rn中，對(duì)于第二層間絕緣膜14形成與形成于n型源漏區(qū)域10A的上部的硅化物膜10a連接的接觸塞16A。與此同時(shí)，在p型MIS晶體管形成區(qū)域Rp中，對(duì)于第二層間掩模14及第一層間絕緣膜13形成與形成于p型源漏區(qū)域10B的上部的硅化物膜10b連接的接觸塞16B。
像這樣，即使采用變形例1的制造方法，也可以利用將半導(dǎo)體基板1上的n型MIS晶體管形成區(qū)域Rn連續(xù)地覆蓋的第二基底絕緣膜17A，獲得與實(shí)施方式2相同的效果。
(實(shí)施方式2的變形例2)以下，將在參照附圖的同時(shí)對(duì)本發(fā)明的實(shí)施方式2的變形例2進(jìn)行說明。
圖11(a)～圖11(d)表示了本發(fā)明的實(shí)施方式2的變形例2的半導(dǎo)體裝置的制造方法的要部的工序順序的剖面構(gòu)成。
首先，如圖11(a)所示，利用與實(shí)施方式2相同的制造方法，獲得如下的構(gòu)造，即，在n型MIS晶體管形成區(qū)域Rn及p型MIS晶體管形成區(qū)域Rp中分別形成了完全硅化物柵電極24A及24B后，將第一層間絕緣膜13中的n型MIS晶體管形成區(qū)域Rn中所含的部分選擇性地去除。
然后，如圖11(b)所示，例如利用以CF4等作為蝕刻氣體的各向異性蝕刻，將殘留于n型MIS晶體管形成區(qū)域Rn中的第一基底絕緣膜12去除，而殘留其第二側(cè)壁9A的各側(cè)面上部分。
然后，如圖11(c)所示，例如利用等離子體CVD法，在半導(dǎo)體基板1上，并在n型MIS晶體管形成區(qū)域Rn中包括各硅化物膜10a、完全硅化物柵電極24A、第二側(cè)壁9A及第一基底絕緣膜12的各上面的全面上，另外，在p型MIS晶體管形成區(qū)域Rp中包括第一層間絕緣膜13及從該第一層間絕緣膜13中露出的第一基底絕緣膜12、完全硅化物柵電極24B及第二側(cè)壁9B的上面的全面上，形成由拉伸應(yīng)力為2GPa而厚度為10nm的氮化硅構(gòu)成的第二基底絕緣膜17A。接下來，將所形成的第二基底絕緣膜17A的p型MIS晶體管形成區(qū)域Rp中所含的部分利用蝕刻去除。
然后，如圖11(d)所示，與實(shí)施方式2相同，在n型MIS晶體管形成區(qū)域Rn中，在半導(dǎo)體基板1上的全面形成作為NSG膜的第二層間絕緣膜14。其后，在n型MIS晶體管形成區(qū)域Rn中，對(duì)于第二層間絕緣膜14形成與形成于n型源漏區(qū)域10A的上部的硅化物膜10a連接的接觸塞16A。與此同時(shí)，在p型MIS晶體管形成區(qū)域Rp中，對(duì)于第二層間掩模14及第一層間絕緣膜13形成與形成于p型源漏區(qū)域10B的上部的硅化物膜10b連接的接觸塞16B。
像這樣，即使采用變形例2的制造方法，也可以利用將半導(dǎo)體基板1上的n型MIS晶體管形成區(qū)域Rn連續(xù)地覆蓋的第二基底絕緣膜17A，獲得與實(shí)施方式2相同的效果。
(實(shí)施方式2的變形例3)以下，將對(duì)本發(fā)明的實(shí)施方式2的變形例3進(jìn)行說明。
變形例3與實(shí)施方式1的變形例3相同，在n型MIS晶體管100A的柵極絕緣膜3A及p型MIS晶體管100B的柵極絕緣膜3B中，分別取代氧氮化硅而使用High-k膜。
該情況下，在實(shí)施方式2中所示的圖8(c)的工序之后，與n型MIS晶體管形成區(qū)域Rn的柵極形成用硅膜4A的厚度100nm不同，將p型MIS晶體管形成區(qū)域Rp的柵極形成用硅膜4B的厚度設(shè)為60nm。其后，將各柵極形成用硅膜4A及4B分布完全硅化物(FUSI)化，形成由鎳硅化物構(gòu)成的完全硅化物柵電極24A及24C。其結(jié)果是，n型MIS晶體管形成區(qū)域Rn中的完全硅化物柵電極24A的組成主要變?yōu)镹iSi，p型MIS晶體管形成區(qū)域Rp中的完全硅化物柵電極24C的組成主要變?yōu)镹i3Si。
這樣，除了可以獲得與實(shí)施方式2相同的效果以外，還可以將p型MIS晶體管100B的電氣特性，即閾值電壓控制為所需的值。
而且，在實(shí)施方式1、實(shí)施方式2及各變形例中，雖然使用等離子體CVD法形成具有拉伸應(yīng)力的第一基底絕緣膜12及第二基底絕緣膜17及17A，然而也可以使用低壓CVD(LP-CVD)法來形成。
產(chǎn)業(yè)上的利用可能性本發(fā)明的半導(dǎo)體裝置及其制造方法即使在具有被FUSI化了的柵電極的半導(dǎo)體裝置中，也可以有效地形成應(yīng)力膜，具有可以提高半導(dǎo)體裝置的電氣特性的效果，在具有具備FUSI構(gòu)造的柵電極的半導(dǎo)體裝置及其制造方法等中十分有用。
權(quán)利要求
1.一種半導(dǎo)體裝置，是具備了形成于半導(dǎo)體區(qū)域的第一區(qū)域中的第一導(dǎo)電型的第一金屬絕緣體半導(dǎo)體晶體管的半導(dǎo)體裝置，其特征為，所述第一金屬絕緣體半導(dǎo)體晶體管具有形成于所述第一區(qū)域上的第一柵極絕緣膜；形成于所述第一柵極絕緣膜上而被利用金屬完全硅化物化了的第一柵電極；形成于所述第一區(qū)域的所述第一柵電極的側(cè)方的第一源漏區(qū)域；以覆蓋所述第一柵電極及第一源漏區(qū)域的方式形成而使所述第一區(qū)域的所述第一柵電極的下側(cè)部分產(chǎn)生應(yīng)力應(yīng)變的絕緣膜。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征為，還具備形成于所述半導(dǎo)體區(qū)域的第二區(qū)域中的第二導(dǎo)電型的第二金屬絕緣體半導(dǎo)體晶體管，所述第二金屬絕緣體半導(dǎo)體晶體管具有形成于所述第二區(qū)域上的第二柵極絕緣膜；形成于所述第二柵極絕緣膜上而被利用金屬完全硅化物化了的第二柵電極；形成于所述第二區(qū)域的所述第二柵電極的側(cè)方的第二源漏區(qū)域；以至少覆蓋所述第二源漏區(qū)域的方式形成的所述絕緣膜。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征為，所述第一導(dǎo)電型為n型，并且所述第二導(dǎo)電型為p型，所述應(yīng)力應(yīng)變?yōu)槔鞈?yīng)力應(yīng)變。
4.根據(jù)權(quán)利要求2或3所述的半導(dǎo)體裝置，其特征為，所述第一柵電極及第二柵電極相互間的硅化物組成相同。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征為，所述第一柵極絕緣膜及第二柵極絕緣膜為以硅、氧及氮為主成分的柵極絕緣膜。
6.根據(jù)權(quán)利要求2或3所述的半導(dǎo)體裝置，其特征為，所述第一柵電極及第二柵電極相互間的硅化物組成不同，并且所述第一柵極絕緣膜及第二柵極絕緣膜為由強(qiáng)電介質(zhì)制成的柵極絕緣膜。
7.根據(jù)權(quán)利要求2或3所述的半導(dǎo)體裝置，其特征為，所述絕緣膜還覆蓋所述第二柵電極之上。
8.根據(jù)權(quán)利要求2或3所述的半導(dǎo)體裝置，其特征為，所述絕緣膜具有第一絕緣膜和第二絕緣膜，在所述第一柵電極及第二柵電極之上，僅形成有所述絕緣膜當(dāng)中的所述第二絕緣膜，在所述第一源漏區(qū)域及第二源漏區(qū)域之上，依次形成有所述第一絕緣膜及第二絕緣膜。
9.根據(jù)權(quán)利要求2或3所述的半導(dǎo)體裝置，其特征為，還具備形成于所述第一柵電極的側(cè)面上的第一側(cè)壁、和形成于所述第二柵電極的側(cè)面上的第二側(cè)壁，所述絕緣膜具有第一絕緣膜和第二絕緣膜，在所述第一柵電極及第二柵電極之上，僅形成有所述絕緣膜當(dāng)中的所述第二絕緣膜，在所述第一源漏區(qū)域及第二源漏區(qū)域之上，僅形成有所述絕緣膜當(dāng)中的所述第二絕緣膜，在所述第一側(cè)壁及第二側(cè)壁的側(cè)面上，依次形成有所述第一絕緣膜及第二絕緣膜。
10.根據(jù)權(quán)利要求2或3所述的半導(dǎo)體裝置，其特征為，在所述第二柵電極之上未形成所述絕緣膜。
11.根據(jù)權(quán)利要求2或3所述的半導(dǎo)體裝置，其特征為，所述絕緣膜具有第一絕緣膜和第二絕緣膜，在所述第一柵電極之上，僅形成有所述絕緣膜當(dāng)中的所述第二絕緣膜，在所述第一源漏區(qū)域之上，依次形成有所述第一絕緣膜及所述第二絕緣膜，在所述第二源漏區(qū)域之上，僅形成有所述絕緣膜當(dāng)中的所述第一絕緣膜。
12.根據(jù)權(quán)利要求2或3所述的半導(dǎo)體裝置，其特征為，所述絕緣膜具有第一絕緣膜、和與所述第一絕緣膜相比膜厚更薄的第二絕緣膜，在所述第一柵電極之上及所述第一源漏區(qū)域之上，僅形成有所述絕緣膜當(dāng)中的所述第一絕緣膜，在所述第二源漏區(qū)域之上，僅形成有所述絕緣膜當(dāng)中的所述第二絕緣膜。
13.根據(jù)權(quán)利要求2或3所述的半導(dǎo)體裝置，其特征為，還具備形成于所述第一柵電極的側(cè)面上的第一側(cè)壁、和形成于所述第二柵電極的側(cè)面上的第二側(cè)壁，所述絕緣膜具有第一絕緣膜、和與所述第一絕緣膜相比膜厚更薄的第二絕緣膜，在所述第一柵電極之上及所述第一源漏區(qū)域之上，僅形成有所述絕緣膜當(dāng)中的所述第一絕緣膜，在所述第一側(cè)壁的側(cè)面上，依次形成有所述第二絕緣膜及第一絕緣膜，在所述第二源漏區(qū)域之上及所述第二側(cè)壁的側(cè)面上，僅形成有所述絕緣膜當(dāng)中的所述第二絕緣膜。
14.根據(jù)權(quán)利要求2或3所述的半導(dǎo)體裝置，其特征為，在所述第二源漏區(qū)域之上夾隔所述絕緣膜地形成有層間絕緣膜，在所述第一源漏區(qū)域之上未形成所述層間絕緣膜。
15.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征為，所述絕緣膜具有第一絕緣膜和第二絕緣膜，在所述第一柵電極之上，僅形成有所述絕緣膜當(dāng)中的所述第二絕緣膜，在所述第一源漏區(qū)域之上，依次形成有所述第一絕緣膜及第二絕緣膜。
16.一種半導(dǎo)體裝置的制造方法，其特征為，具備在半導(dǎo)體區(qū)域的第一區(qū)域上形成第一柵極絕緣膜的工序a；在所述第一柵極絕緣膜上形成具有柵極圖案的第一柵極形成用硅膜的工序b；在所述第一區(qū)域的所述第一柵極形成用硅膜的側(cè)方形成第一導(dǎo)電型的第一源漏區(qū)域的工序c；在所述工序c之后，通過在所述第一柵極形成用硅膜之上沉積第一金屬膜并進(jìn)行熱處理，形成利用所述第一金屬膜使所述第一柵極形成用硅膜完全硅化物化了的第一柵電極的工序d；在所述第一柵電極及第一源漏區(qū)域上形成使所述第一區(qū)域產(chǎn)生應(yīng)力應(yīng)變的絕緣膜的工序e。
17.根據(jù)權(quán)利要求16所述的半導(dǎo)體裝置的制造方法，其特征為，在所述工序a中，在所述半導(dǎo)體區(qū)域的第二區(qū)域上形成第二柵極絕緣膜，在所述工序b中，在所述第二柵極絕緣膜上形成具有柵極圖案的第二柵極形成用硅膜，所述工序c包括在所述第二區(qū)域的所述第二柵極形成用硅膜的側(cè)方形成第二導(dǎo)電型的第二源漏區(qū)域的工序，在所述工序d中，通過在所述第二柵極形成用硅膜之上沉積所述第一金屬膜并進(jìn)行熱處理，形成利用第一金屬膜使所述第二柵極形成用硅膜完全硅化物了的第二柵電極。
18.根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置的制造方法，其特征為，在所述工序c和所述工序d之間，還具備在所述第一區(qū)域及第二區(qū)域之上形成使所述第一區(qū)域產(chǎn)生應(yīng)力應(yīng)變的第一絕緣膜的工序f；將所述第一柵極形成用硅膜及第二柵極形成用硅膜之上的所述第一絕緣膜去除的工序g，在所述工序e中，以覆蓋所述第一柵電極、第二柵電極、第一源漏區(qū)域及第二源漏區(qū)域的方式，形成成為所述絕緣膜的第二絕緣膜。
19.根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置的制造方法，其特征為，在所述工序c和所述工序d之間，具備在所述第一區(qū)域及第二區(qū)域之上形成使所述第一區(qū)域產(chǎn)生應(yīng)力應(yīng)變的第一絕緣膜的工序f；將所述第一柵極形成用硅膜及第二柵極形成用硅膜之上的所述第一絕緣膜去除的工序g，在所述工序d和所述工序e之間，具備將所述第一區(qū)域及第二區(qū)域之上的所述第一絕緣膜去除的工序h，在所述工序e中，以覆蓋所述第一柵電極、第二柵電極、第一源漏區(qū)域及第二源漏區(qū)域的方式，形成成為所述絕緣膜的第二絕緣膜。
20.根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置的制造方法，其特征為，在所述工序b和所述工序c之間，具備在所述第一柵極形成用硅膜及第二柵極形成用硅膜的側(cè)面上，形成第一側(cè)壁及第二側(cè)壁的工序f，在所述工序c和所述工序d之間，具備在所述第一區(qū)域及第二區(qū)域之上形成使所述第一區(qū)域產(chǎn)生應(yīng)力應(yīng)變的第一絕緣膜的工序g；將所述第一柵極形成用硅膜及第二柵極形成用硅膜之上的所述第一絕緣膜去除的工序h，在所述工序d和所述工序e之間，具備將所述第一源漏區(qū)域及第二源漏區(qū)域之上的所述第一絕緣膜去除而在所述第一側(cè)壁及第二側(cè)壁的側(cè)面上殘留所述第一絕緣膜的工序i，在所述工序e中，以覆蓋所述第一柵電極、第二柵電極、第一源漏區(qū)域及第二源漏區(qū)域的方式，形成成為所述絕緣膜的第二絕緣膜。
21.根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置的制造方法，其特征為，在所述工序c和所述工序d之間，具備在所述第一區(qū)域及第二區(qū)域之上形成了使所述第一區(qū)域產(chǎn)生應(yīng)力應(yīng)變的第一絕緣膜后，在所述第一絕緣膜上形成層間絕緣膜的工序f；將所述第一柵極形成用硅膜及第二柵極形成用硅膜之上的所述第一絕緣膜及層間絕緣膜去除的工序g；在所述工序g之后，將所述第一區(qū)域之上的所述層間絕緣膜去除的工序h，在所述工序e中，在所述第一區(qū)域及第二區(qū)域之上形成了第二絕緣膜后，通過將形成于所述第二區(qū)域之上的所述第二絕緣膜去除，形成由所述第二絕緣膜構(gòu)成的所述絕緣膜。
22.根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置的制造方法，其特征為，在所述工序c和所述工序d之間，具備在所述第一區(qū)域及第二區(qū)域之上形成了使所述第一區(qū)域產(chǎn)生應(yīng)力應(yīng)變的第一絕緣膜后，在所述第一絕緣膜上形成層間絕緣膜的工序f；將所述第一柵極形成用硅膜及第二柵極形成用硅膜之上的所述第一絕緣膜及層間絕緣膜去除的工序g；在所述工序g之后，將所述第一區(qū)域之上的所述層間絕緣膜及第一絕緣膜去除的工序h，在所述工序e中，在所述第一區(qū)域及第二區(qū)域之上形成了第二絕緣膜后，通過將形成于所述第二區(qū)域之上的所述第二絕緣膜去除，形成由所述第二絕緣膜構(gòu)成的所述絕緣膜。
23.根據(jù)權(quán)利要求17所述的半導(dǎo)體裝置的制造方法，其特征為，在所述工序b和所述工序c之間，具備在所述第一柵極形成用硅膜及第二柵極形成用硅膜的側(cè)面上，形成第一側(cè)壁及第二側(cè)壁的工序f，在所述工序c和所述工序d之間，具備在所述第一區(qū)域及第二區(qū)域之上形成了使所述第一區(qū)域產(chǎn)生應(yīng)力應(yīng)變的第一絕緣膜后，在所述第一絕緣膜上形成層間絕緣膜的工序g；將所述第一柵極形成用硅膜及第二柵極形成用硅膜之上的所述第一絕緣膜及層間絕緣膜去除的工序h；在所述工序h之后，將所述第一區(qū)域之上的所述層間絕緣膜去除的工序i；在所述工序i之后，將所述第一源漏區(qū)域之上的所述第一絕緣膜去除，在所述第一側(cè)壁的側(cè)面上殘留所述第一絕緣膜的工序j，在所述工序e中，在所述第一區(qū)域及第二區(qū)域之上形成了所述第二絕緣膜后，通過將形成于所述第二區(qū)域之上的所述第二絕緣膜去除，形成由所述第二絕緣膜構(gòu)成的所述絕緣膜。
全文摘要
本發(fā)明提供一種具有被FUSI化了的柵電極的半導(dǎo)體裝置，可以有效地形成應(yīng)力膜，可以提高半導(dǎo)體裝置的電氣特性。半導(dǎo)體裝置具備形成于半導(dǎo)體基板(1)上的具有被鎳完全硅化物化了的完全硅化物柵電極(24A)的n型MIS晶體管(100A)、具有被鎳完全硅化物化了的完全硅化物柵電極(24B)的p型MIS晶體管(100B)。在半導(dǎo)體基板(1)上，以至少將完全硅化物柵電極(24B)覆蓋的方式形成有作為使該半導(dǎo)體基板(1)的完全硅化物柵電極(24A)的下側(cè)部分的溝道區(qū)域產(chǎn)生應(yīng)力應(yīng)變的應(yīng)力膜的第二基底絕緣膜(17)。
文檔編號(hào)H01L27/085GK1967872SQ20061013563
公開日2007年5月23日 申請(qǐng)日期2006年10月18日 優(yōu)先權(quán)日2005年11月15日
發(fā)明者小川久, 內(nèi)藤康志, 工藤千秋 申請(qǐng)人:松下電器產(chǎn)業(yè)株式會(huì)社