專利名稱：半導(dǎo)體封裝結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導(dǎo)體封裝技術(shù)，特別是一種具被動元件的半導(dǎo) 體封裝結(jié)構(gòu)及其制造方法。
背景技術(shù)：
隨著半導(dǎo)體制程技術(shù)的進(jìn)步與集成電路的密度不斷增加，構(gòu)裝元 件的引腳愈來愈多，對速度的要求亦愈來愈快，使得制作體積小、速 度快及高密度的構(gòu)裝元件已成趨勢。
隨著電子封裝構(gòu)造速度的增加，來自直流電源線路以及接地線路 的噪聲漸漸成為不可忽視的問題。因此， 一般常利用被動元件，如電 容(capacitance)，來降低電源供應(yīng)噪聲。圖1繪示現(xiàn)有技術(shù)的具有被動 元件的半導(dǎo)體封裝結(jié)構(gòu)的剖視圖，其包括一導(dǎo)線架100、 一芯片300、 一被動元件200及一封裝體400。其中導(dǎo)線架IOO包含一芯片承座102; 接著，芯片300與被動元件200固定設(shè)置于芯片承座102上；再來， 封裝膠體400包覆芯片300、被動元件200及部分導(dǎo)線架100最后經(jīng)由 電性測試，分類良品及不良品。
然而，在上述的封裝結(jié)構(gòu)中，芯片200與被動元件300封裝后， 再進(jìn)行電性測試，若電性測試結(jié)果為不良，則各元件(包括芯片300與 被動元件200)及其封裝材料(例如封裝體400)必須報廢而造成生產(chǎn)成本 及時間的浪費(fèi)。另一方面，在檢驗電性不良的封裝體時，因其為密封 結(jié)構(gòu)，不易檢測封裝體內(nèi)部電性不良的原因，故藉由原來的結(jié)構(gòu)來提 高合格率實為困難。因此，如何克服上述問題是目前業(yè)界所急迫需要的。

發(fā)明內(nèi)容
為解決上述問題，本發(fā)明目的之一是提供一種半導(dǎo)體封裝結(jié)構(gòu)及 其制造方法，利用被動元件外加的方式，于芯片封裝后先進(jìn)行芯片的 電性測試，再決定是否設(shè)置被動元件于封裝體上，可減少被動元件損 耗機(jī)率。
本發(fā)明目的之一是提供一種半導(dǎo)體封裝結(jié)構(gòu)及其制造方法，芯片 封裝與被動元件可個別測試以提高制程信賴度并降低生產(chǎn)成本。
本發(fā)明目的之一是提供一種半導(dǎo)體封裝結(jié)構(gòu)及其制造方法，將被 動元件設(shè)置于封裝膠體外，可直接檢測被動元件的連接狀況，并避免 封裝膠體灌模時毀損被動元件。
為了達(dá)到上述目的，本發(fā)明一實施例的半導(dǎo)體封裝結(jié)構(gòu)，包括 一導(dǎo)線架，含有一支撐構(gòu)件與復(fù)數(shù)個引腳，其中任一引腳含有一內(nèi)引 腳部及一外引腳部； 一芯片，設(shè)置于支撐構(gòu)件上，并利用一導(dǎo)電連接 元件電性連接內(nèi)引腳部；一封裝膠體，包覆芯片、導(dǎo)電連接元件與內(nèi) 引腳部；以及一被動元件，電性連接任一兩個外引腳部。
為了達(dá)到上述目的，本發(fā)明另一實施例的半導(dǎo)體封裝結(jié)構(gòu)，包括-一導(dǎo)線架，含有一支撐構(gòu)件與復(fù)數(shù)個引腳，其中支撐構(gòu)件具有復(fù)數(shù)個 支撐腳，且任一引腳具有一內(nèi)引腳部及一外引腳部； 一芯片，設(shè)置于 支撐腳之一端上，并利用一導(dǎo)電連接元件電性連接內(nèi)引腳部； 一封裝 膠體，包覆芯片、導(dǎo)電連接元件、內(nèi)引腳部與部分支撐腳；以及一被 動元件，電性連接任一暴露出的支撐腳與任一外引腳部至少其中之一。
為了達(dá)到上述目的，本發(fā)明又一實施例的半導(dǎo)體封裝制造方法， 包括提供一導(dǎo)線架，其含有一支撐構(gòu)件與復(fù)數(shù)個引腳，其中任一引 腳含有一內(nèi)引腳部及一外引腳部；設(shè)置一芯片于支撐構(gòu)件上，并電性
連接芯片與內(nèi)引腳部；形成一封裝膠體包覆芯片、導(dǎo)電連接元件與部
分內(nèi)引腳部；以及設(shè)置一被動元件于外引腳部與支撐構(gòu)件的至少其中 之任一上。
以下將通過具體實施例并配合所示附圖詳加說明，以便更容易了 解本發(fā)明的目的、技術(shù)內(nèi)容、特點(diǎn)及其所達(dá)成的功效。


圖1為現(xiàn)有技術(shù)的芯片封裝結(jié)構(gòu)剖視圖。
圖2為本發(fā)明之一實施例半導(dǎo)體封裝結(jié)構(gòu)的結(jié)構(gòu)剖視圖。 圖3A為本發(fā)明的第一實施例半導(dǎo)體封裝結(jié)構(gòu)的俯視圖。 圖3B為本發(fā)明的又一實施例半導(dǎo)體封裝結(jié)構(gòu)的俯視圖。 圖4A為本發(fā)明的第二實施例半導(dǎo)體封裝結(jié)構(gòu)的俯視圖。 圖4B為本發(fā)明的又一實施例半導(dǎo)體封裝結(jié)構(gòu)的俯視圖。 圖5A、圖5B及圖5C為本發(fā)明一實施例的半導(dǎo)體封裝結(jié)構(gòu)制造 方法各步驟結(jié)構(gòu)剖視圖。
圖中符號說明
20導(dǎo)線架
22支撐構(gòu)件
24引腳
25內(nèi)引腳部
26外引腳部
30芯片
40導(dǎo)電連接元件
50封裝膠體
60被動元件
100導(dǎo)線架
102芯片承座
200被動元件
300心片400 封裝體 A 區(qū)域
具體實施例方式
其詳細(xì)說明如下，所述較佳實施例僅做一說明非用以限定本發(fā)明。
圖2所示為本發(fā)明之一實施例的半導(dǎo)體封裝結(jié)構(gòu)的剖視圖。于本 實施例中，半導(dǎo)體封裝結(jié)構(gòu)，包括一導(dǎo)線架20、 一芯片30、一封裝膠 體(molding compound)50及一被動元件60。如圖2所示，導(dǎo)線架20， 含有一支撐構(gòu)件22與復(fù)數(shù)個引腳24，其中任一引腳24含有一內(nèi)引腳 部25及一外引腳部26;芯片30以適當(dāng)方式，例如粘貼方式，設(shè)置于 支撐構(gòu)件22上，并利用一導(dǎo)電連接元件40電性連接內(nèi)引腳部25; — 封裝膠體50，包覆芯片30、導(dǎo)電連接元件40與導(dǎo)線架20的內(nèi)引腳部 25，于一實施例中，封裝膠體50的材質(zhì)包括環(huán)氧樹脂(epoxy);以及一 被動元件60,電性連接任兩導(dǎo)線架20的外引腳部26，其中被動元件 60包括電阻、電容與電感其中之任一。
接續(xù)上述說明，于一實施例中，導(dǎo)電連接元件40可以是由復(fù)數(shù)個 引線所構(gòu)成，以打線(wirebonding)的方式電性連接芯片30的主動表面 與導(dǎo)線架20上的內(nèi)引腳部25。其中引線的材質(zhì)包括金(Au)金屬、銅(Cu) 質(zhì)與鋁(A1)質(zhì)材質(zhì)的至少其中之一。
接續(xù)參考圖3A，為本發(fā)明的第一實施例的半導(dǎo)體封裝結(jié)構(gòu)的俯視 圖。如圖3A所示，導(dǎo)線架20包括支撐構(gòu)件22與復(fù)數(shù)引腳24，其中 引腳24可區(qū)分為內(nèi)引腳部25與外引腳部26，于此實施例中，支撐構(gòu) 件22為一芯片承座，用以承載支撐芯片30。而芯片30利用一導(dǎo)電連 接元件40與導(dǎo)線架20的內(nèi)引腳部25電性連接以傳遞信息。而圖標(biāo)中 的區(qū)域A顯示為預(yù)封裝區(qū)域，封裝膠體50(請參考圖2)可包覆芯片30、 導(dǎo)電連接元件40與導(dǎo)線架20的內(nèi)引腳部25以保護(hù)芯片30與導(dǎo)電連 接元件40不被外界塵粒污染。此外，如圖3A所示，被動元件60設(shè)置于導(dǎo)線架20的任兩外引腳部26上，其中被動元件60可以設(shè)置于外引 腳部26的上表面與下表面其中之任一(圖式中設(shè)置于上表面)，且被動 元件60暴露于封裝膠體50夕卜。由于被動元件60設(shè)置于封裝膠體50 夕卜，故其后可直接檢測被動元件60的連接狀況，并避免進(jìn)行灌模制程 時封裝膠體50毀損被動元件60。
于又一實施例中，如圖3B所示，導(dǎo)線架20的支撐構(gòu)件22亦可以 由復(fù)數(shù)個支撐腳所構(gòu)成。利用支撐腳支撐承載芯片30，其中支撐腳的 位置、尺寸、數(shù)目皆不以圖中繪示者為限，其它任何可達(dá)成上述功效 致使導(dǎo)線架20的支撐腳穩(wěn)固承載芯片30的支撐機(jī)制，亦為本發(fā)明范 疇所在。
請參考圖4A，為本發(fā)明的第二實施例的半導(dǎo)體封裝結(jié)構(gòu)的俯視 圖。與第一實施例不同之處在于，導(dǎo)線架20的支撐構(gòu)件具有復(fù)數(shù)個支 撐腳以支撐承載芯片30以及被動元件60設(shè)置的位置不同。其詳細(xì)說 明如下，芯片30設(shè)置于支撐腳之一端上，并利用導(dǎo)電連接元件40電 性連接導(dǎo)線架20的內(nèi)引腳部25以導(dǎo)通電路。如圖所示，區(qū)域A顯示 為預(yù)封裝區(qū)域，封裝膠體50(請參考圖2)可包覆芯片30、導(dǎo)電連接元件 40、導(dǎo)線架20的內(nèi)引腳部25與部分支撐腳。依據(jù)所需導(dǎo)線架20線路 的設(shè)計，被動元件60可電性連接于任一暴露出的支撐腳與任一外引腳 部26上。其中，暴露出的支撐腳可如圖中所繪示為一突出支撐腳的凸 塊，但不限于此，只要是未被封裝膠體50包覆的支撐腳并可承載被動 元件60者，亦為本發(fā)明范疇所涵蓋。其余與第一實施例相同之處，此 處便不再贅述。于一實施例中，依據(jù)不同支撐腳設(shè)計，被動元件60亦 可設(shè)置于任兩相鄰支撐腳上，如圖4B所示。
圖5A、圖5B及圖5C所示為本發(fā)明之一實施例的半導(dǎo)體封裝結(jié) 構(gòu)制造方法的結(jié)構(gòu)示意圖。如圖5A所示，首先，提供一導(dǎo)線架20， 其含有一支撐構(gòu)件22與復(fù)數(shù)個引腳24，其中任一引腳24含有一內(nèi)引 腳部25與一外引腳部26，而圖標(biāo)中的區(qū)域A顯示為預(yù)封裝區(qū)域，于
一實施例中，支撐構(gòu)件22可以是芯片承座或是由復(fù)數(shù)支撐腳所構(gòu)成；
接著，如圖5B所示，以適當(dāng)方式設(shè)置一芯片30于支撐構(gòu)件22上，并 電性連接芯片30與內(nèi)引腳部25，于一實施例中，適當(dāng)方法包括利用粘 膠、具粘性的薄膜或非導(dǎo)電性的環(huán)氧樹脂將芯片30固定貼附于支撐構(gòu) 件22上；再來，如圖5C所示，以適當(dāng)方法，例如灌模方式，形成一 封裝膠體50包覆芯片30、導(dǎo)電連接元件40與內(nèi)引腳部25等內(nèi)部元件， 可使內(nèi)部元件與外界氣密隔離而避免受外界沖擊或污染，其中外引腳 部26暴露出封裝膠體50，以方便焊接于電路板上，進(jìn)而進(jìn)行芯片30 所預(yù)定的功能；最后，以適當(dāng)方法，例如表面粘著技術(shù)(surface mount technology, SMT)，設(shè)置一被動元件60(如圖2所示)于外引腳部26與支 撐構(gòu)件22的至少其中的任一上，以形成如圖2所示的結(jié)構(gòu)剖視圖。其 后，可依據(jù)不同設(shè)計將導(dǎo)線架20的引腳24沖壓成所需形狀，例如L 型、J型或I型等等。于一實施例中，亦可先進(jìn)行引腳24沖壓制程后 再進(jìn)行被動元件60(如圖2所示)的SMT制程，其兩者順序可依實際情 況而定。
接續(xù)上述說明，于一實施例中，芯片30利用一導(dǎo)電連接元件40， 例如引線，以打線方式與內(nèi)引腳部25電性連接。于又一實施例中，于 設(shè)置被動元件60前，更包括進(jìn)行一封裝測試步驟，其中封裝測試步驟 包括測試封裝后芯片30的電性傳遞是否良好。待電性測試正常，再設(shè) 置被動元件60于外引腳部26的上表面或下表面，如此一來，可以減 少被動元件損耗機(jī)率。
根據(jù)上述，本發(fā)明特征之一依據(jù)不同電路設(shè)計被動元件可設(shè)置于 導(dǎo)線架的支撐腳、外引腳部或跨設(shè)支撐腳與外引腳部上，甚至，被動 元件可設(shè)置于任何具電性且暴露出封裝膠體外的凸出部，其中被動元 件可設(shè)置于導(dǎo)線架的上表面或下表面，制程上相當(dāng)彈性。另外，本發(fā) 明的特征之一于芯片電性測試后再設(shè)置被動元件，可提高制程良率及 減少被動元件的耗損機(jī)率。綜合上述，本發(fā)明的半導(dǎo)體封裝結(jié)構(gòu)及其制造方法，利用被動元 件外加的方式，可于芯片封裝后先進(jìn)行電性測試，再決定是否設(shè)置被 動元件于封裝體上，可減少被動元件損耗機(jī)率。又，芯片封裝與被動 元件可個別測試可提高制程信賴度并降低生產(chǎn)成本。再者，將被動元 件設(shè)置于封裝膠體外，可直接檢測被動元件的連接狀況，并避免封裝 膠體灌模時毀損被動元件。
以上所述的實施例僅為說明本發(fā)明的技術(shù)思想及特點(diǎn)，其目的在 使熟習(xí)此項技藝的人士能夠了解本發(fā)明的內(nèi)容并據(jù)以實施，當(dāng)不能以 的限定本發(fā)明的專利范圍，即大凡依本發(fā)明所揭示的精神所作的均等 變化或修飾，仍應(yīng)涵蓋在本發(fā)明的專利范圍內(nèi)。
權(quán)利要求
1.一種半導(dǎo)體封裝結(jié)構(gòu)，包含一導(dǎo)線架，含有一支撐構(gòu)件與復(fù)數(shù)個引腳，其中任一引腳含有一內(nèi)引腳部及一外引腳部；一芯片，設(shè)置于該支撐構(gòu)件上，并利用一導(dǎo)電連接元件電性連接所述的內(nèi)引腳部；一封裝膠體，包覆該芯片、該導(dǎo)電連接元件與所述的內(nèi)引腳部；以及一被動元件，電性連接任一兩外引腳部。
2. 如權(quán)利要求l所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該支撐構(gòu)件為一芯 片承座。
3. 如權(quán)利要求l所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該支撐構(gòu)件由復(fù)數(shù) 個支撐腳所構(gòu)成。
4. 如權(quán)利要求l所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該被動元件暴露于 該封裝膠體外。
5. 如權(quán)利要求l所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該導(dǎo)電連接元件包 含復(fù)數(shù)個引線。
6. 如權(quán)利要求5所述的半導(dǎo)體封裝結(jié)構(gòu)，其中所述的引線的材質(zhì) 包含金金屬、銅質(zhì)或鋁質(zhì)。
7. 如權(quán)利要求l所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該封裝膠體的材質(zhì) 包含環(huán)氧樹脂。
8. 如權(quán)利要求l所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該被動元件包含電 阻、電容與電感其中之任一。
9. 一種半導(dǎo)體封裝結(jié)構(gòu)，包含一導(dǎo)線架，含有一支撐構(gòu)件與復(fù)數(shù)個引腳，其中該支撐構(gòu)件具有復(fù)數(shù)個支撐腳，且任一引腳具有一內(nèi)引腳部及一外引腳部；一芯片，設(shè)置于所述的支撐腳之一端上，并利用一導(dǎo)電連接元件電性連接所述的內(nèi)引腳部；一封裝膠體，包覆該芯片、該導(dǎo)電連接元件、所述的內(nèi)引腳部與 部分的支撐腳；以及一被動元件，電性連接任一暴露于封裝膠體外的支撐腳與任一的 外引腳部至少其中之一。
10. 如權(quán)利要求9所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該被動元件暴露 于該封裝膠體外。
11. 如權(quán)利要求9所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該被動元件設(shè)置 于任一兩個支撐腳上。
12. 如權(quán)利要求9所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該被動元件設(shè)置 于任一這些支撐腳與任一這些外引腳部上。
13. 如權(quán)利要求9所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該導(dǎo)電連接元件 包含復(fù)數(shù)個引線。
14. 如權(quán)利要求13所述的半導(dǎo)體封裝結(jié)構(gòu)，其中所述的引線的材 質(zhì)包含金金屬、銅質(zhì)或鋁質(zhì)。
15. 如權(quán)利要求9所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該封裝膠體材質(zhì) 包含環(huán)氧樹脂。
16. 如權(quán)利要求9所述的半導(dǎo)體封裝結(jié)構(gòu)，其中該被動元件包含電阻、電容與電感其中之任一。
17. —種半導(dǎo)體封裝結(jié)構(gòu)制造方法，包含提供一導(dǎo)線架，其含有一支撐構(gòu)件與復(fù)數(shù)個引腳，其中任一的引 腳含有一內(nèi)引腳部及一外引腳部；設(shè)置一芯片于該支撐構(gòu)件上，并電性連接該芯片與內(nèi)引腳部； 形成一封裝膠體包覆該芯片、該導(dǎo)電連接元件與部分的內(nèi)引腳部;以及設(shè)置一被動元件于這些外引腳部與該支撐構(gòu)件的至少其中之任一上。
18. 如權(quán)利要求17所述的半導(dǎo)體封裝結(jié)構(gòu)制造方法，其中設(shè)置該 芯片于該支撐構(gòu)件上的方法包含利用粘膠、具粘性的薄膜或非導(dǎo)電性 的環(huán)氧樹脂固定貼附于該支撐構(gòu)件上。
19. 如權(quán)利要求17所述的半導(dǎo)體封裝結(jié)構(gòu)制造方法，其中電性連 接該芯片與所述的內(nèi)引腳部的方法包含利用打線方式。
20. 如權(quán)利要求n所述的半導(dǎo)體封裝結(jié)構(gòu)制造方法，其中形成該封裝膠體的方法包含灌模方式。
21. 如權(quán)利要求17所述的半導(dǎo)體封裝結(jié)構(gòu)制造方法，更包含于設(shè) 置該被動元件前，進(jìn)行一封裝測試步驟。
22. 如權(quán)利要求21所述的半導(dǎo)體封裝結(jié)構(gòu)制造方法，其中該封裝 測試步驟包含測試該芯片的電性。
23. 如權(quán)利要求17所述的半導(dǎo)體封裝結(jié)構(gòu)制造方法，其中設(shè)置該 被動元件于這些外引腳部與該支撐構(gòu)件的至少其中之任一方法包含表 面粘著技術(shù)。
全文摘要
一種半導(dǎo)體封裝結(jié)構(gòu)及其制造方法，包括一導(dǎo)線架、一芯片、一封裝膠體與一被動元件設(shè)置于導(dǎo)線架的外引腳部或?qū)Ь€架的支撐腳至少其中之任一上，其中被動元件暴露于封裝膠體外。于芯片封裝后再設(shè)置被動元件，可預(yù)先檢測芯片封裝后的電性，再將電性正常者予以設(shè)置被動元件，以提高制程良率并減少被動元件的損耗。
文檔編號H01L25/00GK101165890SQ20061013203
公開日2008年4月23日 申請日期2006年10月19日 優(yōu)先權(quán)日2006年10月19日
發(fā)明者卓恩民 申請人:卓恩民