專利名稱：半導(dǎo)體裝置及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明，關(guān)于一種半導(dǎo)體裝置及其制造方法，特別是關(guān)于具有靜態(tài)隨機(jī)訪問存儲(chǔ)器的半導(dǎo)體裝置及其制造方法。
背景技術(shù)：
迄今為止，具有靜態(tài)隨機(jī)訪問存儲(chǔ)器的半導(dǎo)體裝置，由于大容量·高集成化的要求精細(xì)化正在加速發(fā)展。在靜態(tài)隨機(jī)訪問存儲(chǔ)器的構(gòu)造上，為了得到驅(qū)動(dòng)晶體管的漏極區(qū)域電位，有必要將襯底接觸點(diǎn)區(qū)域在存儲(chǔ)器元件排列中以一定的間隔排列。為此，精細(xì)化的研究就不只是存儲(chǔ)元件，包含襯底接觸點(diǎn)區(qū)域一起進(jìn)行是必要的。
具有以前的一般性靜態(tài)隨機(jī)訪問存儲(chǔ)器的半導(dǎo)體裝置中，由于元件分離區(qū)域，隔離襯底接觸點(diǎn)區(qū)域和與其相鄰的N型金屬絕緣體半導(dǎo)體晶體管(例如參照專利文獻(xiàn)1)。
以下，就具有以前的一般性靜態(tài)隨機(jī)訪問存儲(chǔ)器的半導(dǎo)體裝置及其制造方法，參照圖8予以說明。圖8(a)，是表示具有以前靜態(tài)隨機(jī)訪問存儲(chǔ)器半導(dǎo)體裝置的構(gòu)造平面圖。圖8(b)，是圖8(a)沿C-C線的剖面圖。如圖8所示，以前的半導(dǎo)體裝置中，由分離絕緣膜206a、206b隔離了第一驅(qū)動(dòng)晶體管TrD1的激活區(qū)域200a、第二驅(qū)動(dòng)晶體管TrD2的激活區(qū)域200b、第一存取晶體管TrA1的激活區(qū)域200c、第二存取晶體管TrA2的激活區(qū)域200d以及襯底接觸點(diǎn)區(qū)域200e。
各晶體管TrD1、TrD2、TrA1、TrA2的激活區(qū)域200a、200b、200c、200d的上面，形成了柵極電極209a、209b、209c、209d。還有，各活性區(qū)域200a至200d中柵極電極209a至209d的兩側(cè)，形成了針型接觸點(diǎn)215a至215h。針型接觸點(diǎn)215a至215h連接在金屬布線217a至217h上。
接下來，就具有以前靜態(tài)隨機(jī)訪問存儲(chǔ)器的半導(dǎo)體裝置的制造方法，參照圖9(a)至圖9(e)予以說明。圖9(a)至圖9(e)，是表示具有以前靜態(tài)隨機(jī)訪問存儲(chǔ)器半導(dǎo)體裝置的制造工序的剖面圖。圖9(a)至圖9(e)中，表示了圖8(a)中沿C-C線的剖面圖。
以前的半導(dǎo)體裝置的制造方法中，首先由圖9(a)所示的工序，在半導(dǎo)體襯底200的表面上，通過眾所周知的膜形成技術(shù)，形成硅氧化膜201及硅氮化膜202。
接下來，由圖9所示工序，在硅氮化膜202上形成具有向元件分離形成區(qū)域開口的抗蝕膜(未圖示)后，以抗蝕膜為掩模蝕刻硅氮化膜202，形成圖案化了的硅氮化膜202a。其后，再以抗蝕膜或硅氮化膜202a為掩模，蝕刻硅氧化膜201形成硅氧化膜201a之后，干蝕刻半導(dǎo)體襯底200形成溝槽205a、205b。溝槽205a，設(shè)置在N型金屬絕緣體半導(dǎo)體晶體管的N型驅(qū)動(dòng)晶體管的激活區(qū)域203a和襯底接觸點(diǎn)區(qū)域204之間，溝槽205b，設(shè)置在N型金屬絕緣體半導(dǎo)體晶體管的N型存取晶體管的激活區(qū)域203b和襯底接觸點(diǎn)區(qū)域204之間。
接下來，由圖9(c)所示的工序，包含在溝槽205a、205b內(nèi)半導(dǎo)體襯底200的整個(gè)面上，通過使用HPD(High Density Plasma)等離子CVD法形成硅氧化膜206。
接下來，由圖9(d)所示的工序，通過使用CMP技術(shù)，將硅氧化膜206，研磨到露出硅氮化膜202a的表面為止的高度，在溝槽205a、205b內(nèi)形成由硅氧化膜形成的隔離絕緣膜206a、206b。
接下來，由圖9(e)所示的工序，通過除去硅氮化膜202a及硅氧化膜201a，形成在溝槽205a、205b內(nèi)埋入了隔離絕緣膜206a、206b的元件隔離區(qū)域。
其后，利用眾所周知的技術(shù)，如圖8所示那樣，形成p型阱區(qū)域207、P型雜質(zhì)區(qū)域218、柵極絕緣膜208a、208b、柵極電極209a、209b、209c、側(cè)壁210、N型源·漏極區(qū)域211a、211b、金屬硅化物膜212、襯墊膜213、層間絕緣膜214、針型接觸點(diǎn)215a至215j、層間絕緣膜216、金屬布線217a至217h。
由此，形成了包括具有存取晶體管及驅(qū)動(dòng)晶體管的靜態(tài)隨機(jī)訪問存儲(chǔ)器的半導(dǎo)體裝置。
(專利文獻(xiàn)1)特開2004-39902號公報(bào)(發(fā)明所要解決的課題)然而，上述那樣的具有以前靜態(tài)隨機(jī)訪問存儲(chǔ)器的半導(dǎo)體裝置中，出現(xiàn)了下述那樣的不適。
由于圖9所示的方法，在半導(dǎo)體襯底上形成溝槽205a、205b中埋入隔離絕緣膜206a、206b制成的元件隔離區(qū)域的情況，如圖8所示那樣，存在如下的問題，即對于第一驅(qū)動(dòng)晶體管的激活區(qū)域200a、第二驅(qū)動(dòng)晶體管的激活區(qū)域200b、第一存取晶體管的激活區(qū)域200c、第二存取晶體管的激活區(qū)域200d施加來自元件隔離區(qū)域的大應(yīng)力的問題。這是因?yàn)椋驕喜勐袢牍柩趸さ墓ば蚧蜓趸ぜせ钔嘶鸬葻崽幚砉ば蛑?，在元件隔離區(qū)域的周圍，硅和硅氧化膜的熱處理膨脹系數(shù)差或襯底硅的氧化引起應(yīng)力而發(fā)生的。
這個(gè)應(yīng)力，由于伴隨著精細(xì)化導(dǎo)致溝槽寬度減小而增大，不只是劣化晶體管的性能，還引起結(jié)晶缺陷或轉(zhuǎn)位的發(fā)生，產(chǎn)生擴(kuò)散層或阱的漏電電流或元件之間的短路。其結(jié)果，就產(chǎn)生了阻礙具有靜態(tài)隨機(jī)訪問存儲(chǔ)器的半導(dǎo)體裝置的高集成化、抑制性能的提高、增加電力消費(fèi)等課題。
發(fā)明內(nèi)容
本發(fā)明，是為解決上述課題而發(fā)明的，其目的在于，提供具有因?yàn)樵綦x區(qū)域的應(yīng)力抑制了金屬絕緣體半導(dǎo)體晶體管的特性變動(dòng)的靜態(tài)隨機(jī)訪問存儲(chǔ)器的半導(dǎo)體裝置及其制造方法。
(解決課題的方法)本發(fā)明的半導(dǎo)體裝置，是具有包含第一金屬絕緣體半導(dǎo)體晶體管的靜態(tài)隨機(jī)訪問存儲(chǔ)器的半導(dǎo)體裝置，包括由元件隔離區(qū)域隔離的半導(dǎo)體襯底形成，上述第一金屬絕緣體半導(dǎo)體晶體管的第一激活區(qū)域，和由元件隔離區(qū)域隔離的半導(dǎo)體襯底形成的襯底接觸點(diǎn)區(qū)域，上述第一激活區(qū)域和上述襯底接觸點(diǎn)區(qū)域，沒有被上述元件隔離區(qū)域隔離。
根據(jù)本發(fā)明的半導(dǎo)體裝置，上述第一激活區(qū)域和上述襯底接觸點(diǎn)區(qū)域沒有被上述元件隔離區(qū)域隔離，形成為一體。為此，第一金屬絕緣體半導(dǎo)體晶體管中，因?yàn)榧せ顓^(qū)域的柵極長度方向的長度變長，從元件隔離區(qū)域加到第一金屬絕緣體半導(dǎo)體晶體管的溝道區(qū)域的應(yīng)力減小。由此，就能夠降低由于來自元件隔離區(qū)域的應(yīng)力引起的特性變動(dòng)。
本發(fā)明的半導(dǎo)體裝置，還包括位于上述第一激活區(qū)域和上述襯底接觸點(diǎn)區(qū)域之間形成在上述半導(dǎo)體襯底上方的第一虛設(shè)柵極電極，上述第一虛設(shè)柵極電極，也可以與上述襯底接觸點(diǎn)區(qū)域電連接。由此，因?yàn)榈谝惶撛O(shè)柵極電極被固定到接地電位，就可以將第一激活區(qū)域和襯底接觸點(diǎn)區(qū)域絕緣。
本發(fā)明的半導(dǎo)體裝置，還可以包括設(shè)置在上述半導(dǎo)體襯底上的層間絕緣膜，和貫通上述層間絕緣膜，電連接上述襯底接觸點(diǎn)區(qū)域及上述第一虛設(shè)柵極電極的共用接觸點(diǎn)。
本發(fā)明的半導(dǎo)體裝置，還包括設(shè)置在上述半導(dǎo)體襯底上的層間絕緣膜，設(shè)置在上述層間絕緣膜上的與上述襯底接觸點(diǎn)區(qū)域電連接的針型接觸點(diǎn)，和與上述針型接觸點(diǎn)電連接的布線，通過上述針型接觸點(diǎn)及上述布線，上述襯底接觸點(diǎn)區(qū)域可以被接地。
本發(fā)明的半導(dǎo)體裝置，上述第一金屬絕緣體半導(dǎo)體晶體管，也可以是存取晶體管。
本發(fā)明的半導(dǎo)體裝置，上述靜態(tài)隨機(jī)訪問存儲(chǔ)器具有上述第二金屬絕緣體半導(dǎo)體晶體管，上述第二金屬絕緣體半導(dǎo)體晶體管的激活區(qū)域，是由上述元件隔離區(qū)域隔離的上述半導(dǎo)體襯底形成，上述第二激活區(qū)域和上述襯底接觸點(diǎn)區(qū)域，也可以不被上述元件隔離區(qū)域隔離。
本發(fā)明的半導(dǎo)體裝置，上述第二金屬絕緣體半導(dǎo)體晶體管，也可以是驅(qū)動(dòng)晶體管。
本發(fā)明的半導(dǎo)體裝置，還包括位于上述第二激活區(qū)域和上述襯底接觸點(diǎn)區(qū)域之間形成在上述半導(dǎo)體襯底上方的第二虛設(shè)柵極電極，上述第一金屬絕緣體半導(dǎo)體晶體管是存取晶體管，上述第二虛設(shè)柵極電極的柵極長度，可以比上述第一虛設(shè)柵極電極的柵極長度短。
本發(fā)明的半導(dǎo)體裝置的制造方法，是包括具有第一金屬絕緣體半導(dǎo)體晶體管的靜態(tài)隨機(jī)訪問存儲(chǔ)器的半導(dǎo)體裝置的制造方法，具有在半導(dǎo)體襯底上形成隔離上述第一金屬絕緣體半導(dǎo)體晶體管的激活區(qū)域及襯底接觸點(diǎn)區(qū)域的元件隔離區(qū)域的工序，上述形成元件隔離區(qū)域工序中，不用上述元件隔離區(qū)域隔離上述第一激活區(qū)域和上述襯底接觸點(diǎn)區(qū)域。
根據(jù)本發(fā)明的半導(dǎo)體裝置的制造方法，因?yàn)椴挥蒙鲜鲈綦x區(qū)域隔離上述第一激活區(qū)域和上述襯底接觸點(diǎn)區(qū)域而形成為一體，所以，第一金屬絕緣體半導(dǎo)體晶體管的激活區(qū)域的柵極長度方向的長度就能變長。因此，由該方法制造的半導(dǎo)體裝置中，從元件隔離區(qū)域加到第一金屬絕緣體半導(dǎo)體晶體管的溝道區(qū)域的應(yīng)力被降低。由此，降低由于來自元件隔離區(qū)域的應(yīng)力的特性變動(dòng)成為可能。
本發(fā)明的半導(dǎo)體裝置的制造方法中，還可以包括形成在位于上述第一激活區(qū)域和上述襯底接觸點(diǎn)區(qū)域之間的半導(dǎo)體襯底上方，與上述襯底接觸點(diǎn)區(qū)域電連接的第一虛設(shè)柵極電極的工序。由該方法制造的半導(dǎo)體裝置中，因?yàn)榈谝惶撛O(shè)柵極電極被固定到接地電位，所以，能夠絕緣第一激活區(qū)域和襯底接觸點(diǎn)區(qū)域。
-發(fā)明的效果-根據(jù)本發(fā)明，通過整體化形成激活區(qū)域和襯底接觸點(diǎn)區(qū)域，就能夠抑制由于元件隔離區(qū)域的應(yīng)力的金屬絕緣體半導(dǎo)體晶體管的特性降低。
圖1(a)，是表示具有本發(fā)明的第一實(shí)施方式所涉及的靜態(tài)隨機(jī)訪問存儲(chǔ)器的半導(dǎo)體裝置的概略平面圖。
圖1(b)，是沿圖1(a)A-A線剖面圖。
圖1(c)，是沿圖1(b)B-B線剖面圖。
圖2(a)至圖2(d)，是表示本發(fā)明的實(shí)施方式所涉及制造工序圖，是沿圖1(a)的B-B線剖面圖。
圖3(a)至圖3(d)，是表示本發(fā)明的實(shí)施方式所涉及制造工序圖，是沿圖1(a)的B-B線剖面圖。
圖4(a)至圖4(d)，是表示本發(fā)明的實(shí)施方式所涉及的半導(dǎo)體裝置的制造工序圖，是沿圖1(a)的A-A線剖面圖。
圖5(a)至圖5(d)，是表示本發(fā)明的實(shí)施方式所涉及的半導(dǎo)體裝置的制造工序圖，是沿圖1(a)的A-A線剖面圖。
圖6(a)，是表示圖2(b)及圖4(b)所示工序中襯底表面的平面圖。
圖6(b)，是表示圖2(d)及圖4(d)所示工序中襯底表面的平面圖。
圖7(a)，是表示具有本發(fā)明的第二實(shí)施方式所涉及的靜態(tài)隨機(jī)訪問存儲(chǔ)器的半導(dǎo)體裝置的概略平面圖。
圖7(b)，是沿圖7(a)A-A線剖面圖。
圖7(c)，是沿圖7(b)B-B線剖面圖。
圖8，是表示具有以前靜態(tài)隨機(jī)訪問存儲(chǔ)器半導(dǎo)體裝置的構(gòu)造平面圖。
圖9(a)至圖9(e)，是表示具有以前靜態(tài)隨機(jī)訪問存儲(chǔ)器半導(dǎo)體裝置的制造工序的剖面圖。
(符號說明)10 溝槽11 半導(dǎo)體襯底11a、11b、11c區(qū)域12 硅氧化膜1212a 基膜12a13 硅氮化膜1313a 保護(hù)膜13a14 p型阱區(qū)域15a、15d 柵極絕緣膜15b、15c 虛設(shè)柵極絕緣膜16a、16d、16e、16h 柵極電極16b、16c、16f、16g 虛設(shè)柵極電極17 側(cè)壁18a、18b、18c、18d N型源·漏極區(qū)域19 P型雜質(zhì)區(qū)域20 金屬硅化物膜21 襯墊膜22 第一層間絕緣膜 23c 共用接觸點(diǎn)
24 第二層間絕緣膜 26、27 分離絕緣膜具體實(shí)施方式
(第一實(shí)施方式)以下，就本發(fā)明的第一實(shí)施方式所涉及的半導(dǎo)體裝置參照圖1予以說明。
圖1(a)，是表示具有本發(fā)明的第一實(shí)施方式所涉及的靜態(tài)隨機(jī)訪問存儲(chǔ)器的半導(dǎo)體裝置的概略平面圖。圖1(b)，是沿圖1(a)A-A線剖面圖。圖1(c)，是沿圖1(b)B-B線剖面圖。尚，圖1(a)，是突出表示了由被隔離絕緣膜所圍的半導(dǎo)體襯底形成的晶體管的激活區(qū)域及襯底接觸點(diǎn)區(qū)域，柵極電極，虛設(shè)柵極電極，針型接觸點(diǎn)，金屬布線的圖。也就是，為了便于閱圖，在圖1(a)中，省略了圖1(b)及圖1(c)中層間絕緣膜，側(cè)壁，金屬硅化物層及雜質(zhì)擴(kuò)散層的表示。尚，本實(shí)施方式中，構(gòu)成靜態(tài)隨機(jī)訪問存儲(chǔ)器元件的金屬絕緣體半導(dǎo)體晶體管中，省略了N型驅(qū)動(dòng)晶體管及N型存取晶體管以外的金屬絕緣體半導(dǎo)體晶體管的圖示及說明。
本實(shí)施方式的半導(dǎo)體裝置，如圖1(a)所示，具有第一驅(qū)動(dòng)晶體管TrD1，第二驅(qū)動(dòng)晶體管TrD2，第一存取晶體管TrA1，第二存取晶體管TrA2，襯底接觸點(diǎn)區(qū)域Rsub。
驅(qū)動(dòng)晶體管TrD1、TrD2，存取晶體管TrA1、TrA2及襯底接觸點(diǎn)區(qū)域Rsub，形成在半導(dǎo)體襯底11上。半導(dǎo)體襯底11，從平面看，由隔離絕緣膜27所圍。還有，從平面所看到的半導(dǎo)體襯底11表面，具有平行排列的兩條區(qū)域11a、11b，將區(qū)域11a、11b從它們的中央部相互連接的區(qū)域11c。換句話說，半導(dǎo)體襯底11，具有象平放的英文字母“H”的平面形狀。但是，區(qū)域11a、11b的兩端部，即可以再連接其他晶體管的激活區(qū)域，也可以不接。區(qū)域11c，成為襯底接觸點(diǎn)區(qū)域Rsub。區(qū)域11a的中央部，區(qū)域11a的中央部，與區(qū)域11c的端部(附圖的上端部)相接。區(qū)域11a中與區(qū)域11c相接處的左側(cè)，成為第一驅(qū)動(dòng)晶體管TrD1的激活區(qū)域。區(qū)域11a中與區(qū)域11c相接處的右側(cè)，成為第一存取晶體管TrA1的激活區(qū)域。
另一方面，區(qū)域11b中與區(qū)域11c相接處的左側(cè)，成為第二驅(qū)動(dòng)晶體管TrD2的激活區(qū)域。區(qū)域11b中與區(qū)域11c相接處的右側(cè)，成為第二存取晶體管TrA2的激活區(qū)域。
第一驅(qū)動(dòng)晶體管TrD1，如圖1(b)所示，具有形成在半導(dǎo)體襯底11的p型阱區(qū)域14上的柵極絕緣膜15a及柵極電極16a，形成在柵極電極16a側(cè)面上的側(cè)壁17，形成在半導(dǎo)體襯底11的側(cè)壁17的側(cè)下方的N型源·漏極區(qū)域18a、18b，形成在N型源·漏極區(qū)域18a、18b及柵極電極16a上的金屬硅化物膜20。
第二驅(qū)動(dòng)晶體管TrD2，如圖1(a)所示具有柵極電極16e，盡管省略了附圖表示，但是具有與第一驅(qū)動(dòng)晶體管TrD1一樣的構(gòu)成。
第一存取晶體管TrA1，如圖1(b)所示，具有形成在半導(dǎo)體襯底11的p型阱區(qū)域14上的柵極絕緣膜15d及柵極電極16d，形成在柵極電極16d側(cè)面上的側(cè)壁17，形成在半導(dǎo)體襯底11的側(cè)壁17的側(cè)下方的N型源·漏極區(qū)域18c、18d，形成在N型源·漏極區(qū)域18c、18d及柵極電極16a上的金屬硅化物膜20。
第二存取晶體管TrA2，具有由與第一存取晶體管TrA1的柵極電極16d共同的膜形成的柵極電極16h，盡管省略了剖面構(gòu)造的圖示，但是具有與第一存取晶體管TrA1一樣的構(gòu)成。
襯底接觸點(diǎn)區(qū)域Rsub的半導(dǎo)體襯底11上，如圖1(b)所示，形成了p型阱區(qū)域14，形成在p型阱區(qū)域14之上的p型雜質(zhì)區(qū)域19。P型雜質(zhì)區(qū)域19上，形成了金屬硅化物膜20。
并且，如圖1(b)所示，設(shè)置了第一驅(qū)動(dòng)晶體管TrD1的N型源·漏極區(qū)域18b，位于與襯底接觸點(diǎn)區(qū)域Rsub的p型雜質(zhì)區(qū)域19之間的區(qū)域，在虛設(shè)柵極絕緣膜15b上形成虛設(shè)柵極電極16b，在虛設(shè)柵極電極16b的側(cè)面上形成側(cè)壁17，形成在虛設(shè)柵極電極16b上的金屬硅化物膜20。
還有，如圖1(a)所示，在位于第二驅(qū)動(dòng)晶體管TrD2和襯底接觸點(diǎn)區(qū)域Rsub之間的區(qū)域上，設(shè)置了虛設(shè)柵極電極16f。盡管省略了虛設(shè)柵極電極16f的剖面構(gòu)造的圖示，但是，虛設(shè)柵極電極16f，與虛設(shè)柵極電極16b具有相同的構(gòu)成。尚，本實(shí)施方式中，盡管形成了虛設(shè)柵極電極16b、16f，但是，虛設(shè)柵極電極16b、16f并非一定要設(shè)置。
還有，如圖1(b)所示，設(shè)置了第一存取晶體管TrA1的N型源·漏極區(qū)域18c，位于與襯底接觸點(diǎn)區(qū)域Rsub的p型雜質(zhì)區(qū)域19之間的區(qū)域上，形成在半導(dǎo)體襯底11的p型阱區(qū)域14的虛設(shè)柵極絕緣膜15c，形成在虛設(shè)柵極絕緣膜15c上的虛設(shè)柵極電極16c，形成在虛設(shè)柵極電極16c的側(cè)面上的側(cè)壁17，形成在虛設(shè)柵極電極16c上的金屬硅化物膜20。
還有，如圖1(a)所示，位于第二存取晶體管TrA2和襯底接觸點(diǎn)區(qū)域Rsub之間的區(qū)域，也設(shè)置了具有與虛設(shè)柵極電極16c同樣構(gòu)成的虛設(shè)柵極電極16g。
如圖1(b)、圖1(c)所示，金屬硅化物膜20或側(cè)壁17上，形成了第一層間絕緣膜22。第一層間絕緣膜22上，貫通了針型接觸點(diǎn)23a至23k。第一層間絕緣膜22上，形成了第二層間絕緣膜24。各針型接觸點(diǎn)23a至23k上，形成了金屬布線25a至25h。
并且，如圖1(b)所示，第一驅(qū)動(dòng)晶體管TrD1的N型源·漏極區(qū)域18a，介于金屬硅化物膜20及針型接觸點(diǎn)23a與金屬布線25a連接，N型源·漏極區(qū)域18b，介于金屬硅化物膜20及針型接觸點(diǎn)23b與金屬布線25b連接。
另一方面，如圖1(a)所示，第二驅(qū)動(dòng)晶體管TrD2中，N型源·漏極區(qū)域之一，介于金屬硅化物膜及針型接觸點(diǎn)23e與金屬布線25e連接，另一個(gè)N型源·漏極區(qū)域，介于金屬硅化物膜及針型接觸點(diǎn)23f與金屬布線25b連接。
還有，如圖1(b)所示，第一存取晶體管TrA1中，N型源·漏極區(qū)域18c，介于金屬硅化物膜20及針型接觸點(diǎn)23c與金屬布線25c連接，N型源·漏極區(qū)域18d，介于金屬硅化物膜20及針型接觸點(diǎn)23d與金屬布線25d連接，柵極電極16d，介于金屬硅化物膜20及針型接觸點(diǎn)23k與金屬布線25h連接。
另一方面，如圖1(a)所示，第二存取晶體管TrA2中，其中之一的N型源·漏極區(qū)域，介于金屬硅化物膜及針型接觸點(diǎn)23g與金屬布線25f連接，另一個(gè)N型源·漏極區(qū)域，介于金屬硅化物膜及針型接觸點(diǎn)23h與金屬布線25g連接。
還有，如圖1(c)所示，襯底接觸點(diǎn)區(qū)域Rsub中，p型雜質(zhì)區(qū)域19，介于金屬硅化物膜20及針型接觸點(diǎn)23i與金屬布線25b連接。
在此，所謂的襯底接觸點(diǎn)區(qū)域Rsub，是為將半導(dǎo)體襯底11(更具體地說，是p型阱區(qū)域14)接地的區(qū)域。襯底接觸點(diǎn)區(qū)域Rsub中，p型阱區(qū)域14，通過金屬硅化物膜20、針型接觸點(diǎn)23i及金屬布線25b與外部連接，從外部，將p型阱區(qū)域14的電位固定為0V。尚，襯底接觸點(diǎn)區(qū)域Rsub中，半導(dǎo)體襯底11上部形成了p型雜質(zhì)區(qū)域19。這個(gè)p型雜質(zhì)區(qū)域19的雜質(zhì)濃度設(shè)定的比p型阱區(qū)域14的雜質(zhì)濃度高，通過這個(gè)p型雜質(zhì)區(qū)域19，金屬硅化物膜20和半導(dǎo)體襯底11之間的接觸點(diǎn)電阻被降低。還有，所謂的激活區(qū)域，是包括各晶體管的源·漏極區(qū)域和溝道區(qū)域的區(qū)域。
根據(jù)本實(shí)施方式的構(gòu)成，第一存取晶體管TrA1的激活區(qū)域、第二存取晶體管TrA2的激活區(qū)域、第一驅(qū)動(dòng)晶體管TrD1的激活區(qū)域和第二驅(qū)動(dòng)晶體管TrD2的激活區(qū)域，形成為一體化連續(xù)形成在半導(dǎo)體襯底11上。由此，第一存取晶體管TrA1中，因?yàn)榧せ顓^(qū)域的柵極長度方向變長，所以從柵極電極16d的端部到形成N型源·漏極區(qū)域18c的激活區(qū)域端部為止的距離增大。由此，因?yàn)閬碜愿綦x絕緣膜27的應(yīng)力的特性變動(dòng)就能降低。還有，第二存取晶體管TrA2、第一驅(qū)動(dòng)晶體管TrD1以及第二驅(qū)動(dòng)晶體管TrD2也是一樣，因?yàn)榈綎艠O為止的距離變大，所以，由于來自元件隔離區(qū)域的隔離絕緣膜27的應(yīng)力對特性的影響就能降低。
再有，本實(shí)施方式的構(gòu)成中，因?yàn)閷⒏鞔嫒【w管TrA1、TrA2的激活區(qū)域和襯底接觸點(diǎn)區(qū)域Rsub絕緣，所以設(shè)置了虛設(shè)柵極電極16c、16g。虛設(shè)柵極電極16c，通過針型接觸點(diǎn)23i、23j以及金屬布線25b，因?yàn)榕c襯底接觸點(diǎn)區(qū)域Rsub的p型雜質(zhì)區(qū)域19電連接，所以被固定到與p型阱區(qū)域14同電位的接地電位上。因此，如果將虛設(shè)柵極電極16c作為柵極電極的話金屬絕緣體半導(dǎo)體晶體管就常為不通。由此，就能夠絕緣第一存取晶體管TrA1的N型源·漏極區(qū)域18c和襯底接觸點(diǎn)區(qū)域Rsub的p型雜質(zhì)區(qū)域19。同樣，由虛設(shè)柵極電極16g能夠絕緣第二存取晶體管TrA2的N型源·漏極區(qū)域和襯底接觸點(diǎn)區(qū)域Rsub的p型雜質(zhì)區(qū)域19。
還有，各驅(qū)動(dòng)晶體管TrD1、TrD2的激活區(qū)域和襯底接觸點(diǎn)區(qū)域Rsub之間，設(shè)置了虛設(shè)柵極電極16b、16f。圖1中，表示了虛設(shè)柵極電極16b、16f不與外部電連接的形態(tài)，但是，將它們連接到外部亦可。通過設(shè)置這些虛設(shè)柵極電極16b、16f，可以將這個(gè)區(qū)域的圖案密度與其他區(qū)域相同，為此，就可以將柵極電極16a、16e在安定的狀態(tài)下形成。但是，本實(shí)施方式中，并非一定要設(shè)置虛設(shè)柵極電極16b、16f。襯底接觸點(diǎn)區(qū)域Rsub的p型雜質(zhì)區(qū)域19、第一驅(qū)動(dòng)晶體管TrD1的激活區(qū)域(在此，激活區(qū)域中與針型接觸點(diǎn)23b連接一側(cè)的區(qū)域)及第二驅(qū)動(dòng)晶體管TrD2的激活區(qū)域(在此，激活區(qū)域中與針型接觸點(diǎn)23f連接一側(cè)的區(qū)域)，因?yàn)楦髯越拥兀@些區(qū)域不用虛設(shè)柵極電極16b、16f色緣亦可。
還有，將虛設(shè)柵極電極16c、16g的柵極長度，制得比虛設(shè)柵極電極16b、16f的柵極長度長亦可。如上所述，對于并非一定要設(shè)置虛設(shè)柵極電極16b、16f，虛設(shè)柵極電極16c、16g中，就確實(shí)需要隔離襯底接觸點(diǎn)區(qū)域Rsub和各存取晶體管TrA1、TrA2的激活區(qū)域。這樣，只要將虛設(shè)柵極電極16c、16g的柵極長度，制得比虛設(shè)柵極電極16b、16f的柵極長度長，由虛設(shè)柵極電極16c、16g，就確實(shí)能夠隔離襯底接觸點(diǎn)區(qū)域Rsub和各存取晶體管TrA1、TrA2的激活區(qū)域，也就能夠抑制泄漏電流。
以下，就本發(fā)明的實(shí)施方式所涉及的半導(dǎo)體裝置的制造方法，參照圖2至圖6予以說明。
圖2(a)至圖2(d)及圖3(a)至圖3(d)，是表示本發(fā)明的實(shí)施方式所涉及的制造工序圖，沿圖1(a)的B-B線剖面圖。還有，圖4(a)至圖4(d)及圖5(a)至圖5(d)，表示本發(fā)明的實(shí)施方式所涉及的半導(dǎo)體裝置的制造工序，沿圖1(a)的A-A線剖面圖。并且，圖2(a)至圖3(d)的各個(gè)工序，和圖4(a)至圖5(d)的各個(gè)工序，分別表示的是同一個(gè)工序。
本實(shí)施方式的制造方法中，首先，由圖2(a)及圖4(a)所示的工序，在半導(dǎo)體襯底11上，形成厚度為5nm至20nm的硅氧化膜(SiO2膜)12后，在硅氧化膜12上形成厚度為50nm至150nm的硅氮化膜(Si3N4)13。
接下來，由圖2(b)及圖4(b)所示的工序，在硅氮化膜13上形成具有向元件隔離形成區(qū)域開口的抗蝕膜(未圖示)之后，通過進(jìn)行以抗蝕膜為掩模的蝕刻，形成圖案化了的由硅氮化膜形成的保護(hù)膜13a。其后，再通過進(jìn)行以抗蝕膜或保護(hù)膜13a為掩模的蝕刻，形成由硅氧化膜12形成的基膜12a后，干蝕刻半導(dǎo)體襯底11形成深度250nm至400nm的溝槽10。
圖6(a)，是表示圖2(b)及圖4(b)所示工序中襯底表面的平面圖。如圖6(a)所示，本工序的保護(hù)膜13a，覆蓋形成驅(qū)動(dòng)晶體管TrD1、TrD2的激活區(qū)域，存取晶體管TrA1、TrA2的激活區(qū)域以及襯底接觸點(diǎn)區(qū)域Rsub部分的半導(dǎo)體襯底11，且，一體化形成了各激活區(qū)域及襯底接觸點(diǎn)區(qū)域Rsub。并且，溝槽10，形成在沒有形成保護(hù)膜13a的區(qū)域。也就是，圍繞著驅(qū)動(dòng)晶體管TrD1、TrD2的激活區(qū)域，存取晶體管TrA1、TrA2的激活區(qū)域以及襯底接觸點(diǎn)區(qū)域Rsub的半導(dǎo)體襯底11而形成。由這個(gè)溝槽10，決定驅(qū)動(dòng)晶體管TrD1、TrD2的激活區(qū)域，存取晶體管TrA1、TrA2的激活區(qū)域以及襯底接觸點(diǎn)區(qū)域Rsub的尺寸。
接下來，由圖2(c)及圖4(c)所示的工序，在包含溝槽10表面的半導(dǎo)體襯底11上的整個(gè)面上，通過使用HDP的等離子CVD法，形成600nm的硅氧化膜。其后，用CMP技術(shù)，將硅氧化膜研磨到露出保護(hù)膜13a的表面為止的高度，由此，在溝槽10內(nèi)形成由硅氧化膜形成的隔離絕緣膜27制成的元件隔離區(qū)域。且，在形成硅氧化膜之前，通過熱氧化露出溝槽10內(nèi)的半導(dǎo)體襯底11的表面，進(jìn)行蝕刻妨礙層的除去亦可。
接下來，由圖2(d)及圖4(d)所示的工序，除去保護(hù)膜13a以后，通過向半導(dǎo)體襯底11離子注入p型雜質(zhì)離子，形成p型阱區(qū)域14。其后，除去基膜12a。圖6(b)，是表示圖2(d)及圖4(d)所示工序的襯底表面的平面圖。如圖6(b)所示，由本工序，在半導(dǎo)體襯底11中，驅(qū)動(dòng)晶體管TrD1、TrD2的激活區(qū)域，存取晶體管TrA1、TrA2的激活區(qū)域以及襯底接觸點(diǎn)區(qū)域Rsub由隔離絕緣膜27所圍。
接下來，由圖3(a)及圖5(a)所示的工序，在半導(dǎo)體襯底11上形成厚度2nm的硅氮氧化膜后，在硅氮氧化膜上形成厚度150nm的多晶硅膜。其后，用平版印刷技術(shù)及干蝕刻技術(shù)，進(jìn)行多晶硅膜及硅氮氧化膜的圖案化，由此，形成第一驅(qū)動(dòng)晶體管TrD1的柵極絕緣膜15a及柵極電極16a，第一存取晶體管TrA1的柵極絕緣膜15d及柵極電極16d。同時(shí)，第一驅(qū)動(dòng)晶體管的激活區(qū)域和襯底接觸點(diǎn)區(qū)域Rsub之間，形成虛設(shè)柵極絕緣膜15b及虛設(shè)柵極電極16b，在第一存取晶體管的激活區(qū)域和襯底接觸點(diǎn)區(qū)域Rsub之間，形成虛設(shè)柵極絕緣膜15c及虛設(shè)柵極電極16c。其后，以柵極電極16a、16d為掩模，離子注入N型雜質(zhì)離子形成N型外延區(qū)域(未圖示)。
接下來，由圖3(b)及圖5(b)所示的工序，在柵極電極16a、16d及虛設(shè)柵極電極16b、16c的側(cè)面上形成絕緣性側(cè)壁17。這個(gè)側(cè)壁17，用硅氧化膜或硅氮化膜，或者這些的疊層膜亦可。還有，各電極和側(cè)壁17之間形成偏置襯墊亦可。其后，在第一驅(qū)動(dòng)晶體管TrD1的激活區(qū)域和第一存取晶體管TrA1的激活區(qū)域上，以柵極電極16a、16d及側(cè)壁17為掩模有選擇地離子注入N型雜質(zhì)離子，形成N型源·漏極區(qū)域18a、18b、18c、18d。還有，襯底接觸點(diǎn)區(qū)域Rsub上，以虛設(shè)柵極電極16b、16c及側(cè)壁17為掩模有選擇地離子注入p型雜質(zhì)離子，形成p型雜質(zhì)區(qū)域19。
接下來，由圖3(c)及圖5(c)所示的工序，在半導(dǎo)體襯底11的整個(gè)面上，形成鎳(Ni)或鈷(Co)等金屬膜后，進(jìn)行熱處理，使露出的硅和金屬反應(yīng)，由此，在柵極電極16a、16d，虛設(shè)柵極電極16b、16c，N型源·漏極區(qū)域18a、18b、18c、18d及p型雜質(zhì)區(qū)域19上有選擇地形成金屬硅化物膜20。其后，有選擇地除去未反應(yīng)而剩下的金屬膜。
接下來，由圖3(d)及圖5(d)所示的工序，在半導(dǎo)體襯底11的整個(gè)面上，形成由硅氮化膜形成的襯墊膜21后，襯墊膜21上形成第一層間絕緣膜22。其后，蝕刻第一層間絕緣膜22及襯墊膜21形成接觸點(diǎn)孔后，在該接觸點(diǎn)孔內(nèi)埋入導(dǎo)電材料形成針型接觸點(diǎn)23a、23b、23c、23d、23i、23j、23k。其后，在第一層間絕緣膜22上形成第二層間絕緣膜24后，在第二層間絕緣膜24上形成布線槽，通過有選擇地在布線槽內(nèi)埋入金屬材料，形成金屬布線25a、25b、25c、25d、25h。在此，虛設(shè)柵極電極16c，介于虛設(shè)柵極電極16c上的金屬硅化物膜20，針型接觸點(diǎn)23j，金屬布線25b，針型接觸點(diǎn)23i及p型雜質(zhì)區(qū)域19上的金屬硅化物膜20與p型雜質(zhì)區(qū)域19電連接，與p型雜質(zhì)區(qū)域19同電位。還有，柵極電極16d和虛設(shè)柵極電極16c之間的N型源·漏極區(qū)域18c，介于金屬硅化物膜20，針型接觸點(diǎn)23c與成為位線的金屬布線25c連接。通過以上的工序，形成本發(fā)明的半導(dǎo)體裝置。
(第二實(shí)施方式)以下，就本發(fā)明的第二實(shí)施方式所涉及的半導(dǎo)體裝置，參照圖7予以說明。圖7(a)，是表示具有本發(fā)明的第二實(shí)施方式所涉及的靜態(tài)隨機(jī)訪問存儲(chǔ)器的半導(dǎo)體裝置的概略平面圖。圖7(b)，是沿圖7(a)A-A線剖面圖。圖7(c)，是沿圖7(b)B-B線剖面圖。
本實(shí)施方式的半導(dǎo)體裝置中與第一實(shí)施方式的半導(dǎo)體裝置的不同點(diǎn)，是襯底接觸點(diǎn)區(qū)域Rsub和虛設(shè)柵極電極16c、16g，與一個(gè)共用接觸點(diǎn)23s連接這一點(diǎn)。也就是，第一實(shí)施方式中，如圖1(a)及圖1(c)所示，襯底接觸點(diǎn)區(qū)域Rsub與針型接觸點(diǎn)23i連接，虛設(shè)柵極電極16c、16g與針型接觸點(diǎn)23j連接，對此，本實(shí)施方式中，如圖7(a)所示，這些針型接觸點(diǎn)被共有化，成為共用接觸點(diǎn)23s。更具體地說明的話，如圖7(c)所示，共用接觸點(diǎn)23s，從襯底接觸點(diǎn)區(qū)域Rsub的金屬硅化物膜20，介于虛設(shè)柵極電極16c側(cè)面上的側(cè)壁17，連接虛設(shè)柵極電極16c上的金屬硅化物膜20上為止的區(qū)域形成。這個(gè)共用接觸點(diǎn)23s，通過金屬布線25b及金屬硅化物膜20，與襯底接觸點(diǎn)區(qū)域Rsub和虛設(shè)柵極電極16c(及虛設(shè)柵極電極16g)保持相同的電位。其他的構(gòu)成，與第一實(shí)施方式一樣，省略其說明。
本實(shí)施方式，能夠得到與第一實(shí)施方式相同的效果。再有，通過形成共用接觸點(diǎn)23s，與第一實(shí)施方式那樣的形成兩個(gè)針型接觸點(diǎn)相比，能夠得到縮小面積得效果。
(其他實(shí)施方式)上述實(shí)施方式中，從平面看半導(dǎo)體襯底11得表面，具有橫放的英文字母“H”得形狀。然而，本發(fā)明的半導(dǎo)體襯底11的表面形狀，并非只限于此。也就是，只要以前的由元件隔離區(qū)域隔離的各晶體管激活區(qū)域和襯底接觸點(diǎn)區(qū)域是一體化形狀，變成什么形狀都是可以的。
-產(chǎn)業(yè)上的利用可能性-正如以上所說明的，本發(fā)明，對于具有靜態(tài)隨機(jī)訪問存儲(chǔ)器的半導(dǎo)體裝置是有用的。
權(quán)利要求
1.一種半導(dǎo)體裝置，具有包含第一金屬絕緣體半導(dǎo)體晶體管的靜態(tài)隨機(jī)訪問存儲(chǔ)器，其特征為包括第一激活區(qū)域，由元件隔離區(qū)域隔離的半導(dǎo)體襯底形成，是上述第一金屬絕緣體半導(dǎo)體晶體管的激活區(qū)域，和襯底接觸點(diǎn)區(qū)域，由元件隔離區(qū)域隔離的半導(dǎo)體襯底形成，另外上述第一激活區(qū)域和上述襯底接觸點(diǎn)區(qū)域，沒有被上述元件隔離區(qū)域隔離。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征為還包括第一虛設(shè)柵極電極，該第一虛設(shè)柵極電極，形成在位于上述第一激活區(qū)域和上述襯底接觸點(diǎn)區(qū)域之間的上述半導(dǎo)體襯底的上方，上述第一虛設(shè)柵極電極，與上述襯底接觸點(diǎn)區(qū)域電連接。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征為還包括層間絕緣膜，設(shè)置在上述半導(dǎo)體襯底上，和共用接觸點(diǎn)，貫通上述層間絕緣膜電連接上述襯底接觸點(diǎn)區(qū)域及上述第一虛設(shè)柵極電極。
4.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征為還包括層間絕緣膜，設(shè)置在上述半導(dǎo)體襯底上，針型接觸點(diǎn)，設(shè)置在上述層間絕緣膜上，并與上述襯底接觸點(diǎn)區(qū)域電連接，和布線，與上述針型接觸點(diǎn)電連接，另外通過上述針型接觸點(diǎn)及上述布線，上述襯底接觸點(diǎn)區(qū)域被接地。
5.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征為上述第一金屬絕緣體半導(dǎo)體晶體管，是存取晶體管。
6.根據(jù)權(quán)利要求1或2所述的半導(dǎo)體裝置，其特征為上述靜態(tài)隨機(jī)訪問存儲(chǔ)器具有上述第二金屬絕緣體半導(dǎo)體晶體管，上述第二金屬絕緣體半導(dǎo)體晶體管的激活區(qū)域，是由上述元件隔離區(qū)域隔離的上述半導(dǎo)體襯底形成，上述第二激活區(qū)域和上述襯底接觸點(diǎn)區(qū)域，沒有被上述元件隔離區(qū)域隔離。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體裝置，其特征為上述第二金屬絕緣體半導(dǎo)體晶體管，是驅(qū)動(dòng)晶體管。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體裝置，其特征為還包括第二虛設(shè)柵極電極，該第二虛設(shè)柵極電極，形成在位于上述第二激活區(qū)域和上述襯底接觸點(diǎn)區(qū)域之間的上述半導(dǎo)體襯底的上方，另外上述第一金屬絕緣體半導(dǎo)體晶體管，是存取晶體管，上述第二虛設(shè)柵極電極的柵極長度，比上述第一虛設(shè)柵極電極的柵極長度短。
9.一種半導(dǎo)體裝置的制造方法，上述半導(dǎo)體裝置，具有第一金屬絕緣體半導(dǎo)體晶體管的靜態(tài)隨機(jī)訪問存儲(chǔ)器，其特征為具有元件隔離區(qū)域形成工序，該元件隔離區(qū)域形成工序，在半導(dǎo)體襯底上形成隔離上述第一金屬絕緣體半導(dǎo)體晶體管的激活區(qū)域及襯底接觸點(diǎn)區(qū)域的元件隔離區(qū)域，上述元件隔離區(qū)域形成工序中，不用上述元件隔離區(qū)域隔離上述第一激活區(qū)域和上述襯底接觸點(diǎn)區(qū)域。
10.根據(jù)權(quán)利要求9所述的半導(dǎo)體裝置的制造方法，其特征為還包括第一虛設(shè)柵極電極形成工序，該第一虛設(shè)柵極電極形成工序，在位于上述第一激活區(qū)域和上述襯底接觸點(diǎn)區(qū)域之間的半導(dǎo)體襯底上方，形成與上述襯底接觸點(diǎn)區(qū)域電連接的第一虛設(shè)柵極電極。
全文摘要
提供具有因?yàn)樵綦x區(qū)域的應(yīng)力抑制了金屬絕緣體半導(dǎo)體晶體管的特性變動(dòng)的靜態(tài)隨機(jī)訪問存儲(chǔ)器的半導(dǎo)體裝置及其制造方法。使第一存取晶體管(TrA1)的激活區(qū)域和襯底接觸點(diǎn)區(qū)域(Rsub)從平面看成為一體地形成隔離絕緣膜(26)。并且，位于第一存取晶體管(TrA1)的激活區(qū)域和襯底接觸點(diǎn)區(qū)域(Rsub)之間的半導(dǎo)體襯底(11)上形成虛設(shè)柵極電極(16c)。并將虛設(shè)柵極電極(16c)與襯底接觸點(diǎn)區(qū)域(Rsub)的p型雜質(zhì)區(qū)域(19)電連接。
文檔編號H01L21/76GK1893085SQ20061010074
公開日2007年1月10日 申請日期2006年7月4日 優(yōu)先權(quán)日2005年7月7日
發(fā)明者中村成志, 石倉聰, 山田隆順 申請人:松下電器產(chǎn)業(yè)株式會(huì)社