專利名稱：制造cmos圖像傳感器的方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種制造CMOS圖像傳感器的方法。
背景技術(shù)：
通常，圖像傳感器是將光學(xué)圖像轉(zhuǎn)換成電信號的半導(dǎo)體器件。圖像傳感器分為電荷耦合器件(CCD)和互補(bǔ)金屬氧化物硅(CMOS)圖像傳感器。
CCD具有諸如驅(qū)動(dòng)方法復(fù)雜和高功耗的缺點(diǎn)。而且，由于需要多級光學(xué)處理而使CCD的制造方法復(fù)雜。
因此，CMOS圖像傳感器作為克服CCD的缺點(diǎn)的下一代圖像傳感器而受到關(guān)注。
CMOS圖像傳感器是采用切換模式(switch mode)的器件，它通過采用使用控制電路和信號處理電路作為外圍電路的CMOS技術(shù)，在半導(dǎo)體襯底上形成與單元像素的數(shù)目一樣多的MOS晶體管，來順序地檢測使用MOS晶體管的每個(gè)單元像素的輸出。
根據(jù)晶體管的數(shù)目將CMOS圖像傳感器分為3T型、4T型和5T型。3T型CMOS圖像傳感器包括一個(gè)光電二極管和三個(gè)晶體管，而4T型CMOS圖像傳感器包括一個(gè)光電二極管和四個(gè)晶體管。
在下文中，將參考其平面圖來描述4T型CMOS圖像傳感器的單元像素。
如圖1所示，根據(jù)現(xiàn)有技術(shù)的CMOS圖像傳感器的單元像素包括作為光電轉(zhuǎn)換器的光電二極管10和四個(gè)晶體管。四個(gè)晶體管是傳輸晶體管(transfer transistor)20、復(fù)位晶體管(reset transistor)30、存取晶體管(access transistor)40和選擇晶體管(select transistor)50。在圖1中，F(xiàn)D表示浮置擴(kuò)散區(qū)(floating diffusion region)，附圖標(biāo)記90表示連接FD和存取晶體管40的耦合部分。Vin表示輸入端、Vout表示輸出端。
在下文中，將參考其剖面圖來描述根據(jù)現(xiàn)有技術(shù)的CMOS圖像傳感器中的光電二極管10和傳輸晶體管20。
如圖2所示，傳輸晶體管20包括形成在襯底11上的柵絕緣層21和柵電極23，以及形成在柵電極23兩側(cè)的第一側(cè)壁29和第二側(cè)壁31。
而且，n-型擴(kuò)散區(qū)28和P0型擴(kuò)散區(qū)(PDP；P型光電二極管注入)35形成在襯底11的光電二極管區(qū)(PD)。P0型擴(kuò)散區(qū)35形成在n-型擴(kuò)散區(qū)28上。此外，重?fù)诫sn+型擴(kuò)散區(qū)(N+)32和輕摻雜n-型擴(kuò)散區(qū)26形成在襯底11的浮置擴(kuò)散區(qū)(FD)。
圖3是描述用于制造根據(jù)現(xiàn)有技術(shù)的CMOS圖像傳感器的工藝之一的剖面圖。
如圖3所示，將光刻膠層34涂布在襯底11的整個(gè)表面上，并且通過曝光和顯影工藝對涂布的光刻膠層34進(jìn)行構(gòu)圖，以便暴露出光電二極管區(qū)(PD)。
然后，通過使用構(gòu)圖的光刻膠層34作為硬掩模(hard mask)來注入P0型雜質(zhì)離子，從而在光電二極管區(qū)的n-型擴(kuò)散區(qū)28中形成P0型擴(kuò)散區(qū)35。
但是，制造根據(jù)現(xiàn)有技術(shù)的CMOS圖像傳感器的方法具有如下問題。
由于當(dāng)在光電二極管區(qū)形成P0型擴(kuò)散區(qū)(PDP)時(shí)要執(zhí)行如下光學(xué)處理，所以制造方法變得復(fù)雜，其中所述光學(xué)處理包括涂布光刻膠層、對光刻膠層進(jìn)行曝光和顯影，注入雜質(zhì)離子和去除光刻膠層。

發(fā)明內(nèi)容
因此，本發(fā)明涉及一種制造CMOS圖像傳感器的方法，其基本上消除了由于現(xiàn)有技術(shù)的限制和缺點(diǎn)而引起的一個(gè)或者多個(gè)問題。
本發(fā)明的一個(gè)目的是提供一種制造CMOS圖像傳感器的方法，其通過在為了形成PDP而執(zhí)行離子注入時(shí)省略光學(xué)處理來簡化制造工藝，從而提高了成品率。
本發(fā)明的另一個(gè)目的是提供一種制造CMOS圖像傳感器的方法，其通過在為了形成PDP而執(zhí)行離子注入時(shí)省略光學(xué)處理來省略可以產(chǎn)生雜質(zhì)的制造工藝，從而提高成品率。
本發(fā)明的其它優(yōu)點(diǎn)、目的和特征將在下面的描述中部分地提出，并且在下面的研究中對本領(lǐng)域普通技術(shù)人員將部分地變得明顯，或者可以從本發(fā)明的實(shí)踐中領(lǐng)會。本發(fā)明的目的和其他優(yōu)點(diǎn)可以通過在說明書及其權(quán)利要求書以及附圖中特別指出的結(jié)構(gòu)來實(shí)現(xiàn)和獲得。
為了實(shí)現(xiàn)這些目的和其他優(yōu)點(diǎn)，并且根據(jù)本發(fā)明的目的，如在此具體實(shí)施和廣義描述的，提供一種制造CMOS圖像傳感器的方法，該方法包括在具有由光電二極管和晶體管區(qū)限定的有源區(qū)的半導(dǎo)體襯底的晶體管區(qū)上形成柵電極，一柵絕緣層插在所述晶體管區(qū)和柵電極之間；在柵電極一側(cè)的晶體管區(qū)形成第一導(dǎo)電類型的第一雜質(zhì)區(qū)；在柵電極另一側(cè)的光電二極管區(qū)形成第一導(dǎo)電類型的第二雜質(zhì)區(qū)；在柵電極兩側(cè)形成包括第一絕緣層和第二絕緣層的側(cè)壁；在柵電極形成有第一雜質(zhì)區(qū)的一側(cè)形成第一導(dǎo)電類型的第三雜質(zhì)區(qū)；以及通過在半導(dǎo)體襯底的整個(gè)表面上注入第二導(dǎo)電雜質(zhì)離子，在柵電極、光電二極管區(qū)和晶體管區(qū)形成第二導(dǎo)電類型的第四雜質(zhì)區(qū)。
應(yīng)該理解，本發(fā)明的前面的概述和下面的詳述是示例性和說明性的，并且意在提供對要求保護(hù)的本發(fā)明的進(jìn)一步解釋。


所包括的附圖提供了本發(fā)明的進(jìn)一步理解，并且其被引進(jìn)并構(gòu)成了本申請的一部分，附圖示出了本發(fā)明的實(shí)施例并且和說明書一起來說明本發(fā)明的原理。在附圖中圖1是根據(jù)現(xiàn)有技術(shù)的4T型CMOS圖像傳感器中單元像素的平面圖；圖2是沿著圖1的線I-I’截取的剖面圖，示出了光電二極管和傳輸柵；圖3是描述制造根據(jù)現(xiàn)有技術(shù)的CMOS圖像傳感器的工藝之一的剖面圖；以及圖4A到4H是描述制造根據(jù)本發(fā)明實(shí)施例的CMOS圖像傳感器的方法的剖面圖。
具體實(shí)施例方式
現(xiàn)在，將詳細(xì)介紹本發(fā)明的優(yōu)選實(shí)施例，其例子在附圖中示出。在可能之處，在所有附圖中使用相同的附圖標(biāo)記來表示相同或相似部件。
在下文中，將參考附圖來描述制造根據(jù)本發(fā)明的CMOS圖像傳感器的方法。
作為例子，在根據(jù)本發(fā)明的實(shí)施例的CMOS圖像傳感器中，傳輸晶體管具有NMOS晶體管結(jié)構(gòu)。但是，該傳輸晶體管可以具有PMOS型結(jié)構(gòu)。
本發(fā)明的實(shí)施例涉及制造具有四個(gè)晶體管的CMOS圖像傳感器的方法。但是，本發(fā)明的實(shí)施例能夠應(yīng)用于制造具有多個(gè)晶體管的CMOS圖像傳感器的方法，諸如一個(gè)、三個(gè)和五個(gè)晶體管。
圖4A到4H是示出了根據(jù)本發(fā)明的實(shí)施例的CMOS圖像傳感器的剖面圖。
如圖4A所示，通過在諸如重?fù)诫sP++型單晶硅的半導(dǎo)體襯底上執(zhí)行外延工藝來形成具有輕摻雜P型外延層的襯底111。
形成外延層是為了通過在光電二極管中大且深地形成耗盡區(qū)來提高低壓光電二極管積累光電荷的能力和提高其光靈敏度。
此外，能夠通過離子注入在襯底111中形成P阱。
然后，依次形成柵絕緣層112和例如重?fù)诫s多晶硅層的導(dǎo)電層，并且通過用光學(xué)和刻蝕工藝有選擇地去除導(dǎo)電層來形成柵電極113。
能夠通過執(zhí)行熱氧化工藝或者化學(xué)氣相淀積(CVD)來在襯底上形成柵絕緣層112。
此外，在本實(shí)施例中，能夠通過在導(dǎo)電層上形成硅化物層(未示出)來形成柵電極。
如圖4B所示，能夠在柵電極113上形成氧化物層114。例如，能夠在柵電極113的表面上形成大約60或更薄的熱氧化物層114。對于注入給晶體管的源/漏的離子，氧化物層114起到柵極的側(cè)壁的作用。
此外，當(dāng)注入P0型雜質(zhì)離子形成P0型擴(kuò)散區(qū)(PDP)124時(shí)，氧化物層114有效地阻擋了P0型雜質(zhì)離子注入到柵電極113。
如圖4C所示，將第一光刻膠層115涂布在襯底111上，并且對第一光刻膠層115進(jìn)行構(gòu)圖，以覆蓋光電二極管區(qū)并暴露出浮置擴(kuò)散區(qū)。
然后，通過使用構(gòu)圖的第一光刻膠層115作為硬掩模，在暴露的浮置擴(kuò)散區(qū)注入輕摻雜n-型雜質(zhì)離子，來形成n-型擴(kuò)散區(qū)116。
如圖4D所示，在去除第一光刻膠層115之后，在襯底111的整個(gè)表面上涂布第二光刻膠層117，并且通過曝光和顯影工藝對其進(jìn)行構(gòu)圖以暴露出光電二極管區(qū)。
通過使用構(gòu)圖的第二光刻膠層117作為硬掩模，以大約100KeV到500KeV的離子注入能量，注入輕摻雜n-型雜質(zhì)離子，在光電二極管區(qū)形成輕摻雜n-型擴(kuò)散區(qū)(PDN)118。
以比在浮置擴(kuò)散區(qū)形成輕摻雜n-型擴(kuò)散區(qū)116的能量更高的能量在光電二極管區(qū)進(jìn)行形成輕摻雜n-型擴(kuò)散區(qū)118的雜質(zhì)離子注入，以便形成更深的輕摻雜n-型擴(kuò)散區(qū)118。
如圖4E所示，去除第二光刻膠層117，并且通過化學(xué)氣相淀積或者低壓化學(xué)氣相淀積，在整個(gè)襯底111上依次形成第一絕緣層119a和第二絕緣層120a。
例如，第一絕緣層119a可以是氧化物層，第二絕緣層120a可以是氮化物層120a。
第一絕緣層119a厚約為150到250，第二絕緣層120a可以厚約為700到900。
如圖4F所示，通過在第一絕緣層119a和第二絕緣層120a的整個(gè)表面上執(zhí)行回刻蝕工藝，在柵電極113的兩側(cè)形成第一側(cè)壁層119和第二側(cè)壁層120。
如圖4G所示，將第三光刻膠層121涂布在襯底111上，并且通過曝光和顯影工藝對其進(jìn)行構(gòu)圖，以保留在光電二極管區(qū)上的第三光刻膠層121。
然后，通過使用構(gòu)圖的第三光刻膠層121作為硬掩模來注入重?fù)诫sn+雜質(zhì)離子，從而在浮置擴(kuò)散區(qū)形成n+型擴(kuò)散區(qū)122。
如圖4H所示，去除第三光刻膠層121，并且通過使用第一側(cè)壁絕緣層119和第二側(cè)壁絕緣層120作為硬掩模，在襯底的整個(gè)表面上注入P0型雜質(zhì)離子，從而在光電二極管區(qū)的n-型擴(kuò)散區(qū)118形成P0型擴(kuò)散區(qū)(PDP)124。
盡管當(dāng)形成P0型擴(kuò)散區(qū)124時(shí)，P0型雜質(zhì)離子能夠被注入到n+型擴(kuò)散區(qū)122，但是這不影響晶體管的性能。
同時(shí)，在柵電極113上形成的氧化物層114有效地阻止了P0型雜質(zhì)離子注入到柵電極113中。
盡管一部分P0型雜質(zhì)離子注入到晶體管的柵電極113，但是在本實(shí)施例中通過控制離子雜質(zhì)劑量和注入能量防止了其對晶體管特性的影響。
也就是說，BF2或者硼能夠被用作雜質(zhì)離子源。
當(dāng)BF2作為雜質(zhì)離子源注入時(shí)，以小于40KeV的離子注入能量、1×1011到5×1012原子/cm2的劑量執(zhí)行離子注入，注入劑量大約是1×1016到5×1017原子/cm3。
當(dāng)硼作為雜質(zhì)離子源注入時(shí)，以小于10KeV的離子注入能量、1×1011到5×1012原子/cm2的劑量執(zhí)行離子注入，注入劑量大約是1×1016到5×1017原子/cm3。
也就是說，在本發(fā)明中，當(dāng)注入P0雜質(zhì)離子時(shí)，通過控制雜質(zhì)離子劑量和注入能量而使晶體管的性能不受到影響，并且當(dāng)在光電二極管區(qū)注入PDP離子時(shí)，通過控制雜質(zhì)離子劑量和注入能量而不執(zhí)行光學(xué)處理來執(zhí)行離子注入，從而能夠簡化制造工藝。
然后，在大約800℃到1200℃的溫度下，在半導(dǎo)體襯底上執(zhí)行熱處理，例如快速熱處理，以便使在n-型擴(kuò)散區(qū)116、P0型擴(kuò)散區(qū)124、n-型擴(kuò)散區(qū)118和n+型擴(kuò)散區(qū)122中的雜質(zhì)離子擴(kuò)散。
根據(jù)本發(fā)明，當(dāng)在光電二極管區(qū)注入PDP離子時(shí)，通過控制雜質(zhì)離子劑量和注入能量而不執(zhí)行光學(xué)處理來執(zhí)行離子注入，能夠簡化制造工藝。
根據(jù)本發(fā)明，當(dāng)在CMOS圖像傳感器的制造工藝中注入PDP離子時(shí)，通過省略光學(xué)處理來跳過會產(chǎn)生雜質(zhì)的工藝，從而能夠制造具有高品質(zhì)的CMOS圖像傳感器。
顯然，對于本領(lǐng)域技術(shù)人員來說，能夠在本發(fā)明中進(jìn)行各種修改和變化。因而，本發(fā)明意圖覆蓋落在所附權(quán)利要求及其等價(jià)物的范圍內(nèi)的本發(fā)明的各種修改和變化。
權(quán)利要求
1.一種制造CMOS圖像傳感器的方法，包括在具有由光電二極管和晶體管區(qū)限定的有源區(qū)的半導(dǎo)體襯底的晶體管區(qū)上形成柵電極，一柵絕緣層插在所述晶體管區(qū)和柵電極之間；在柵電極一側(cè)的晶體管區(qū)形成第一導(dǎo)電類型的第一雜質(zhì)區(qū)；在柵電極另一側(cè)的光電二極管區(qū)形成第一導(dǎo)電類型的第二雜質(zhì)區(qū)；在柵電極兩側(cè)形成包括第一絕緣層和第二絕緣層的側(cè)壁；在柵電極形成有第一雜質(zhì)區(qū)的一側(cè)形成第一導(dǎo)電類型的第三雜質(zhì)區(qū)；以及通過在半導(dǎo)體襯底的整個(gè)表面注入第二導(dǎo)電雜質(zhì)離子，在柵電極、光電二極管區(qū)和晶體管區(qū)形成第二導(dǎo)電類型的第四雜質(zhì)區(qū)。
2.根據(jù)權(quán)利要求1的方法，其中該第二雜質(zhì)區(qū)形成得比第一雜質(zhì)區(qū)更深。
3.根據(jù)權(quán)利要求1的方法，進(jìn)一步包括在柵電極表面上的60或更薄的氧化物層。
4.根據(jù)權(quán)利要求1的方法，其中在該第一雜質(zhì)區(qū)的形成中，通過在晶體管區(qū)注入輕摻雜n-型雜質(zhì)離子來形成輕n-型擴(kuò)散區(qū)。
5.根據(jù)權(quán)利要求1的方法，其中在該第二雜質(zhì)區(qū)的形成中，通過以100KeV到500KeV的離子注入能量將輕摻雜n-型雜質(zhì)離子注入到襯底的光電二極管區(qū)來形成輕摻雜n-型擴(kuò)散區(qū)。
6.根據(jù)權(quán)利要求1的方法，其中在該第三雜質(zhì)區(qū)的形成中，通過在襯底的晶體管區(qū)注入重?fù)诫sn+雜質(zhì)離子來形成n+型擴(kuò)散區(qū)。
7.根據(jù)權(quán)利要求1的方法，其中在該第四雜質(zhì)區(qū)的形成中，通過使用側(cè)壁作為硬掩模將Po雜質(zhì)離子注入到整個(gè)襯底，在第二雜質(zhì)區(qū)和第三雜質(zhì)區(qū)上形成Po擴(kuò)散區(qū)。
8.根據(jù)權(quán)利要求1的方法，其中在該第四雜質(zhì)區(qū)的形成中，通過使用側(cè)壁作為硬掩模將Po雜質(zhì)離子注入到整個(gè)襯底，在第二雜質(zhì)區(qū)、第三雜質(zhì)區(qū)和柵電極上形成Po擴(kuò)散區(qū)。
9.根據(jù)權(quán)利要求1的方法，其中該第二導(dǎo)電雜質(zhì)離子是BF2。
10.根據(jù)權(quán)利要求9的方法，其中BF2離子的注入劑量是1×1011原子/cm2到5×1012原子/cm2。
11.根據(jù)權(quán)利要求9的方法，其中當(dāng)BF2離子注入時(shí)，離子注入能量約小于40KeV。
12.根據(jù)權(quán)利要求9的方法，其中該第四雜質(zhì)區(qū)的注入劑量是1×1016原子/cm3到5×1017原子/cm3。
13.根據(jù)權(quán)利要求1的方法，其中硼用作該第二導(dǎo)電雜質(zhì)離子。
14.根據(jù)權(quán)利要求13的方法，其中硼離子的注入劑量是1×1011原子/cm2到5×1012原子/cm2。
15.根據(jù)權(quán)利要求13的方法，其中當(dāng)硼離子注入時(shí)，離子注入能量小于10KeV。
16.根據(jù)權(quán)利要求13的方法，其中該第四雜質(zhì)區(qū)的注入劑量是1×1016原子/cm3到5×1017原子/cm3。
17.根據(jù)權(quán)利要求1的方法，進(jìn)一步包括在形成第四雜質(zhì)區(qū)之后對襯底執(zhí)行熱處理。
18.根據(jù)權(quán)利要求1的方法，其中第一絕緣層是150到250，而第二絕緣層是700到900。
19.根據(jù)權(quán)利要求1的方法，其中在側(cè)壁的形成中，通過在第一絕緣層和第二絕緣層上執(zhí)行回刻蝕工藝來形成側(cè)壁。
全文摘要
本發(fā)明提供一種制造CMOS圖像傳感器的方法。該方法包括在具有由光電二極管和晶體管區(qū)限定的有源區(qū)的半導(dǎo)體襯底的晶體管區(qū)上形成柵電極，一柵絕緣層插在所述晶體管區(qū)和柵電極之間；在柵電極一側(cè)的晶體管區(qū)形成第一導(dǎo)電類型的第一雜質(zhì)區(qū)；在柵電極另一側(cè)的光電二極管區(qū)形成第一導(dǎo)電類型的第二雜質(zhì)區(qū)；在柵電極兩側(cè)形成包括第一絕緣層和第二絕緣層的側(cè)壁；在柵電極形成有第一雜質(zhì)區(qū)的一側(cè)形成第一導(dǎo)電類型的第三雜質(zhì)區(qū)；以及通過在半導(dǎo)體襯底的整個(gè)表面上注入第二導(dǎo)電雜質(zhì)離子，在柵電極、光電二極管區(qū)和晶體管區(qū)形成第二導(dǎo)電類型的第四雜質(zhì)區(qū)。
文檔編號H01L27/146GK1877817SQ20061009122
公開日2006年12月13日 申請日期2006年6月7日 優(yōu)先權(quán)日2005年6月7日
發(fā)明者全寅均 申請人:東部電子有限公司