專利名稱：半導(dǎo)體元件與其制作方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于用以制造高效能互補(bǔ)式金屬氧化物半導(dǎo)體(complementary metal-oxide-semiconductor，CMOS)元件的一方法以及一結(jié)構(gòu)，特別是關(guān)于結(jié)合具有內(nèi)應(yīng)力的應(yīng)力層(像是接觸蝕刻停止層(contact-etching stop layer，CESL))以及一個(gè)L形層。在設(shè)計(jì)上，應(yīng)力層會(huì)對CMOS元件產(chǎn)生應(yīng)力，同時(shí)它會(huì)將其應(yīng)力傳遞到所設(shè)計(jì)的L形層，使CMOS元件溝道區(qū)受到更強(qiáng)的張應(yīng)力或是壓應(yīng)力，使CMOS元件中獲得更高速的移動(dòng)率(mobility)。
背景技術(shù)：
如同一般業(yè)界所知，在CMOS元件的溝道區(qū)形成應(yīng)力的話，可以提高元件的效能。譬如說，跟溝道區(qū)平行的張應(yīng)力，可以改善N場效晶體管(field effect transistor，F(xiàn)ET)的效能；跟溝道區(qū)平行的壓應(yīng)力，可以改善P場效晶體管(field effect transistor，F(xiàn)ET)的效能。
目前已經(jīng)有許多不同的技術(shù)被創(chuàng)造出來，以提供所希望的應(yīng)力至CMOS元件中的N-FET與P-FET。譬如說，Ghanni在2003的IEDM(11.6.1-11.6.3)提出了一篇論文“A 90nm HighVolume Manufacturing Logic Technology Featuring Novel45nm Gate Length Strained Silicon CMOS Transistors”，里面就討論了一后制自對準(zhǔn)硅化物(salicide)高應(yīng)力的氮化硅覆蓋層(capping layer)可以透過源/漏極區(qū)，將應(yīng)力傳到NMOS的溝道區(qū)中。如果這樣一層的厚度大約是75納米(nm)，NMOS的飽和電流(Idsat)大約可以提高10％。
美國專利申請公開編號2004/0113217，由Chidamabarraco等所提出，也揭露了一個(gè)產(chǎn)生壓應(yīng)力以及/或是張應(yīng)力于基底的方法。這方法是用一具有L形狀的一層材料，形成且貼在溝道上的柵結(jié)構(gòu)的側(cè)壁上。這樣具有L形狀的一層材料就會(huì)有兩個(gè)腳邊，一個(gè)鄰近柵側(cè)壁，一個(gè)鄰近元件的基底，所以應(yīng)力就產(chǎn)生在鄰近的基底區(qū)域。此外，具有L形狀的這樣一層所用的材料需要針對N-FET與P-FET適當(dāng)?shù)目刂苹蚴歉淖?，才可以改善集成電?integrated circuit，IC)的效能。
2003年的VLSI，第639頁中，由Y.Kim等所著的文章，以及2003年的IEDM，第167頁中，由T.Iwamato等所著的文章，也都揭示了L形的氮化硅層與HfSiO或是氮氧化硅柵介電層的使用。
以上的技術(shù)都是通過導(dǎo)引應(yīng)力至元件的溝道區(qū)的方式，來改善CMOS元件的效能。但是，如果可以更增加溝道區(qū)的應(yīng)力，將可更進(jìn)一步的提高這些元件的效能。

發(fā)明內(nèi)容
為解決上述現(xiàn)有技術(shù)中的問題，本發(fā)明提供一種半導(dǎo)體元件。該半導(dǎo)體元件包含有一基底、一柵結(jié)構(gòu)、至少一L形層與一間隙壁、以及一應(yīng)力層。該柵結(jié)構(gòu)設(shè)于該基底上。該L形層具有一第一腳邊，沿著該柵結(jié)構(gòu)延伸到一第一端點(diǎn)，以及一第二腳邊，沿著該基底延伸到一第二端點(diǎn)。該間隙壁(sidewall spacer)與該L形層的該第一腳邊跟第二腳邊相接觸。該應(yīng)力層具有內(nèi)應(yīng)力，覆蓋在該柵結(jié)構(gòu)、該L形層、該間隙壁以及該基底的部分區(qū)域，該應(yīng)力層與該第一端點(diǎn)以及該第二端點(diǎn)相接觸。
本發(fā)明所述的半導(dǎo)體元件，其中，該應(yīng)力層是為一接觸蝕刻停止層(contact-etching stop layer)，該接觸蝕刻停止層供給應(yīng)力至該L形層。
本發(fā)明所述的半導(dǎo)體元件，其中，至少該L形層與該應(yīng)力層其中之一具有氮化硅或是高介電常數(shù)的介電層。
本發(fā)明所述的半導(dǎo)體元件，其中，該應(yīng)力層提供于柵結(jié)構(gòu)下的該基底壓應(yīng)力或張應(yīng)力。
本發(fā)明所述的半導(dǎo)體元件，其中，至少該L形層與該應(yīng)力層其中之一具有大于5的介電常數(shù)。
本發(fā)明所述的半導(dǎo)體元件，其中，該L形層的厚度小于25納米(nanometer)。
本發(fā)明所述的半導(dǎo)體元件，其中，該L形層提供于柵結(jié)構(gòu)下的該基底壓應(yīng)力或張應(yīng)力。
本發(fā)明所述的半導(dǎo)體元件，其中，該間隙壁是選自氧化硅、氮化硅、以及氮氧化硅其中之一。
本發(fā)明所述的半導(dǎo)體元件，其中，該間隙壁包含有兩層材料，該兩層材料是包含有下列組合其中之一氧化硅/氮化硅、氮化硅/氧化硅、以及氧化硅/氮化硅/氧化硅。
本發(fā)明所述的半導(dǎo)體元件，其中，該基底是為硅，該基底于一源/漏極區(qū)具有一淺凹槽。
本發(fā)明所述的半導(dǎo)體元件，其中，該淺凹槽的深度小于500埃()。
本發(fā)明所述的半導(dǎo)體元件，于該L形層的該第一腳邊跟該柵結(jié)構(gòu)之間，以及該L形層的該第二腳邊與該基底之間，另包含有一層，且該層的厚度小于6納米(nanometer)。
本發(fā)明所述的半導(dǎo)體元件，其中，該層包含有氧或硅原子其中之一。
本發(fā)明亦提供一種半導(dǎo)體元件，包含有一應(yīng)力層、一第一元件以及一第二元件。該第一元件具有一至少一L形層以及與該L形層接觸的一第一間隙壁。該第二元件具有一至少一偏移(offset)間隙壁，以及與該偏移間隙壁接觸的一第二間隙壁。該應(yīng)力層具有內(nèi)應(yīng)力，覆蓋在該第一元件以及該第二元件其中之一上，該應(yīng)力層與該移位間隙壁以及該L形層其中之一相接觸。
本發(fā)明所述的半導(dǎo)體元件，其中，該第一元件是為一NMOS元件，該第二元件是為一PMOS元件，且該應(yīng)力層是為一張應(yīng)力層(tensile stress film)。
本發(fā)明所述的半導(dǎo)體元件，其中，該第一元件是為一PMOS元件，該第二元件是為一NMOS元件，且該應(yīng)力層是為一壓應(yīng)力層(compressive stress film)。
一種半導(dǎo)體元件的制作方法，包含有提供一基底；于基底上形成一層?xùn)沤殡妼?；于該層?xùn)沤殡妼由?，形成一?dǎo)電柵電極；圖案化該導(dǎo)電柵電極，以形成一柵結(jié)構(gòu)；于該柵結(jié)構(gòu)的側(cè)壁依序形成一應(yīng)力材料層以及一間隙層；用非等向性蝕刻，去除該柵結(jié)構(gòu)的垂直表面上的該應(yīng)力材料層以及該間隙層，但保留該柵結(jié)構(gòu)的側(cè)壁上的該應(yīng)力材料層以及該間隙層，殘留的該應(yīng)力材料層與該間隙層分別形成了一L形層與一間隙壁；以及形成一接觸蝕刻停止層于該基底、該間隙壁、該L形層、以及該柵結(jié)構(gòu)之上，該接觸蝕刻停止層與該L形層相接觸。
本發(fā)明所述的制作方法，其中，于該非等向性蝕刻去除該柵結(jié)構(gòu)垂直表面上的該應(yīng)力材料層以及該間隙層之后，該方法另包含有蝕刻該基底，以產(chǎn)生一淺凹槽。
一種半導(dǎo)體元件的制作方法，包含有提供一基底；于基底上形成一層?xùn)沤殡妼?；于該層?xùn)沤殡妼由希纬梢粚?dǎo)電柵電極；圖案化該導(dǎo)電柵電極，以形成一柵結(jié)構(gòu)；以一第一間隙壁制程，于該柵結(jié)構(gòu)的側(cè)壁形成一第一間隙壁；以一第二間隙壁制程，于該柵結(jié)構(gòu)的側(cè)壁上的該第一間隙壁的側(cè)壁形成一第二間隙壁，該第二間隙壁暴露該第一間隙壁的一頂部；以及形成一觸蝕刻停止層于該基底、該第一與第二間隙壁、以及該柵結(jié)構(gòu)之上，該接觸蝕刻停止層與該第一間隙壁相接觸。
本發(fā)明所述的半導(dǎo)體元件與其制作方法提高了元件內(nèi)載流子移動(dòng)率以及元件效能。


圖1A至圖1D顯示了本發(fā)明的實(shí)施例，用來提高在CMOS元件中的NMOS區(qū)內(nèi)的載流子移動(dòng)率以及元件效能；圖2A至圖2D顯示了本發(fā)明的實(shí)施例，用來提高在CMOS元件中的PMOS區(qū)內(nèi)的載流子移動(dòng)率以及元件效能；圖3A顯示了圖1A中的一個(gè)NMOS元件以及具一有偏移(offset)間隙壁的PMOS元件；圖3B顯示了圖2A中的一個(gè)PMOS元件以及具一有偏移(offset)間隙壁的NMOS元件；圖4A與圖4B顯示了L形間隙壁在NMOS與PMOS中所貢獻(xiàn)的應(yīng)力；圖4C為圖4A的局部放大圖，顯示NMOS的基底中的應(yīng)力線。
具體實(shí)施例方式
如同先前所述，L形區(qū)已經(jīng)被用來引導(dǎo)應(yīng)力到CMOS元件的溝道區(qū)中。現(xiàn)有技術(shù)中的圖4A到圖4B中顯示了基底10，其上有一柵結(jié)構(gòu)12以及L形間隙壁14a與14b。圖上的字母“C”表示基底10中所遭受的壓應(yīng)力，字母“T”表示基底10中所遭受的張應(yīng)力。如同業(yè)界人士所了解的，最好可以在提供NMOS元件的溝道區(qū)張應(yīng)力的同時(shí)，提供PMOS元件的溝道區(qū)壓應(yīng)力。如同圖4A所示，箭頭16從L形間隙壁14a與14b伸張向外，意味著有間隙壁14a與14b的材料具有張應(yīng)力的內(nèi)應(yīng)力。且，如同圖中所示，以有內(nèi)在張應(yīng)力材料制作的L形間隙壁會(huì)在L形間隙壁底下所接觸的材料導(dǎo)致壓應(yīng)力，這樣就會(huì)在元件的溝道區(qū)18中，產(chǎn)生相對應(yīng)的張應(yīng)力。相反的，如同圖4B所示，箭頭20從外向內(nèi)指向L形間隙壁14a與14b，意味著間隙壁14a與14b的材料具有壓應(yīng)力的內(nèi)應(yīng)力。且，如同圖中所示，以有內(nèi)在壓應(yīng)力材料制作的L形間隙壁會(huì)在L形間隙壁底下所接觸的材料導(dǎo)致張應(yīng)力，這樣就會(huì)在元件的溝道區(qū)18a中，產(chǎn)生相對應(yīng)的壓應(yīng)力。所以，具有內(nèi)在張應(yīng)力材料制作的L形間隙壁就會(huì)在溝道區(qū)產(chǎn)生張應(yīng)力，有內(nèi)在壓應(yīng)力材料制作的L形間隙壁就會(huì)在溝道區(qū)產(chǎn)生壓應(yīng)力。圖4C顯示圖4A中的NMOS元件的實(shí)施例，其中，間隙壁14a與14b的材料具有張應(yīng)力的內(nèi)應(yīng)力。如同圖4C所示，L形間隙壁14a想要縮小(內(nèi)承受了張應(yīng)力)，當(dāng)L形間隙壁14a跟基底10貼住粘在一起的時(shí)候，L形間隙壁14a就擠壓粘住的部分基底10，提供了壓應(yīng)力，如同L形間隙壁底下所畫的應(yīng)力線22所示。這樣在L形間隙壁底下的壓應(yīng)力就導(dǎo)致兩旁區(qū)域的張應(yīng)力，而兩旁區(qū)域包含了柵結(jié)構(gòu)12下的溝道區(qū)18。當(dāng)然的，如同圖上所示，柵結(jié)構(gòu)兩旁分別有一個(gè)L形間隙壁，所以，兩個(gè)L形間隙壁14a與14b都會(huì)對于柵結(jié)構(gòu)底下的溝道的應(yīng)力有所貢獻(xiàn)。
請參照圖1A，其中顯示了本發(fā)明的一第一實(shí)施例，用來提高在CMOS元件中的NMOS區(qū)內(nèi)的載流子移動(dòng)率以及元件效能。如圖所示，在硅基底上有一個(gè)NMOS區(qū)。柵結(jié)構(gòu)26包含有一導(dǎo)電柵電極28，一般是用摻雜的多晶硅(polysilicon)所構(gòu)成，以及形成在NMO S區(qū)中的溝道區(qū)32上的一柵介電層30。柵介電層30可以包含有許多種已知的材料，譬如說氧化硅、氮化硅、或是氮氧化硅等。此外，柵介電層30也可以有高介電常數(shù)的材料。一般所謂高介電常數(shù)的材料，是指介電常數(shù)大約等于或大于9的物質(zhì)，像是含鉿(hafnium)的高介電常數(shù)材料(HfxSiyOzNw)、含鋯(zirconium)的高介電常數(shù)材料(ZraSibOcNd)、含鋁(aluminum)的高介電常數(shù)材料(AleOf)等。一個(gè)漏極區(qū)34跟一個(gè)源極區(qū)36分別形成在溝道區(qū)32的兩邊。在柵結(jié)構(gòu)26上，還有至少一個(gè)L形層38。L形層38的一腳邊40靠在柵介電層30與柵電極28上，且跟柵介電層30與柵電極28相接觸。L形層38的另一腳邊42，平行著NMOS元件的基底上表面延伸，且跟NMOS元件的基底上表面相接觸。這樣的L形層38一般是一氮化硅層或是類似的層，其厚度大約小于或等于25納米(nanometer)。當(dāng)L形層跟基底相接觸且會(huì)相對收縮時(shí)，L形層具有張應(yīng)力的內(nèi)應(yīng)力。此外，L形層也可以具有一高介電常數(shù)層，這樣高介電常數(shù)可以是大于等于5。合適的材料包含有含鉿(hafnium)的高介電常數(shù)材料(HfxSiyOzNw)、含鋯(zirconium)的高介電常數(shù)材料(ZraSibOcNd)、含鋁(aluminum)的高介電常數(shù)材料(AleOf)、或是含過渡金屬元素的高介電常數(shù)材料等。一間隙壁44，用業(yè)界熟知的技術(shù)，形成在L形層的上面，跟L形層的兩只腳邊相接觸。間隙壁44可以是具有氧化物的材料，譬如說氧化硅或是氮氧化硅。其它適切的間隙壁材料也可以是，譬如說先是一層氧化硅而后一層氮化硅、先是一層氮化硅而后一層氧化硅、或是三層結(jié)構(gòu)的氧化硅/氮化硅/氧化硅。一接觸蝕刻停止層46(contact etch stop layer，CESL)接著形成在整個(gè)柵結(jié)構(gòu)26的上面，跟NMOS區(qū)的部分基底上面。
蓋在柵結(jié)構(gòu)26的接觸蝕刻停止層46是一層具有高機(jī)構(gòu)應(yīng)力的材料，譬如說是氮化硅，最好可以跟L形層38的材料類似或是一樣。此外，因?yàn)閳D1A中的實(shí)施例是關(guān)于一個(gè)NMOS元件，不論是L形層38，或是接觸蝕刻停止層46，都是選用具有內(nèi)張應(yīng)力的材料。但是，如同稍后在其他實(shí)施例中所解釋的，L形層38跟接觸蝕刻停止層46的材料的應(yīng)力是可以多樣性的選擇，可以是有張應(yīng)力、可以是沒有應(yīng)力、也可以是有壓應(yīng)力。
圖1A中的結(jié)構(gòu)可以以以下的制程流程制作。首先提供一基底。接著在基底上形成一層?xùn)沤殡妼?0。層?xùn)沤殡妼?0的形成方法可以用一般的氧化法或是化學(xué)氣相沉積法。接著在層?xùn)沤殡妼?0上形成導(dǎo)電柵電極28，一般是用化學(xué)氣相沉積法。微影以及蝕刻制程可以去除不想要的部分導(dǎo)電柵電極28，以定義出想要的導(dǎo)電柵電極28的圖案。這樣的圖案就會(huì)形成一個(gè)柵結(jié)構(gòu)26。接著于基底、層?xùn)沤殡妼?0以及柵結(jié)構(gòu)26上依序沉積均勻的一應(yīng)力材料層以及一間隙層。然后用非等向性蝕刻，去除柵結(jié)構(gòu)26垂直表面上的應(yīng)力材料層以及間隙層，但是保留柵結(jié)構(gòu)26的側(cè)壁上的應(yīng)力材料層以及間隙層，而殘留的應(yīng)力材料層與間隙層就分別形成了L形層38與間隙壁44。接觸蝕刻停止層46可以在之后均勻形成在基底、間隙壁44、L形層38、以及柵結(jié)構(gòu)26上，而完成了圖1A中的結(jié)構(gòu)。
請參考圖1A，如同以上所討論的，L形層38跟接觸蝕刻停止層46最好使用類似或是一樣的材料。這樣，L形層38的腳邊40與42的端點(diǎn)48跟50，就跟蓋在上面的接觸蝕刻停止層46形成鍵結(jié)而相連接，所以，接觸蝕刻停止層46上的部分應(yīng)力將會(huì)傳導(dǎo)至L形層38。所以，接觸蝕刻停止層46與L形層38的組合，將會(huì)提高溝道區(qū)32的應(yīng)力跟源/漏極(34與36)中的應(yīng)力，這意味著晶體管將有更好的開啟電流(Ion)跟關(guān)閉電流(Ioff)。這樣的組合后的效能，是比單單用接觸蝕刻停止層46所得到的效能與單單用L形層38所得到的效能的相加來的還要大。
圖1B跟圖1A類似，不同點(diǎn)在于有一個(gè)淺凹槽60，深度大約是500埃()，且最好深度小于大約是500埃()，形成在源/漏極附近的基底上。圖1B的結(jié)構(gòu)的形成方法跟圖1A的結(jié)構(gòu)的形成方法大致類似。主要的不同點(diǎn)是，圖1B的結(jié)構(gòu)的形成方法，在用非等向性蝕刻，去除柵結(jié)構(gòu)26垂直表面上的應(yīng)力材料層以及間隙層，但是保留柵結(jié)構(gòu)26的側(cè)壁上的應(yīng)力材料層以及間隙層之后，多蝕刻了基底，所以可以產(chǎn)生了淺凹槽60。
圖1C跟圖1A類似，不同點(diǎn)在于L形層38跟柵結(jié)構(gòu)26的側(cè)壁以及L形層38跟基底之間，有一個(gè)L形的氧化硅層62。這樣的氧化硅層62提供了一個(gè)阻擋氮擴(kuò)散的緩沖層，所以可以防止氮的濃度去影響元件的源/漏極、或是口袋注入的分布，其材料可以是熱氧化層、化學(xué)氧化層、或是化學(xué)氣相沉積所形成的氧化層，其厚度可以是小于或等于60埃。圖1C的結(jié)構(gòu)的形成方法跟圖1A的結(jié)構(gòu)的形成方法大致類似。主要的不同點(diǎn)是，圖1C的結(jié)構(gòu)的形成方法，在應(yīng)力材料層沉積之前，先均勻地沉積氧化硅層62。并且，在用非等向性蝕刻時(shí)，不但去除柵結(jié)構(gòu)26垂直表面上的應(yīng)力材料層以及間隙層，也去除柵結(jié)構(gòu)26垂直表面上氧化硅層62；不但保留柵結(jié)構(gòu)26的側(cè)壁上的應(yīng)力材料層以及間隙層，也保留了柵結(jié)構(gòu)26的側(cè)壁上的氧化硅層62。
圖1D中具有跟圖1B類似的淺凹槽，跟圖1B不同的是，圖1D還具有了L形的氧化硅層62。
如同先前所述，先前所討論的NMOS元件，因?yàn)樵跍系绤^(qū)的張應(yīng)力增加的結(jié)果，將會(huì)有更好的效能表現(xiàn)。但是，PMOS元件的溝道區(qū)也一樣希望有壓應(yīng)力的增加，來得到類似的提高的效能表現(xiàn)。
因此，請參閱圖2A，其中顯示了具有本發(fā)明的特征的一個(gè)PMOS元件。如圖所示，基底上的一PMOS區(qū)66具有一個(gè)柵結(jié)構(gòu)68，在一第一源/漏極70A、一溝道區(qū)72、以及一第二源/漏極70B上。此外，柵結(jié)構(gòu)68具有一柵氧化層74與柵電極76。柵結(jié)構(gòu)68、間隙壁78、以及L形層80A與80B都被接觸蝕刻停止層82所覆蓋。圖2A跟圖1A結(jié)構(gòu)上類似。但是，與圖1A中不同的是，L形層80A與80B材料和接觸蝕刻停止層82材料都被選擇來在溝道區(qū)72中產(chǎn)升壓應(yīng)力，如同兩個(gè)箭頭84所示。壓應(yīng)力也同時(shí)在第一源/漏極70A跟第二源/漏極70A中產(chǎn)生，如箭頭86所示。
一樣的道理，圖2B到圖2D表示了跟圖1B到圖1D中的NMOS元件類似的PMOS元件，不同之處是L形層以及在上面的接觸蝕刻停止層都是選來產(chǎn)生壓應(yīng)力。
所以，如果依據(jù)先前所解釋的技術(shù)，一個(gè)CMOS元件就最好具有圖1A到圖1D中的一種NMOS元件，以及圖2A到圖2D中的一種PMOS元件。但是，其他的CMOS架構(gòu)也可以使用圖1A到圖1D中的一種NMOS元件，卻使用其他現(xiàn)有技術(shù)中沒有增強(qiáng)效能的PMOS元件。一樣的，其他的CMOS架構(gòu)也可以使用本發(fā)明中的一種PMOS元件，卻使用其他現(xiàn)有技術(shù)中沒有增強(qiáng)效能的NMOS元件。其它的運(yùn)用本發(fā)明的CMOS結(jié)構(gòu)也是有可能。
圖3A顯示了圖1A中的一個(gè)NMOS元件88，但是也顯示了一個(gè)不太一樣的PMOS元件90。PMOS元件90并沒有L形層，而是以偏移(offset)間隙壁92取代。接觸蝕刻停止層94整個(gè)覆蓋在結(jié)構(gòu)90上面，提供透過PMOS的源/漏極區(qū)，提供壓應(yīng)力至溝道區(qū)。偏移(offset)間隙壁92的形成方法可以運(yùn)用一般的間隙壁的制作方法制作。譬如說，先形成一均勻的介電層，再用非等向性蝕刻去除不必要的介電層，但是保留在柵結(jié)構(gòu)側(cè)壁上的介電層而形成間隙壁。PMOS元件90的柵結(jié)構(gòu)側(cè)壁上有兩種間隙壁，所以，運(yùn)用了兩次的間隙壁制作方法分別形成。需要注意的是，比較晚形成的間隙壁必須暴露比較早形成的間隙壁的頂部。
透過對等但是相反的觀念，圖3B顯示了依據(jù)本發(fā)明所教導(dǎo)的一個(gè)PMOS元件96，但是也顯示了一個(gè)不太一樣的NMOS元件98。NMOS元件98以偏移(offset)間隙壁100取代L形層。接觸蝕刻停止層102整個(gè)覆蓋在結(jié)構(gòu)98上面，提供張應(yīng)力至溝道區(qū)。
雖然本發(fā)明已通過較佳實(shí)施例說明如上，但該較佳實(shí)施例并非用以限定本發(fā)明。本領(lǐng)域的技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，應(yīng)有能力對該較佳實(shí)施例做出各種更改和補(bǔ)充，因此本發(fā)明的保護(hù)范圍以權(quán)利要求書的范圍為準(zhǔn)。
附圖中符號的簡單說明如下基底10柵結(jié)構(gòu)12L形間隙壁14a、14b箭頭16、20溝道區(qū)18柵結(jié)構(gòu)26柵電極28柵介電層30溝道區(qū)32漏極區(qū)34源極區(qū)36L形層38腳邊40、42間隙壁44接觸蝕刻停止層46端點(diǎn)48、50淺凹槽60氧化層62PMOS區(qū)66柵結(jié)構(gòu)68源/漏極70A、70B溝道區(qū)72柵氧化層74柵電極76間隙壁78
L形層80A、80B接觸蝕刻停止層82箭頭84、86NMOS元件88、98PMOS元件90、96偏移間隙壁92、100接觸蝕刻停止層94、10權(quán)利要求
1.一種半導(dǎo)體元件，其特征在于，該半導(dǎo)體元件包含有一基底；至少一柵結(jié)構(gòu)，設(shè)于該基底上；至少一L形層，具有一第一腳邊，沿著該柵結(jié)構(gòu)延伸到一第一端點(diǎn)，以及一第二腳邊，沿著該基底延伸到一第二端點(diǎn)；至少一間隙壁，與該L形層的該第一腳邊跟第二腳邊相接觸；以及一應(yīng)力層，具有內(nèi)應(yīng)力，覆蓋在該柵結(jié)構(gòu)、該L形層、該間隙壁以及該基底的部分區(qū)域，該應(yīng)力層與該第一端點(diǎn)以及該第二端點(diǎn)相接觸。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，該應(yīng)力層是為一接觸蝕刻停止層，該接觸蝕刻停止層供給應(yīng)力至該L形層。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，至少該L形層與該應(yīng)力層其中之一具有氮化硅或是高介電常數(shù)的介電層。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，該應(yīng)力層提供于柵結(jié)構(gòu)下的該基底壓應(yīng)力或張應(yīng)力。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，至少該L形層與該應(yīng)力層其中之一具有大于5的介電常數(shù)。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，該L形層的厚度小于25納米。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，該L形層提供于柵結(jié)構(gòu)下的該基底壓應(yīng)力或張應(yīng)力。
8.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，該間隙壁是選自氧化硅、氮化硅、以及氮氧化硅其中之一。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，該間隙壁包含有兩層材料，該兩層材料是包含有下列組合其中之一氧化硅/氮化硅、氮化硅/氧化硅、以及氧化硅/氮化硅/氧化硅。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，該基底是為硅，該基底于一源/漏極區(qū)具有一淺凹槽。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體元件，其特征在于，該淺凹槽的深度小于500埃。
12.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件，其特征在于，于該L形層的該第一腳邊跟該柵結(jié)構(gòu)之間，以及該L形層的該第二腳邊與該基底之間，另包含有一層，且該層的厚度小于6納米。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體元件，其特征在于，該層包含有氧或硅原子其中之一。
14.一種半導(dǎo)體元件，其特征在于，該半導(dǎo)體元件包含有一第一元件，具有一至少一L形層，以及與該L形層接觸的一第一間隙壁；一第二元件，具有一至少一偏移間隙壁，以及與該偏移間隙壁接觸的一第二間隙壁；以及一應(yīng)力層，具有內(nèi)應(yīng)力，覆蓋在該第一元件以及該第二元件其中之一上，該應(yīng)力層與該移位間隙壁以及該L形層其中之一相接觸。
15.根據(jù)權(quán)利要求14所述的半導(dǎo)體元件，其特征在于，該第一元件是為一N型金屬氧化物半導(dǎo)體元件，該第二元件是為一PMOS元件，且該應(yīng)力層是為一張應(yīng)力層。
16.根據(jù)權(quán)利要求14所述的半導(dǎo)體元件，其特征在于，該第一元件是為一P型金屬氧化物半導(dǎo)體元件，該第二元件是為一N型金屬氧化物半導(dǎo)體元件，且該應(yīng)力層是為一壓應(yīng)力層。
17.一種半導(dǎo)體元件的制作方法，其特征在于，該半導(dǎo)體元件的制作方法包含有提供一基底；于基底上形成一層?xùn)沤殡妼樱挥谠搶訓(xùn)沤殡妼由?，形成一?dǎo)電柵電極；圖案化該導(dǎo)電柵電極，以形成一柵結(jié)構(gòu)；于該柵結(jié)構(gòu)的側(cè)壁依序形成一應(yīng)力材料層以及一間隙層；用非等向性蝕刻，去除該柵結(jié)構(gòu)的垂直表面上的該應(yīng)力材料層以及該間隙層，但保留該柵結(jié)構(gòu)的側(cè)壁上的該應(yīng)力材料層以及該間隙層，殘留的該應(yīng)力材料層與該間隙層分別形成了一L形層與一間隙壁；以及形成一接觸蝕刻停止層于該基底、該間隙壁、該L形層、以及該柵結(jié)構(gòu)之上，該接觸蝕刻停止層與該L形層相接觸。
18.根據(jù)權(quán)利要求17所述的制作方法，其特征在于，于該非等向性蝕刻去除該柵結(jié)構(gòu)垂直表面上的該應(yīng)力材料層以及該間隙層之后，該方法另包含有蝕刻該基底，以產(chǎn)生一淺凹槽。
19.一種半導(dǎo)體元件的制作方法，其特征在于，該半導(dǎo)體元件的制作方法包含有提供一基底；于基底上形成一層?xùn)沤殡妼樱挥谠搶訓(xùn)沤殡妼由?，形成一?dǎo)電柵電極；圖案化該導(dǎo)電柵電極，以形成一柵結(jié)構(gòu)；以一第一間隙壁制程，于該柵結(jié)構(gòu)的側(cè)壁形成一第一間隙壁；以一第二間隙壁制程，于該柵結(jié)構(gòu)的側(cè)壁上的該第一間隙壁的側(cè)壁形成一第二間隙壁，該第二間隙壁暴露該第一間隙壁的一頂部；以及形成一接觸蝕刻停止層于該基底、該第一與第二間隙壁、以及該柵結(jié)構(gòu)之上，該接觸蝕刻停止層與該第一間隙壁相接觸。
全文摘要
本發(fā)明提供一種半導(dǎo)體元件與其制作方法。該半導(dǎo)體元件包含有一基底、一柵結(jié)構(gòu)、至少一L形層與一間隙壁、以及一應(yīng)力層。該柵結(jié)構(gòu)設(shè)于該基底上，該L形層具有一第一腳邊，沿著該柵結(jié)構(gòu)延伸到一第一端點(diǎn)，以及一第二腳邊，沿著該基底延伸到一第二端點(diǎn)。該間隙與該L形層的該第一腳邊跟第二腳邊相接觸。該應(yīng)力層具有內(nèi)應(yīng)力，覆蓋在該柵結(jié)構(gòu)、該L形層、該間隙壁以及該基底的部分區(qū)域，該應(yīng)力層與該第一端點(diǎn)以及該第二端點(diǎn)相接觸。本發(fā)明所述的半導(dǎo)體元件與其制作方法提高了元件內(nèi)載流子移動(dòng)率以及元件效能。
文檔編號H01L27/092GK1893112SQ20061000311
公開日2007年1月10日 申請日期2006年2月14日 優(yōu)先權(quán)日2005年6月29日
發(fā)明者陳尚志, 黃世賢, 王志豪 申請人:臺(tái)灣積體電路制造股份有限公司