專利名稱：在半導體襯底上制造外延層的方法及用這種方法制造的器件的制作方法
技術領域：
本發(fā)明涉及在半導體襯底上生長外延層。現在，將許多半導體器件制造到在半導體襯底上生長的外延層中或層上。在半導體襯底上生長這種外延層要求將輕摻雜層(例如，1E14-1E17原子/cm3)外延沉積到重摻雜襯底(例如，1E19-1E21原子/cm3)上或這種襯底的一部分上。所述襯底可以采用摻雜劑均勻地摻雜，或可以包括多個掩埋層。這種掩模層存在于預定位置中。它們可以在全部襯底上是相同的導電類型，即或者是p型或者是n型，或者備選地，可以將不同導電類型的掩埋層設置在所述襯底上的不同位置中。在所述襯底上的外延沉積期間，摻雜劑可以非故意地從以下幾個來源進入所述生長外延層-向外擴散這涉及摻雜劑從重摻雜襯底到生長外延層中的固態(tài)源擴散；-氣相自動摻雜這涉及摻雜劑從重摻雜襯底蒸發(fā)到圍繞所述襯底的空間中，并且將相同的摻雜劑再結合到所述生長外延層中。
背景技術：
如本領域普通技術人員所公知的，在垂直自動摻雜和側向自動摻雜之間常常有差別。如果沒有向外擴散和自動摻雜，摻雜濃度將從高摻雜襯底到輕摻雜外延層突然地變化。從在所述外延層中形成的器件性能的觀點來看，這種情況是優(yōu)選的情況。然而，由于向外擴散和自動摻雜，這種濃度變化并不是如所需要那樣的突然。
已經進行了許多嘗試以防止自動摻雜和/或向外擴散。在US2003/0082882中公開了一種防止自動摻雜和/或向外擴散的方式。該現有技術公開了使用襯底中的掩埋集電極區(qū)上的擴散阻擋層，例如包括高濃度的硼(B)。例如，所述擴散阻擋層包括硅-鍺-碳(SiGeC)。這種擴散阻擋層公知為當所述外延層生長到所述襯底上時，阻止B從所述掩埋阻擋層的向外擴散。這種擴散阻擋層也可以用于所述掩埋層中的其它p型材料。然而，對于象砷(As)或磷(P)那樣的n型材料，使用SiGeC作為擴散阻擋層是不可以的。這是因為象As或P那樣的n型材料易于擴散到SiGeC中。

發(fā)明內容
本發(fā)明的目的是提供一種在半導體襯底上生長外延層的方法，導致n型摻雜劑較少地自動摻雜和/或向外擴散到所述襯底中，所述襯底已經用摻雜劑摻雜。
為此目的，本發(fā)明提出了如權利要求1所述的方法。
權利要求2限定了權利要求1所述方法的備選。
本發(fā)明是基于以下認識可以將襯底的頂部上的Si-X層之內的X原子(可能包括Ge)用于在可觀的程度上防止在襯底上生長所述外延層期間，n型摻雜劑從摻雜襯底上逃逸，盡管象As那樣的n型原子容易擴散到SiGe(C)層中。如以下詳細解釋的，這可以通過以下方法實現通過在生長外延層之前使用X原子，以將n型摻雜劑更深地推入摻雜襯底中，使得減小了襯底表面上的薄頂層中的n型摻雜劑的量。原子X將n型原子從襯底的表面推入半導體襯底中的效應由氧化作用引起，由此，在所述襯底已經配置有Si-X層之后、并且在生長外延層之前，在襯底上形成二氧化硅(SiO2)層?？梢宰C明，象As那樣的摻雜劑原子在該氧化期間在SiO2/Si界面處一定程度上由X原子代替。因此，當去除所述SiO2時，頂部層導致包括減少量的n型摻雜劑。當隨后將外延層生長于襯底上時，在襯底的頂部層上將存在更少的n型摻雜劑，導致更少的n型摻雜劑自動摻雜和/或向外擴散。


現在將參考一些示例解釋本發(fā)明，不是意欲限制本發(fā)明的范圍，僅是為了說明本發(fā)明。
圖1a至圖1f示出了將外延層生長到硅襯底上的一個示例，具有減小的向外擴散和/或自動摻雜。
圖2示出了在襯底中和襯底頂部上的外延層中的n型摻雜劑的測量分布。
圖3按照放大比例示出了圖2的一部分。
將參考圖1a至圖1f解釋根據本發(fā)明方法的示例。
具體實施例方式
圖1示出了p型襯底1。p型襯底1可以是整個為p型的大襯底的一部分。備選地，p型襯底1可以是具有不同的p型部分和n型部分的大襯底的一部分。在大多數情況下，將p型襯底1摻雜到典型地1E15原子/cm3的水平。例如，摻雜劑可以是硼(B)，但是備選地，襯底1可以是本征型的。作為另外的備選，襯底可以是n型的，盡管這不是標準的?？梢詫⒁r底1設置為另一個層(未示出)上的薄層，例如，絕緣層等。
在下一個動作中，圖1b，將薄層5生長到襯底1上。薄層5包括Si-X，其中X例如包括Ge。X還可以包括一些碳C。如果使用Ge，Ge的量可以是10at％。然而，可以使用其它量的Ge，只要在隨后的工藝期間不會發(fā)生應變層的弛豫。典型的值在5at％至30at％的范圍。
層5可以具有5-15nm的厚度。然而，本發(fā)明沒有限制所述層5具有這樣的厚度。
在下一個步驟中，也如圖1b所示，將Si本征層7生長到薄層5上。本征層7可以具有180nm的厚度，然而這只是打算作為示例。
如果X＝Ge，可以在一個相同的外延生長動作中生長層5和層7?？梢栽?73K(700℃)的溫度、532Pa(40torr)的壓力、H2＝20slm、SiH2Cl2＝20sccm、GeH4＝40sccm的外延生長動作中生長SiGe。SiGe層5的厚度對于25秒或1分15秒的沉積時間將分別是5或15nm。然后在4分25秒期間，在相同的溫度和壓力條件下，將SiH2Cl2的供應改變?yōu)?00sccm的SiH4的供應，而生長Si層7。
接下來，也如圖1b所示，將SiO2的薄層2形成于層5上。例如，這可以在干法氧化作用中實現。SiO2層2的厚度可以是20nm。然而，如果需要，SiO2層可以具有任意其它厚度。
在已經產生了SiO2層2之后，執(zhí)行n型注入動作。在圖1c的示例中，將As用作注入摻雜劑。然而，可以代替地使用P、或任意其它合適的n型摻雜劑?？梢圆捎肊＝50KeV的能量和1E16原子/cm-2的劑量注入As原子。然而，可以使用其它數字，例如能量可以在10和150keV之間，并且劑量可以在1E15cm-2至2E16cm-2之間。
如圖1d所示，掩埋層3將導致延伸到襯底1內比Si-X層5更深。注意，如圖1d所示，襯底1、Si-X層5和本征Si層7全部包括摻雜劑原子(例如，As)。
在已經將n型摻雜劑注入到襯底中以形成掩埋層3之后，例如通過剝離去除SiO2層2。觀察到使用SiO2作為層2可能是優(yōu)選的，但是本發(fā)明不局限于使用SiO2?？梢源娴厥褂萌我馄渌线m的絕緣層2。
在已經去除了SiO2層2之后，通過干法氧化生長10nm厚的另一個SiO2層(未示出)。該SiO2層用作隨后退火動作的帽層。該退火動作可以在50分鐘的時間段期間在約1373K(約1100℃)的溫度下進行。如果需要，可以使用其它溫度或時間段。
在下一個動作中，如圖1e所示，將SiO2層9生長到襯底上。這可以通過約1323K(約1050℃)下的濕法氧化實現，將180nm厚的Si層7轉化為SiO2層9。在這種情況下，SiO2層9的厚度可以是約250nm。然而，如果需要，SiO2層9可以具有其它厚度。在SiO2層9的生長期間可能發(fā)生幾種效應。首先，將Si層4中的n型摻雜劑推入到襯底中。在一定的時刻，生長的SiO2到達Si-X層5。如果Si-X層5包括SiGe，將Ge原子推入到襯底1中SiO2和Si的界面處。然而，也將n型原子(例如As)推入到襯底1中所述SiO2/Si界面處。因為已經移動了這些原子，現在可以將SiGe層稱為5’，并且現在掩模層稱為3’?？梢允境鯣e原子比諸如As之類的n型摻雜劑原子更難以被推入到襯底1中，結果將As原子比Ge原子更深地推入到襯底1中。Ge占據了本來As原子應該占據的位置，導致SiO2/Si界面處的高Ge濃度和減小的As濃度。同時，在SiGe層5內部的Ge的量不是太大的情況下，即進一步遠離該界面的情況下，As易于擴散入SiGe層中。這會導致了具有減小的n型摻雜劑濃度和增加的Ge濃度的頂部層的層5’。
在襯底1上產生外延層的方法中的下一個動作將參考圖1f解釋。首先，去除SiO2層9。例如，這可以通過在2％體積比的HF酸水溶液中HF浸漬40分鐘、接下來在約1273K(約1000℃)下H2烘烤30秒來實現(H2＝60slm、P＝532Pa(40torr))。可以使用其它濃度、溫度和時間段。還可以使用去除SiO2層4的備選方法。然后，將外延層6生長到襯底上，例如在1273K(約1000℃)的溫度、30秒的時間段、H2＝60slm、P＝532Pa(40torr)、SiH2Cl2＝300sccm下。然后外延層6將具有340nm的厚度，并且優(yōu)選地是本征的?？梢允褂闷渌穸取ｎ愃频?，可以使用其它溫度和時間段。
圖2示出了在生長外延層6之后，以原子/cm3為單位的As作為以微米為單位的距上表面深度的函數的測量分布。也參考圖3，按照放大比例示出圖2的一部分，涉及0.15至0.35微米之間的深度。
正如可以從圖2和圖3清楚地看出的那樣，與掩埋層3’相比，實質上減小了外延層6內部的As濃度，向下延伸到0.34微米。在生長外延層6期間，沒有完全地防止As向外擴散到外延層6中，但是強烈地減小了這種向外擴散。尤其是如果使用15nm的SiGe層5，該分布示出了As向外擴散比層6的外延生長減慢，導致比現有技術更少的向外擴散。
此外，如上所示，在SiO2層9的生長期間，As已經容易地擴散到SiGe層5’中，其中SiGe層5’內部的Ge量不是太多，即，不是直接在SiO2和Si界面處，而是在離開所述界面一定距離處。由于As進入SiGe層中富Ge區(qū)下方的這種高擴散能力，并且由于Si中Ge的總溶解度，在SiO2層9和掩埋層3’之間的界面處形成有序的SiGe層。該高度有序的SiGe層形成非常平坦的界面，作為用于隨后外延生長的極好基礎。
因此，本發(fā)明的一般概念是在SiO2/Si界面處用具有“更高”離析(segregation)性質的另一種原子X來代替襯底中的n型摻雜劑。這導致以下優(yōu)點SiO2/Si界面的粗糙度由夾在SiO2層和Si襯底1之間的Si-X層5、5’來控制。這允許使用更高的n型摻雜劑濃度(或注入劑量)；掩埋層的頂部層處的減小量的n型摻雜劑減小了自動摻雜和/或向外擴散。
如圖1f所示的半導體襯底形成了中間產物?？梢詫⒀诼駥?’用作pnp-晶體管中的集電極?？梢詫⑷糠N類的不同(半導體)部件制作在外延層6的頂部中或頂部上，如本領域普通技術人員所公知的。
以上已經示出了可以將SiGe層用在n型掩埋層的制造中。例如正如在US 2003/0082882中解釋的那樣，在產生具有減小的自動摻雜和/或向外擴散的p型掩埋層時，如上解釋的方法與SiGe層的使用兼容，可選地具有預定量的C。然而要注意的是，將SiGe層按照完全不同的方式使用，即當將SiGe層用在p型掩埋層上時，當隨后生長外延層時將SiGe層用作保持在原位的擴散阻擋層。通過如本發(fā)明那樣生長SiO2層，沒有將Ge和摻雜劑原子推入到硅襯底中。
參考圖1a至圖1f解釋的工藝動作僅作為示例。對于本領域普通技術人員顯然的是，一些修改是可能的。
例如，如圖1b和圖1c的動作可以顛倒，即可以在將SiGe層5(或除了Ge之外的任意合適原子種類)設置在襯底1上之前，首先形成掩埋層3。例如，這可以通過將絕緣層2直接設置在襯底1上、然后例如采用As執(zhí)行n型注入來實現，如參考圖1c所解釋的那樣。然后可以去除絕緣層2，并且可以形成SiGe層5和Si層7。如果執(zhí)行這些動作，SiGe層5可以包括比參考圖1a至圖1d所解釋的方法中更少的n型摻雜劑。
可以根據在掩埋n型層的邊緣處具有陡峭的摻雜分布的本發(fā)明制造的外延層中制造雙極型晶體管。因為增加了雙極型晶體管的工作頻率(可以是＞200GHz)，這是非常有利的。
為了總結，可以通過本發(fā)明一次獲得以下優(yōu)點1.在生長外延層期間減小自動摻雜和/或向外擴散；2.減小了生長外延層之前掩埋層的表面粗糙度，這轉換為在其后制造的外延層中或上面較高質量的外延層和器件；以及3.在掩埋n型層的邊緣處所得到的摻雜分布比現有技術陡峭。
權利要求
1.一種制造半導體產品的方法，包括步驟提供半導體襯底；在所述半導體襯底的至少一部分上提供Si-X層，所述Si-X層具有第一深度和表示預定原子種類的X；向所述半導體襯底的所述至少一部分提供具有n型摻雜劑材料并且具有實質大于所述第一深度的第二深度的摻雜層；執(zhí)行氧化作用以在所述半導體襯底內部形成具有二氧化硅/硅界面的二氧化硅層，使得在所述二氧化硅/硅界面處通過所述二氧化硅層將X原子和n型原子推入到所述半導體襯底中，選擇所述X原子使得它們在所述二氧化硅/硅界面處具有比所述n型原子更高的離析性質；去除所述二氧化硅層；在所述半導體襯底上生長硅外延層。
2.一種制造硅半導體襯底的方法，包括步驟提供半導體襯底；向所述半導體襯底的至少一部分提供具有n型摻雜劑材料并且具有第一深度的摻雜層；在所述半導體襯底的所述至少一部分上提供Si-X層，具有實質小于所述第一深度的第二深度，X表示預定的原子種類；執(zhí)行氧化動作以在所述半導體襯底內部形成具有二氧化硅/硅界面的二氧化硅層，使得在所述二氧化硅/硅界面處通過所述二氧化硅層將X原子和n型原子推入到所述半導體襯底中，選擇所述X原子使得它們在所述二氧化硅/硅界面處具有比所述n型原子更高的離析性質；去除所述二氧化硅層；在所述半導體襯底上生長硅外延層。
3.根據權利要求1或2所述的方法，其中，所述X原子種類包括Ge。
4.根據任一前述權利要求所述的方法，其中，所述n型摻雜劑材料是As和P的至少一種。
5.根據任一前述權利要求所述的方法，其中，向所述半導體襯底的所述至少一部分提供摻雜層的步驟包括子步驟在所述半導體襯底的所述至少一部分上，提供預定厚度的絕緣層；通過所述絕緣層執(zhí)行所述n型摻雜劑材料的注入動作以產生所述摻雜層；去除所述絕緣層。
6.根據權利要求5所述的方法，其中，所述絕緣層包括二氧化硅。
7.根據任一前述權利要求所述的方法，其中，所述Si-X層包括預定濃度的C。
8.根據任一前述權利要求所述的方法，其中，所述外延層包括比所述掩埋層中的摻雜劑濃度低的濃度的n型摻雜劑。
9.根據任一前述權利要求所述的方法，包括步驟向所述半導體襯底提供至少一個其它部分，該部分具有p型摻雜層和所述p型掩埋層的頂部上的p型外延層。
10.一種半導體器件，通過根據任一前述權利要求所述的方法制造。
全文摘要
本發(fā)明涉及外延層的制造，包括以下步驟提供半導體襯底；在半導體襯底上提供具有第一深度的Si－Ge層；向半導體襯底提供具有n型摻雜劑材料并且具有實質大于所述第一深度的第二深度的摻雜層；執(zhí)行氧化步驟以形成二氧化硅層，使得在二氧化硅/硅界面處通過二氧化硅層將Ge原子和n型原子推入到半導體襯底中；其中，將n型原子比Ge原子推入更深地到半導體襯底中，導致具有減小的n型原子濃度的頂部層；去除二氧化硅層；在具有減小的向外擴散或自動摻雜的半導體襯底上生長硅外延層。
文檔編號H01L21/265GK101073148SQ200580041921
公開日2007年11月14日 申請日期2005年11月29日 優(yōu)先權日2004年12月6日
發(fā)明者菲利浦·默尼耶-貝拉德, 亨特里?！·A·赫伊津 申請人:皇家飛利浦電子股份有限公司