專利名稱：具有不同晶向硅層的絕緣體上硅半導(dǎo)體裝置以及形成該絕緣體上硅半導(dǎo)體裝置的方法
技術(shù)領(lǐng)域：
本發(fā)明是有關(guān)半導(dǎo)體裝置及制造半導(dǎo)體裝置的方法，尤其有關(guān)包括絕緣體上硅(silicon-on-insulator，SOI)技術(shù)的改良半導(dǎo)體裝置。
背景技術(shù)：
半導(dǎo)體產(chǎn)業(yè)進(jìn)行研究的重要目標(biāo)為提升半導(dǎo)體性能同時(shí)降低半導(dǎo)體裝置的電源消耗。平面晶體管，如金屬氧化物半導(dǎo)體場(chǎng)效晶體管(MOSFETs)特別適合使用于高密度集成電路。當(dāng)MOSFET及其它裝置的大小(size)減小時(shí)，裝置的源極/漏極區(qū)域、溝道區(qū)域、及柵極電極(gate electrode)的尺寸(dimension)亦減小。
具有短溝道長度又更小的平面晶體管設(shè)計(jì)使得其需設(shè)置非常淺的源極/漏極接合(shallow source/drain junction)。淺接合為必要以避免植入的摻雜劑側(cè)向擴(kuò)散(lateral diffusion)至溝道中，因?yàn)樵摲N擴(kuò)散會(huì)不利地導(dǎo)致漏電流及不良的耐破壞性能。對(duì)短溝道裝置的可接受的性能而言，通常需要具有1000或更小等級(jí)的厚度的淺源極/漏極接合。
絕緣體上硅(SOI)技術(shù)可促成高速、淺-接合裝置。此外，SOI裝置通過減少寄生接合電容而改良性能。
在SOI襯底中，在單晶硅上形成由氧化硅所制成的包埋氧化物(buried oxide，BOX)膜，且在其上形成單晶硅薄膜。制造該種SOI襯底的各種方法為已知者。該種方法之一為通過-植入氧-分離(Separation-by-lmplanted Oxygen，SIMOX)，其中氧為植入單晶硅襯底中以形成包埋氧化物(BOX)膜的離子。
形成SOI襯底的另一種方法為晶圓結(jié)合，其中具有硅氧化物表面層的兩個(gè)半導(dǎo)體襯底在硅氧化物表面結(jié)合在一起以在兩個(gè)半導(dǎo)體襯底之間形成BOX層。
另一SOI技術(shù)為Smart Cut，其亦涵蓋經(jīng)由氧化物層結(jié)合第一與第二半導(dǎo)體襯底。在Smart Cut方法中，在結(jié)合之前先以氫離子植入第一半導(dǎo)體襯底。此后續(xù)的氫離子的植入使已植入氫離子的半導(dǎo)體襯底從黏接的襯底組分離而留一層薄硅層黏接于第二半導(dǎo)體襯底表面。
半導(dǎo)體裝置性能可通過在具有<110>晶向的硅上，而非習(xí)知之<100>晶向的硅上，制造P-型MOSFET(PMOSFET)而進(jìn)一步提升50％或更多。然而，與在具有<100>晶向的硅上所形成的NMOSFET相較下，在<110>硅上所形成的N-型MOSFET(NMOSFET)的性能可較劣。
半導(dǎo)體裝置性能亦可通過在非常薄的硅膜，如具有約30nm或更小厚度的膜上制造完全耗盡(depleted)的MOSFET而予以提升。完全耗盡的MOSFET提供減少的漏電流而為高性能裝置所希望者。然而，難以利用習(xí)知技術(shù)，如調(diào)整環(huán)狀植入劑量(halo dose)變更完全耗盡的MOSFET極限電壓(threshold voltage)。希望變更MOSFET的極限電壓以產(chǎn)出高及低的極限電壓裝置。包括具有不同極限電壓范圍的MOSFET的半導(dǎo)體裝置減少芯片的電源消耗。
本文中所用「半導(dǎo)體裝置(semiconductor devices)」一詞并不局限于特定揭露之實(shí)例。本文中所用半導(dǎo)體裝置包含覆晶、覆晶/封裝組件、晶體管、電容器、微處理器、隨機(jī)存取存儲(chǔ)器等各式各樣的電子裝置。一般而言，半導(dǎo)體裝置是指包括半導(dǎo)體的任何電子裝置。

發(fā)明內(nèi)容
半導(dǎo)體裝置技術(shù)領(lǐng)域存在著結(jié)合SOI技術(shù)與完全耗盡MOSFET技術(shù)的性能改良裝置的需求。半導(dǎo)體裝置技術(shù)領(lǐng)域存在著結(jié)合SOI技術(shù)與在相同襯底上于具有不同晶向硅上形成MOSFET的性能改良裝置的需求。此外，在此技術(shù)領(lǐng)域存在著提供一種組合SOI技術(shù)、完全耗盡MOSFET技術(shù)、與在相同襯底上于具有不同晶向硅上形成MOSFET的半導(dǎo)體裝置的需求。再者，在此技術(shù)領(lǐng)域存在著形成包括SOI技術(shù)與完全耗盡MOSFET技術(shù)的半導(dǎo)體裝置的方法的需求。在此技術(shù)領(lǐng)域亦存在著形成包括SOI技術(shù)與在相同襯底上于具有不同晶向硅上形成MOSFET的半導(dǎo)體裝置的方法的需求。再者，在此技術(shù)領(lǐng)域存在著形成包括SOI技術(shù)、完全耗盡MOSFET技術(shù)、與在相同襯底上于具有不同晶向硅上形成MOSFET的半導(dǎo)體裝置的方法的需求。
本發(fā)明的某些實(shí)例符合此等及其它需求，該實(shí)例提供包括具有第一晶向的襯底及在襯底上的絕緣層的半導(dǎo)體裝置。在絕緣層上形成多個(gè)硅層。第一硅層包括具有第一晶向的硅而第二硅層包括具有第二晶向的硅。
本發(fā)明的某些實(shí)例進(jìn)一步符合此等及其它需求，該實(shí)例提供一種形成半導(dǎo)體裝置的方法，包括提供絕緣體上硅結(jié)構(gòu)，該絕緣體上硅結(jié)構(gòu)包含襯底，硅層在該襯底上面且第一絕緣層插入在其間。通過移除硅層及第一絕緣層的一部分以曝露出襯底層的一部分而在絕緣體上硅結(jié)構(gòu)的第一區(qū)域形成開孔。使選擇性外延硅(epitaxial silicon)生長至此開孔中。在生長于第一區(qū)域的開孔中的硅中形成第二絕緣層以在開孔中生長的硅與襯底之間設(shè)置絕緣層。
本發(fā)明符合具有改良電特性的改良高速半導(dǎo)體裝置的需求。
以下參照附圖詳細(xì)說明本發(fā)明，使本發(fā)明之前述及其它特點(diǎn)、態(tài)樣、及優(yōu)點(diǎn)變得清楚明白。


圖1至10是說明在相同襯底上具有部分耗盡及完全耗盡的MOSFET的SOI半導(dǎo)體裝置的形成；圖11A及11B是說明在相同襯底上具有部分耗盡及完全耗盡的MOSFET的SOI半導(dǎo)體裝置的形成；圖12至14是說明在相同襯底上具有部分耗盡及完全耗盡的MOSFET的SOI半導(dǎo)體裝置的形成；圖15至24是說明在相同襯底上于具有不同晶向硅上形成MOSFET的半導(dǎo)體裝置的形成；圖25A及25B是說明在相同襯底上于具有不同晶向硅上形成MOSFET的半導(dǎo)體裝置的形成；圖26至28是說明在相同襯底上于具有不同晶向硅上形成MOSFET的半導(dǎo)體裝置的形成；圖29是說明一種絕緣體上硅結(jié)構(gòu)，其中硅襯底包括與絕緣體上硅的硅層為不同晶向的硅；以及圖30是說明一種包括絕緣體上硅技術(shù)、完全耗盡的MOSFET技術(shù)、與在相同襯底上于具有不同晶向硅上形成MOSFET的半導(dǎo)體裝置。
具體實(shí)施例方式
本發(fā)明能夠制造具有SOI與完全耗盡MOSFET技術(shù)，及/或在相同襯底上于具有不同晶向硅上形成之MOSFET之好處的改良高速半導(dǎo)體裝置。本發(fā)明進(jìn)一步提供利用SOI技術(shù)具有減少寄生接合電容的優(yōu)點(diǎn)之由完全耗盡技術(shù)及/或在具有不同晶向硅上形成之PMOSFET所提供之較高速度。
以下參照附圖詳細(xì)說明本發(fā)明之半導(dǎo)體裝置的形成。然而，此僅是范例，本發(fā)明所主張的專利保護(hù)范圍并不局限于圖式中所說明之特定裝置的形成。
首先說明形成在共同SOI襯底上具有完全耗盡及部分耗盡MOSFET之半導(dǎo)體裝置的方法。SOI結(jié)構(gòu)10備有在襯底12上之硅層16及絕緣層14。襯底12通常為硅晶圓。絕緣層14為包埋氧化物(BOX)層。SOI結(jié)構(gòu)10，如第1圖所示，可通過習(xí)知技術(shù)，如SIMOX，SmartCut，或晶圓結(jié)合技術(shù)予以形成。或者，SOI晶圓可得自商業(yè)來源，如Ibis技術(shù)公司。在本發(fā)明之某些實(shí)例中，硅層16具有約30nm或更小之厚度，由而能夠制造完全耗盡之SOI裝置。在本發(fā)明之某些實(shí)例中，BOX層14具有約50nm至約400nm之厚度。在本發(fā)明之某些實(shí)例中，BOX層14具有約200nm至約300nm之厚度。
如圖2所示，在硅層16上形成氧化物層18。氧化物層18可通過如化學(xué)氣相沉積(CVD)予以沉積，或硅層16的頂部表面可予以熱氧化。隨后將氮化硅膜20沉積在氧化物層18上。在本發(fā)明之某些實(shí)例中，氧化物層18的厚度為約5nm至約100nm。在本發(fā)明之某些實(shí)例中，氧化物層18為約20nm厚。氮化物層20具有約50nm至約300nm之厚度。在本發(fā)明之某些實(shí)例中，氮化物層20的厚度為約100nm。
接著在SOI結(jié)構(gòu)10中形成開孔22，如圖3所示。在本發(fā)明之某些實(shí)例中，開孔22系通過習(xí)知的微影及蝕刻技術(shù)以曝露出襯底12的上表面24而予以形成。習(xí)知的微影及蝕刻技術(shù)包含在SOI結(jié)構(gòu)10上形成光阻層，使光阻層形成掩膜及圖案化，以及各向異性蝕刻(anisotropicetch)SOI結(jié)構(gòu)10以移除氮化硅層20、氧化物層18、硅層16、及BOX層14的一部分，而曝露出襯底12的上表面24。接著剝除光阻劑以提供如圖3所示之SOI結(jié)構(gòu)10。習(xí)知的各向異性蝕刻技術(shù)包含電漿蝕刻及反應(yīng)性離子蝕刻。該各向異性蝕刻可以使用不同之已知之電漿選擇性蝕刻各不同之層而以一連串之電漿蝕刻步驟方式交替地施行。
接著在SOI結(jié)構(gòu)10上沉積第二氮化硅層26，如圖4所示。在本發(fā)明之某些實(shí)例中，氮化硅層26系通過習(xí)知的沉積技術(shù)，如CVD予以沉積至約10nm至約100nm之厚度。接著各向異性蝕刻氮化硅層26以形成排列于開孔22之自行對(duì)準(zhǔn)的側(cè)壁間隔物(self-aligned side wallspacers)28，如圖5所示。
在硅襯底12上生長選擇性外延硅層30，使得其在開孔22的頂部上延伸，如圖6所示。外延硅層30具有與硅襯底12相同的晶向。在選擇性外延硅生長之后，使用習(xí)知的化學(xué)機(jī)械研磨(CMP)技術(shù)研磨外延硅層30，使得其與第二硅氮化物層20的上表面32實(shí)質(zhì)地同平面，如圖7所示。
使用習(xí)知的淺溝槽隔離(STI)技術(shù)使SOI結(jié)構(gòu)10的第一區(qū)域31與第二區(qū)域33彼此隔離。如圖8所示，溝槽34系形成在SOI結(jié)構(gòu)10中而曝露硅襯底12之表面37。溝槽34系通過習(xí)知的微影及蝕刻技術(shù)，包含在SOI結(jié)構(gòu)10上沉積光阻劑，使光阻劑選擇性地曝光及圖案化，各向異性蝕刻，及移除殘留的光阻劑以形成溝槽34而形成，如圖8所示。溝槽34系位在氮化物側(cè)壁28的周圍，使得當(dāng)進(jìn)行各向異性蝕刻時(shí)，自結(jié)構(gòu)10移除氮化物側(cè)壁28。
接著通過習(xí)知的CVD制程以適合的絕緣材料36填充溝槽34，如圖9所示。適合的絕緣材料36包含氮化硅及氧化硅。在本發(fā)明之某些實(shí)例中，系以硅氧化物36填充溝槽區(qū)域34以隔離第一區(qū)域31與第二區(qū)域33。以氧化硅填充溝槽區(qū)域34之一些習(xí)知方法包含(a)原硅酸四乙酯(tetraethylorthosilicate)低壓化學(xué)氣相沉積(TEOSLPCVD)，(b)非表面敏感性(non-surface sensitive)TEOS臭氧大氣或次-大氣壓力化學(xué)氣相沉積(APCVD或SACVD)，及(c)硅烷氧化高密度電漿(silane oxidation high-density plasma))CVD。
在以硅氧化物36填充溝槽34之前，先沿著溝槽34的壁35以習(xí)知方式生長熱氧化物襯里(未示出)，如通過使結(jié)構(gòu)10曝露于在大約950℃至約1100℃之溫度的氧環(huán)境中。接著通過CMP使結(jié)構(gòu)10平面化以移除從溝槽34伸出的氧化物36。平面化之后，接著移除氮化物層20及氧化物層18，如圖10所示。氮化物層20及氧化物層18通常系通過濕式蝕刻予以移除。習(xí)知上系使用熱磷酸蝕刻氮化硅，以及使用氫氟酸或氫氟酸與氟化銨的混合物(緩沖的氧化物蝕刻)移除氧化硅層。在所得的結(jié)構(gòu)10中，第二區(qū)域33中之硅層16系與硅層30隔離，如圖10所示。
接著通過SIMOX制程形成絕緣BOX層40，如圖11A所示。在SIMOX制程中，系將氧離子38植入結(jié)構(gòu)10中。在本發(fā)明之某些實(shí)例中，氧離子38系于約70keV至約200keV之能量及約1.0×1017cm-2至約1.0×1018cm-2之劑量植入結(jié)構(gòu)10中。植入之后，使結(jié)構(gòu)10于約1250℃至約1400℃之溫度退火約4至約6小時(shí)。在本發(fā)明之其它實(shí)例中，利用習(xí)知的沉積、微影及蝕刻技術(shù)在第二區(qū)域33上形成硬氧化物掩膜42，以在氧離子38植入第一區(qū)域31期間保護(hù)第二區(qū)域33不受到損害，如圖11B所示。在本發(fā)明之某些實(shí)例中，在第一區(qū)域31下之絕緣層40之厚度小于在第二區(qū)域33下之絕緣層14之厚度。
如圖12所示，在SOI結(jié)構(gòu)10上形成完全耗盡MOSFET52及部分耗盡MOSFET54。在結(jié)構(gòu)10上形成柵極氧化物層44及柵極電極層46。在本發(fā)明之某些實(shí)例中，柵極電極層46包括多晶硅且形成至約100nm至約300nm之厚度。柵極氧化物層44通常形成至約10至約100之厚度。通過習(xí)知的微影及蝕刻技術(shù)使柵極氧化物層44及柵極電極層46圖案化。
通過習(xí)知的離子植入技術(shù)形成源極及漏極延伸48。植入源極及漏極延伸48之摻雜劑的種類系視裝置是否為NMOSFET或PMOSFET而定。例如，若晶體管為NMOSFET，則將N-型摻雜劑植入源極及漏極延伸48中。在本發(fā)明之某些實(shí)例中，N-型摻雜劑，如砷系以約1×1014離子/cm2至約2×1015離子/cm2之植入劑量及約0.5keV至約5keV之植入能量植入源極及漏極延伸48中。若晶體管為PMOSFET，則將P-型摻雜劑植入源極及漏極延伸48中。在本發(fā)明之某些實(shí)例中，P-型摻雜劑，如二氟化硼(BF2)以約1×1014離子/cm2至約1×1015離子/cm2之植入劑量及約0.5keV至約5keV之植入能量植入源極及漏極延伸48中。
在鄰近于部分耗盡MOSFET54之源極及漏極區(qū)域47的溝道區(qū)域49中形成環(huán)狀植入物(halo implant)50。環(huán)狀植入物50系以與源極及漏極區(qū)域47導(dǎo)電型相反的摻雜劑所形成。在本發(fā)明之某些實(shí)例中，環(huán)狀植入物50可通過角度植入予以形成。在本發(fā)明之某些實(shí)例中，環(huán)狀植入物50可以約8×1012離子/cm2至約5×1013離子/cm2之劑量及約7keV至約50keV之植入能量植入。環(huán)狀植入物50防止溝道區(qū)域49中源極與漏極區(qū)域的合并。部分耗盡MOSFET54的極限電壓可通過調(diào)整環(huán)狀劑量而予以變更。
接著形成源極及漏極區(qū)域47的重度摻雜(高濃度摻雜)部分51。如圖13所示，通過習(xí)知方法，如沉積絕緣材料層(包含氮化硅或氧化硅)接著各向異性蝕刻以形成側(cè)壁間隔物56，而在柵極電極46的周圍形成側(cè)壁間隔物56。在本發(fā)明之某些實(shí)例中，若晶體管為NMOSFET，則砷以約1×1015離子/cm2至約4×1015離子/cm2之植入劑量及約20keV至約50keV之植入能量植入重度摻雜區(qū)域51中。若晶體管為PMOSFET，則硼以約1×1015離子/cm2至約4×1015離子/cm2之植入劑量及約2keV至約10keV之植入能量植入重度摻雜區(qū)域51中。
在本發(fā)明之某些實(shí)例中，通過摻雜選擇性外延而在源極及漏極區(qū)域47上形成隆起的源極及漏極區(qū)域60，如圖14所示。在本發(fā)明之某些實(shí)例中，摻雜外延層在源極及漏極區(qū)域47上生長至約300至約1000之厚度。以在氫載體氣體中包含硅烷(SiH4)及摻雜劑氣體之氣體混合物進(jìn)行摻雜選擇性外延。HCl氣體可添加至SiH4/摻雜劑氣體混合物中。外延層系在約1托(torr)至約700托之壓力于約650℃至約900℃之溫度形成。
在本發(fā)明之某些其它實(shí)例中，通過選擇性外延而在源極及漏極區(qū)域47上生長隆起的硅層(未示出)。隆起的硅層生長至使得當(dāng)如本文后續(xù)所述般形成金屬硅化物接觸點(diǎn)(contact)時(shí)可消耗整個(gè)隆起的硅層之厚度。因?yàn)檎麄€(gè)隆起的硅層被消耗掉，故無需在隆起的硅層中植入摻雜劑。
接著在隆起的源極及漏極區(qū)域60中形成金屬硅化物接觸點(diǎn)64以及在柵極電極46上形成金屬硅化物接觸點(diǎn)62。形成金屬硅化物接觸點(diǎn)的習(xí)知技術(shù)包含在結(jié)構(gòu)10上沉積如鎳、鈷、或鈦之金屬層。金屬硅化物觸點(diǎn)62、64系通過加熱金屬層以使其與在隆起的源極及漏極區(qū)域60及柵極電極46中的下方硅反應(yīng)所形成。在金屬硅化物接觸點(diǎn)60、62形成之后，通過蝕刻移除未反應(yīng)形成金屬硅化物的金屬層。在完全耗盡MOSFET52源極及漏極區(qū)域47中需要隆起的源極及漏極區(qū)域60，此乃因?yàn)樵诒〉耐耆谋MMOSFET52源極及漏極區(qū)域47中無足夠空間來調(diào)節(jié)足夠厚度的金屬硅化物接觸點(diǎn)64。
在本發(fā)明之其它實(shí)例中，SOI結(jié)構(gòu)70備有包括具有第一晶向之硅之襯底72，絕緣BOX層74及包括具有第二晶向之硅之硅層76，如圖15所說明。已知包括與硅襯底具有不同晶向之硅層之SOI晶圓為混合晶向晶圓。在本發(fā)明之某些實(shí)例中，SOI結(jié)構(gòu)70包括具有<100>晶向之硅襯底72及具有<110>晶向之硅層76。在本發(fā)明之某些其它實(shí)例中，襯底72包括具有<110>晶向之硅，而硅層76包括具有<100>晶向之硅?；旌系囊r底可經(jīng)由晶圓結(jié)合技術(shù)予以制備，其中具有<100>晶向之第一硅襯底結(jié)合于具有<110>晶向之硅襯底。在本發(fā)明之某些實(shí)例中，硅層76形成至約30nm至約100nm之厚度且BOX層74的厚度為約200nm至約300nm。
本發(fā)明并不局限于具有其中不同晶向?yàn)?amp;lt;100>及<110>晶向之不同晶向硅層。熟悉此項(xiàng)技術(shù)人士可清楚明白，本發(fā)明可應(yīng)用于任何兩種硅晶向，包含<111>及<311>晶向。此外，與任何上述取向成角度之晶面皆包含在本發(fā)明的范圍內(nèi)。
如圖16所示，如前述般，接著在硅層76上形成氧化物層78及氮化硅層80。如圖17所示，在SOI結(jié)構(gòu)70中形成開孔82以曝露出硅襯底72的上表面84。如前述般，開孔82系通過習(xí)知的微影及蝕刻技術(shù)予以形成。
如圖18所示，在SOI結(jié)構(gòu)70上沉積第二氮化硅層86。接著各向異性地蝕刻第二氮化硅層86以在開孔82中形成側(cè)壁間隔物88。接著在硅襯底72的頂部上生長選擇性外延硅層90使得其在開孔80上延伸。外延硅層90與硅襯底72具有相同的晶向。接著使用CMP技術(shù)使SOI結(jié)構(gòu)70平面化，使得外延硅層90與第二氮化硅層80的上表面92實(shí)質(zhì)地共平面，如圖21所示。
如圖22所示，在SOI結(jié)構(gòu)70中形成溝槽94以曝露硅襯底72之上表面95。形成溝槽94以隔離SOI結(jié)構(gòu)70之第一區(qū)域91與第二區(qū)域93。形成溝槽94接著依據(jù)習(xí)知的STI技術(shù)以適當(dāng)?shù)慕^緣材料予以填充，如先前所說明般。配置溝槽94以移除側(cè)壁間隔物88同時(shí)形成溝槽94。接著以適當(dāng)?shù)慕^緣材料96，如硅氧化物填充溝槽94，如圖23所說明。接著使用CMP技術(shù)使沉積之硅層96平面化，再如先前所述般，通過使用適當(dāng)?shù)奈g刻劑移除第二氮化硅層80及氧化物層78，以提供平面化之結(jié)構(gòu)70，如圖24所示。
如先前所述般，將氧離子98植入結(jié)構(gòu)70中以形成絕緣BOX層100，如圖25A所示。在本發(fā)明之其它實(shí)例中，氧化硅或氮化硅硬掩膜102在氧離子98植入第一區(qū)域91期間保護(hù)第二區(qū)域93不受到損害。接著使結(jié)構(gòu)70熱退火。SIMOX制程的結(jié)果，圖25A及25B之所得結(jié)構(gòu)70包括具有絕緣體上硅構(gòu)形之第一區(qū)域91及第二區(qū)域93，其中第一區(qū)域91及第二區(qū)域93包括具有不同晶向之硅。本發(fā)明之某些實(shí)例中，在第一區(qū)域91下之絕緣層100之厚度小于在第二區(qū)域93下之絕緣層74之厚度。
接著形成包括多個(gè)具有不同硅晶向之SOI MOSFET之結(jié)構(gòu)70。如圖26所說明，在包括具有第一晶向之硅層90之第一區(qū)域91及包括具有第二晶向硅之第二區(qū)域93上形成柵極電極106及柵極氧化物層104。通過離子植入技術(shù)在源極及漏極區(qū)域107中形成源極及漏極延伸108以及在溝道區(qū)域115中選擇性地形成環(huán)狀植入物110。第一及第二MOSFET 112、114的極限電壓可通過調(diào)整環(huán)狀植入物劑量而予以變更。
如圖27所示，通過在結(jié)構(gòu)70上沉積如氧化硅或氮化硅之絕緣材料及后續(xù)的各向異性蝕刻而在柵極電極106上形成柵極側(cè)壁間隔物116。通過習(xí)知技術(shù)如離子植入在源極及漏極區(qū)域107中形成重度摻雜區(qū)域111。如先前所述般，通過將P-型摻雜劑植入源極及漏極區(qū)域107中而形成PMOSFET以及通過將N-型摻雜劑植入源極及漏極區(qū)域107中而形成NMOSFET。由于PMOSFET性能可通過在具有<110>晶向之硅上制造PMOSFET而大大地提升，故使包括<110>晶向硅之硅層于源極及漏極區(qū)域107中以P-型摻雜劑摻雜。以N-型摻雜劑摻雜包括<100>晶向硅之硅層以形成NMOSFET。
接著在結(jié)構(gòu)70上沉積金屬層。將金屬層加熱以使金屬層與在源極及漏極區(qū)域107及柵極電極106中之下方硅反應(yīng)以在源極及漏極區(qū)域107中及柵極電極106上形成金屬硅化物觸點(diǎn)120、122，如圖28所示。
在本發(fā)明之某些實(shí)例中，系提供一種包括第一晶向之硅襯底132、BOX層134、及第二晶向之硅層136之SOI結(jié)構(gòu)130，如圖29所說明。SOI結(jié)構(gòu)130系依據(jù)圖2至14所述之步驟予以加工以提供包括具有第一晶向之硅層146之部分耗盡MOSFET 138，以及具有在BOX層142上之第二晶向148之硅層136之完全耗盡MOSFET 140。在本發(fā)明之其它實(shí)例中，BOX層142不在完全耗盡MOSFET 140之下延伸，如關(guān)于圖11B之前述者。
本說明書所揭露之實(shí)例系僅為說明之目的，不應(yīng)被闡釋為局限專利保護(hù)范圍。熟悉此項(xiàng)技術(shù)人士可清楚明白，本說明書所揭露者涵蓋各式各樣的實(shí)例而非僅是本文所特定說明者。
權(quán)利要求
1.一種半導(dǎo)體裝置，包含具有第一晶向的襯底12；在該襯底12上的絕緣層40；在該絕緣層40上的多個(gè)硅層16、30，其中第一硅層16包含具有該第一晶向的硅，且第二硅層30包含具有第二晶向的硅。
2.如權(quán)利要求1所述的半導(dǎo)體裝置，其中該第一與第二硅層16、30被絕緣區(qū)域36隔開。
3.如權(quán)利要求1所述的半導(dǎo)體裝置，其中該第一晶向及該第二晶向是選自由<100>、<110>、<111>、<311>及與這些取向成角度的晶面所組成的硅晶向組群。
4.如權(quán)利要求1所述的半導(dǎo)體裝置，進(jìn)一步包含形成在該第一與第二硅層16、30的MOSFET 52、54。
5.如權(quán)利要求13所述的半導(dǎo)體裝置，其中至少一個(gè)MOSFET為部分耗盡MOSFET 54且至少一個(gè)MOSFET為完全耗盡MOSFET 52。
6.一種形成半導(dǎo)體裝置的方法，包括下列步驟提供絕緣體上硅結(jié)構(gòu)，該絕緣體上硅結(jié)構(gòu)包含襯底12，硅層16在該襯底12上面且第一絕緣層14插入在其間；通過移除該硅層16及該第一絕緣層14的一部分而在該絕緣體上硅結(jié)構(gòu)的第一區(qū)域中形成開孔22，以暴露出該襯底層的一部分24；在該開孔22中選擇性地生長外延硅30；以及在生長于該第一區(qū)域的開孔22中的該硅30中形成第二絕緣層40，以在該開孔22中生長的硅30與該襯底12之間提供絕緣層40。
7.如權(quán)利要求6所述的形成半導(dǎo)體裝置的方法，其中該第二絕緣層40在該第一區(qū)域中的厚度小于該第一絕緣層14在該結(jié)構(gòu)的第二區(qū)域中的厚度。
8.如權(quán)利要求7所述的形成半導(dǎo)體裝置的方法，進(jìn)一步包括在該第一區(qū)域中形成部分耗盡MOSFET 54及在該第二區(qū)域中形成完全耗盡MOSFET 52。
9.如權(quán)利要求8所述的形成半導(dǎo)體裝置的方法，進(jìn)一步包括在該硅層16、30上形成隆起的源極及漏極區(qū)域60。
10.如權(quán)利要求6所述的形成半導(dǎo)體裝置的方法，其中該結(jié)構(gòu)包含與該第一區(qū)域隔開的第二區(qū)域，在該第一區(qū)域中第二絕緣層40上的硅層30包含具有第一晶向的硅且在該第二區(qū)域中第一絕緣層14上的硅層16包含具有第二晶向的硅。
全文摘要
本發(fā)明提供一種包括具有第一晶向的襯底及在襯底上的絕緣層的半導(dǎo)體裝置。在絕緣層上形成多個(gè)硅層。第一硅層包括具有第一晶向的硅而第二硅層包括具有第二晶向的硅。此外，本發(fā)明又提供一種方法以形成設(shè)有包括其上具有硅層的襯底及插置在襯底與硅層間的第一絕緣層的絕緣體上硅結(jié)構(gòu)的半導(dǎo)體裝置。通過移除硅層及第一絕緣層的一部分以曝露出襯底層的一部分而在絕緣體上硅結(jié)構(gòu)的第一區(qū)域形成開孔。在此開孔中生長選擇性外延硅。在生長于開孔中的硅中形成第二絕緣層以在開孔中生長的硅與襯底之間設(shè)置絕緣層。
文檔編號(hào)H01L21/762GK101044621SQ200580035898
公開日2007年9月26日 申請(qǐng)日期2005年10月12日 優(yōu)先權(quán)日2004年11月1日
發(fā)明者A·M·韋特, J·奇克 申請(qǐng)人:先進(jìn)微裝置公司