專(zhuān)利名稱(chēng)：制造存儲(chǔ)柵像素設(shè)計(jì)的方法
技術(shù)領(lǐng)域：
本發(fā)明一般涉及半導(dǎo)體裝置領(lǐng)域，更具體地涉及制造包括存儲(chǔ)柵的像素的方法。
背景技術(shù)：
CMOS成像器包括像素單元的焦平面陣列，每個(gè)單元包括用于在襯底的摻雜區(qū)中產(chǎn)生光生電荷的鋪設(shè)在襯底上的光傳感器，例如光電柵、光電導(dǎo)體或發(fā)光二極管。在CMOS成像器中，像素單元的活動(dòng)部件、例如四晶體管(4T)像素執(zhí)行如下必要的功能(1)光子至電荷的轉(zhuǎn)換；(2)將電荷轉(zhuǎn)移到浮動(dòng)擴(kuò)散區(qū)；(3)在將電荷轉(zhuǎn)移到浮動(dòng)擴(kuò)散區(qū)之前將浮動(dòng)擴(kuò)散區(qū)復(fù)位到已知狀態(tài)；(4)選擇像素單元以用于讀出；以及(5)基于光子轉(zhuǎn)換的電荷來(lái)輸出和放大表示復(fù)位電壓和像素信號(hào)電壓的信號(hào)。由源極跟隨器輸出晶體管將位于浮動(dòng)擴(kuò)散區(qū)處的電荷轉(zhuǎn)換成像素或復(fù)位輸出電壓。
示范CMOS成像電路、其處理步驟和成像電路的多種CMOS部件的功能的詳細(xì)描述在如下專(zhuān)利中有描述，例如美國(guó)專(zhuān)利號(hào)6140630、美國(guó)專(zhuān)利號(hào)6376868、美國(guó)專(zhuān)利號(hào)6310366、美國(guó)專(zhuān)利號(hào)6326652、美國(guó)專(zhuān)利號(hào)6204524和美國(guó)專(zhuān)利號(hào)6333205，它們?nèi)哭D(zhuǎn)讓給Micron Technology有限公司。前述專(zhuān)利的每個(gè)公開(kāi)通過(guò)引用全部結(jié)合于本文。
圖1A和圖1B中圖示了常規(guī)CMOS四晶體管(4T)像素單元10的示意圖。圖1A是單元10的俯視圖；圖1B是圖1A中單元10沿直線A-A’的截面圖。圖示的單元10包括鉸接(pinned)光電二極管13作為光電傳感器。或者，CMOS單元10可以包括光電柵、光電導(dǎo)體或其他光子至電荷轉(zhuǎn)換裝置來(lái)取代鉸接光電二極管13作為光生電荷的初始累積區(qū)域。光電二極管13包括在p型半導(dǎo)體襯底層2中形成的p+表面累積層5和下面的n-累積區(qū)14。
圖1的像素單元10具有用于將n-累積區(qū)域14中生成的光電荷轉(zhuǎn)移到浮動(dòng)擴(kuò)散區(qū)域3(即存儲(chǔ)區(qū)域)的轉(zhuǎn)移柵7。浮動(dòng)擴(kuò)散區(qū)域3還連接到源極跟隨器輸出晶體管的柵27。源極跟隨器輸出晶體管將輸出信號(hào)提供到具有柵37的行選擇訪問(wèn)晶體管，柵37用于選擇性地選通至端子(未示出)的輸出信號(hào)。在每個(gè)電荷從光電二極管13的n-區(qū)域14轉(zhuǎn)移之前，具有柵17的復(fù)位晶體管將浮動(dòng)擴(kuò)散區(qū)域3復(fù)位到指定的電荷級(jí)。
圖示的鉸接光電二極管13在p型襯底2上形成。例如還有可能在n型外延層中具有p型襯底基極。光電二極管13的n-累積區(qū)13和p+累積區(qū)5被分隔在絕緣區(qū)9和電荷轉(zhuǎn)移柵7之間。圖示的常規(guī)鉸接光電二極管13具有p+/n-/p-結(jié)構(gòu)。
包括CMOS成像器像素10的成像器像素通常具有低信噪比以及窄動(dòng)態(tài)范圍，因?yàn)樗鼈儫o(wú)法充分地收集、轉(zhuǎn)移和存儲(chǔ)光電傳感器的光敏區(qū)域所收集的電荷。此外，這些像素還承受kTC噪聲的影響，這種噪聲是像素復(fù)位期間生成的一種熱相關(guān)噪聲。kTC噪聲涉及擴(kuò)散區(qū)域或存儲(chǔ)電容器復(fù)位期間電壓的隨機(jī)變化。
因?yàn)橄袼仉娦盘?hào)的大小非常小，所以像素的信噪比和動(dòng)態(tài)范圍應(yīng)該盡可能高。此外，客戶需求越來(lái)越傾向于要求更高動(dòng)態(tài)范圍的應(yīng)用。使用附加的柵來(lái)增加像素的功能操作(例如電子快門(mén))，然而會(huì)增加像素的大小或降低像素的填充系數(shù)。
為解決縮放的像素中的白噪聲同時(shí)提供電子快門(mén)而提出的一個(gè)發(fā)明是快門(mén)柵。當(dāng)在像素設(shè)計(jì)中實(shí)現(xiàn)快門(mén)柵時(shí)，還添加存儲(chǔ)節(jié)點(diǎn)，以便將光電二極管13內(nèi)累積的電荷通過(guò)快門(mén)柵轉(zhuǎn)移到存儲(chǔ)節(jié)點(diǎn)。附加的存儲(chǔ)節(jié)點(diǎn)能夠在電荷轉(zhuǎn)移到浮動(dòng)擴(kuò)散節(jié)點(diǎn)之前使浮動(dòng)擴(kuò)散節(jié)點(diǎn)復(fù)位和讀出，由此能夠?qū)崿F(xiàn)相關(guān)的雙取樣和kTC噪聲的降低。像素可以存儲(chǔ)的電荷量也增加了，因?yàn)檫x通的存儲(chǔ)節(jié)點(diǎn)具有比光電二極管節(jié)點(diǎn)更大的電荷存儲(chǔ)容量。引入快門(mén)柵的像素的示例是轉(zhuǎn)讓給MicronTechnology有限公司的美國(guó)申請(qǐng)?zhí)?0/721191，它通過(guò)引用結(jié)合于本文。
此外，在常規(guī)像素單元中，當(dāng)電荷從光轉(zhuǎn)換裝置轉(zhuǎn)移到讀出電路時(shí)，在光生電荷的路徑中可能存在勢(shì)壘。這種勢(shì)壘可能阻止一部分光生電荷達(dá)到讀出電路，由此降低像素單元的電荷轉(zhuǎn)移效率，同時(shí)也降低最終圖像的質(zhì)量。因此，所需要的是一種相對(duì)簡(jiǎn)單的方法，用于利用具有電荷丟失低的良好電荷轉(zhuǎn)移特征的電子快門(mén)制造像素單元。

發(fā)明內(nèi)容
本發(fā)明的示范實(shí)施例提供一種制造具有全局快門(mén)柵結(jié)構(gòu)的像素單元的方法，其中在光電傳感器與第一電荷存儲(chǔ)區(qū)之間提供第一選通電荷勢(shì)壘，在第一電荷存儲(chǔ)區(qū)與浮動(dòng)擴(kuò)散區(qū)之間提供選通第二電荷勢(shì)壘。全局快門(mén)柵控制第一電荷勢(shì)壘，而轉(zhuǎn)移柵控制第二電荷勢(shì)壘。
根據(jù)本發(fā)明的一個(gè)修改的示范實(shí)施例，還在像素傳感器單元上形成電容性結(jié)構(gòu)以便提供整體增加的電荷存儲(chǔ)容量。


參考附圖通過(guò)下文對(duì)提供的示范實(shí)施例的詳細(xì)描述，將使本發(fā)明的前述和其他優(yōu)點(diǎn)及特征更為顯而易見(jiàn)。
圖1A是常規(guī)像素傳感器單元的俯視圖；圖1B是圖1A中常規(guī)像素傳感器單元沿直線A-A’的截面圖；圖2A是根據(jù)本發(fā)明構(gòu)造的示范像素傳感器單元的俯視圖；圖2B是圖2A中示范像素傳感器單元沿直線B-B’的截面圖；圖3A是根據(jù)第一示范實(shí)施例的初始制造階段截取的圖2A中示范像素傳感器單元的截面圖；
圖3B是根據(jù)第二示范實(shí)施例的初始制造階段截取的圖2A中示范像素傳感器單元的截面圖；圖4是圖3A和3B中所示的制造階段之后的制造階段截取的圖2A中示范像素傳感器單元的截面圖；圖5是圖4中所示的制造階段之后的制造階段截取的圖2A中示范像素傳感器單元的截面圖；圖6是圖5中所示的制造階段之后的制造階段截取的圖2A中示范像素傳感器單元的截面圖；圖7是圖6中所示的制造階段之后的制造階段截取的圖2A中示范像素傳感器單元的截面圖；圖8是圖7中所示的制造階段之后的制造階段截取的圖2A中示范像素傳感器單元的截面圖；圖9是圖8中所示的制造階段之后的制造階段截取的圖2A中示范像素傳感器單元的截面圖；圖10是圖9中所示的制造階段之后的制造階段截取的圖2A中示范像素傳感器單元的截面圖；圖11是圖10中所示的制造階段之后的制造階段截取的圖2A中示范像素傳感器單元的截面圖；圖12是圖11中所示的制造階段之后的制造階段截取的圖2A中示范像素傳感器單元的截面圖；圖13是圖12中所示的制造階段之后的制造階段截取的圖2A中示范像素傳感器單元的截面圖；圖14圖示包括根據(jù)本發(fā)明構(gòu)造的示范像素傳感器單元的成像裝置的框圖；以及圖15示出包括根據(jù)本發(fā)明構(gòu)造的至少一個(gè)成像器裝置的處理器系統(tǒng)。
具體實(shí)施例方式
在下文的詳細(xì)描述中，參考了構(gòu)成其一部分的附圖，以及其中通過(guò)說(shuō)明的方式示出可以實(shí)施本發(fā)明的特定實(shí)施例。這些實(shí)施例給予充分詳細(xì)的描述，以使本領(lǐng)域技術(shù)人員能夠?qū)嵤┍景l(fā)明，并且要理解可以利用其他實(shí)施例，以及在不背離本發(fā)明精神和范圍的前提下可以進(jìn)行結(jié)構(gòu)、邏輯和電氣方面的更改。
術(shù)語(yǔ)“襯底”應(yīng)理解為基于半導(dǎo)體的材料，包括硅、絕緣體上覆硅(SOI)或藍(lán)寶石上覆硅(SOS)技術(shù)、摻雜和非摻雜半導(dǎo)體、基極半導(dǎo)體基礎(chǔ)支持的硅的外延層以及其他半導(dǎo)體結(jié)構(gòu)。而且，當(dāng)下文描述中涉及到“襯底”時(shí)，可能利用了先前的過(guò)程步驟來(lái)形成基極半導(dǎo)體結(jié)構(gòu)或基礎(chǔ)中的區(qū)域或結(jié)。此外，半導(dǎo)體無(wú)需是硅基的，但是可以基于硅-鍺、鍺或砷化鎵。
術(shù)語(yǔ)“像素”涉及包含用于將光輻射轉(zhuǎn)換成電信號(hào)的光電傳感器和晶體管的圖片元素單元。為了說(shuō)明的目的，附圖和本文的描述中圖示了代表性的像素，通常成像器中所有像素的制造將以相似的方式同時(shí)進(jìn)行。
雖然在本文中本發(fā)明是參考一個(gè)像素單元的體系結(jié)構(gòu)和制造來(lái)描述的，但是應(yīng)該理解到這是成像器裝置的陣列(例如(圖14)成像器裝置308的陣列240)中多個(gè)像素單元的代表?，F(xiàn)在參考附圖，其中相似附圖標(biāo)記表示相似部件，圖2A和圖2B分別示出示范像素單元100的俯視圖和截面圖。像素單元100具有構(gòu)建電荷勢(shì)壘的摻雜區(qū)，該電荷勢(shì)壘既用于阻止電荷從光電傳感器(例如光電二極管124)經(jīng)快門(mén)晶體管110到存儲(chǔ)區(qū)域114，又用于將電荷有效地從光電傳感器(例如光電二極管124)經(jīng)快門(mén)晶體管110轉(zhuǎn)移到存儲(chǔ)區(qū)域114，并從此處經(jīng)轉(zhuǎn)移晶體管130到浮動(dòng)擴(kuò)散區(qū)134，并從此處經(jīng)轉(zhuǎn)移晶體管130到浮動(dòng)擴(kuò)散區(qū)134，其將像素信號(hào)提供到源極跟隨器晶體管137的柵以用于輸出。
像素單元100在p型襯底101中形成。像素單元100在襯底101中具有三個(gè)大的p阱，如圖2B所示。兩個(gè)摻雜區(qū)104、124形成光電二極管結(jié)構(gòu)。表面摻雜區(qū)124作為說(shuō)明是摻雜的p型。位于第一摻雜區(qū)124下方的第二摻雜區(qū)104作為說(shuō)明是n型。第二摻雜區(qū)是電荷累積區(qū)104。這兩個(gè)摻雜區(qū)104、124在襯底101中構(gòu)成p/n/p光電二極管。位于累積區(qū)104任何一側(cè)的是p型摻雜區(qū)150、151。摻雜區(qū)151在例如累積區(qū)104和第一電荷存儲(chǔ)區(qū)114之間構(gòu)建受控電荷勢(shì)壘并緩解這些區(qū)之間的泄漏。摻雜區(qū)150在絕緣區(qū)109邊緣處緩解泄漏。
電荷存儲(chǔ)區(qū)114在襯底101中、在p阱161的至少部分內(nèi)部形成。部分位于第一電荷存儲(chǔ)區(qū)114上方的是電荷存儲(chǔ)柵110。在操作中，電荷存儲(chǔ)柵110通過(guò)降低兩個(gè)區(qū)104、114之間的電荷勢(shì)壘來(lái)將電荷從光電二極管的累積區(qū)104轉(zhuǎn)移到電荷存儲(chǔ)區(qū)114。應(yīng)該理解到當(dāng)將像素單元100并入像素陣列240中(圖14)時(shí)，必須通過(guò)導(dǎo)線將快門(mén)存儲(chǔ)柵110的每一個(gè)電氣連接在一起，以便同時(shí)打開(kāi)和關(guān)閉每個(gè)存儲(chǔ)柵110以執(zhí)行全局快門(mén)。
接下來(lái)，在電荷存儲(chǔ)柵110附近形成轉(zhuǎn)移晶體管柵堆疊130。與電荷存儲(chǔ)柵110一樣，轉(zhuǎn)移晶體管柵堆疊130規(guī)定將電荷從電荷存儲(chǔ)區(qū)114轉(zhuǎn)移到浮動(dòng)擴(kuò)散區(qū)134。浮動(dòng)擴(kuò)散區(qū)134是在襯底101中至少部分在p阱162內(nèi)部形成的輕微摻雜的n型區(qū)。附加p型摻雜區(qū)152位于電荷存儲(chǔ)區(qū)114和浮動(dòng)擴(kuò)散區(qū)134之間。此p型摻雜區(qū)152提供這兩個(gè)區(qū)114、134之間的電荷流的受控電荷勢(shì)壘。
如圖2B所示，將浮動(dòng)擴(kuò)散區(qū)134電氣連接到源極跟隨器晶體管137的柵以用于讀出操作。復(fù)位晶體管127還連接到浮動(dòng)擴(kuò)散區(qū)134，并且用于將擴(kuò)散區(qū)134的電荷復(fù)位。像素單元100還具有行選擇晶體管147，它將源極跟隨器晶體管137的輸出連接到像素陣列的相關(guān)聯(lián)的列線路125。
像素單元100還具有位于單元100的任何一側(cè)上的淺槽絕緣區(qū)109。每個(gè)絕緣區(qū)109位于p阱內(nèi)。在絕緣區(qū)109上方形成的是電容器結(jié)構(gòu)119，它用于進(jìn)一步增加單元100的電荷容量。應(yīng)該理解的是電容性結(jié)構(gòu)119還可以在像素單元100上其他位置處形成，包括電氣連接到電荷存儲(chǔ)區(qū)114或浮動(dòng)擴(kuò)散區(qū)134的任何一個(gè)的位置。
在像素單元100作為成像器裝置308的一部分(圖14)的操作中，像素單元100中的存儲(chǔ)節(jié)點(diǎn)114使浮動(dòng)擴(kuò)散區(qū)134能夠被復(fù)位，并在通過(guò)存儲(chǔ)區(qū)114之后光電二極管累積區(qū)104處始發(fā)的光生電荷向浮動(dòng)擴(kuò)散區(qū)134進(jìn)行電荷轉(zhuǎn)移之前被讀出。這還允許對(duì)像素單元100雙重取樣，并減少kTC噪聲。像素100可以存儲(chǔ)的電荷的總量增加了，因?yàn)檫x通存儲(chǔ)節(jié)點(diǎn)114具有比浮動(dòng)擴(kuò)散節(jié)點(diǎn)134更大的電荷存儲(chǔ)容量。
此外，還提高了像素單元100的電荷轉(zhuǎn)移效率，因?yàn)榇鎯?chǔ)柵110和轉(zhuǎn)移柵130有效地控制電荷累積區(qū)104、電荷存儲(chǔ)區(qū)域114和浮動(dòng)擴(kuò)散區(qū)134之間的電荷勢(shì)壘，以確保將光電二極管累積區(qū)104中生成的電荷完全轉(zhuǎn)移，然后將其移動(dòng)到浮動(dòng)擴(kuò)散區(qū)134。具體來(lái)說(shuō)，當(dāng)控制電路250將存儲(chǔ)柵110開(kāi)啟時(shí)，電荷存儲(chǔ)區(qū)104、114之間的勢(shì)壘被降低，因?yàn)閜型區(qū)151被有效地反轉(zhuǎn)，由此使累積的電子能夠從累積區(qū)104流到電荷存儲(chǔ)區(qū)114。相似地，當(dāng)轉(zhuǎn)移柵130開(kāi)啟時(shí)，電荷存儲(chǔ)區(qū)114、134之間的勢(shì)壘被降低，由此允許累積的電子從電荷存儲(chǔ)區(qū)114流到浮動(dòng)擴(kuò)散區(qū)134。
現(xiàn)在參考圖3A-13，描述根據(jù)第一示范實(shí)施例制造像素單元100的方法。制造的初始階段(圖3A)過(guò)程中，在半導(dǎo)體襯底101中形成絕緣區(qū)109。淺槽絕緣是一種用于形成絕緣區(qū)109的技術(shù)，當(dāng)然還可以采用本領(lǐng)域中公知的其他技術(shù)。在襯底101的頂面上形成犧牲氧化層102。氧化層102幫助保護(hù)襯底表面在如下處理期間免受損壞和污染。可以通過(guò)將硅襯底101表面氧化以形成一層氧化硅102來(lái)形成犧牲氧化層102，該層氧化硅通常具有范圍約為50到150埃厚的厚度。
接下來(lái)，如圖4所示，在犧牲氧化層102上形成一層光阻。根據(jù)需要對(duì)光阻布圖和顯影，以形成摻雜物將被植入襯底101的開(kāi)口。接下來(lái)，使用任何適合的n型摻雜物，形成n型摻雜區(qū)104(電荷累積區(qū))和114(電荷存儲(chǔ)區(qū))。n型摻雜區(qū)104、114可以具有每cm3約為1e16到約1e18個(gè)基本單位的范圍內(nèi)，優(yōu)選地在每cm3約為5e16到約5e17個(gè)基本單位的范圍內(nèi)的濃度。然后從襯底101表面剝離光阻層和犧牲氧化層。此后，在襯底101上形成柵氧化層102。柵氧化層103可以由任何適合的柵電介質(zhì)材料形成。
作為制造的前兩個(gè)階段的備選，圖3B圖示根據(jù)本發(fā)明第二示范實(shí)施例制造像素單元100的備選方法。具體而言，參考圖3B，通過(guò)將襯底101的上表面氧化來(lái)形成犧牲氧化層102，但是在形成之后立即移除犧牲氧化層102。在此位置中，在襯底101的表面形成柵氧化層103。柵氧化層103可以由任何適合的柵氧化材料形成，包括但不限于二氧化硅。完成此步驟之后，余下的制造步驟對(duì)于每種方法均是完全相同的。因此，應(yīng)該理解余下的附示用于制造最初根據(jù)剛剛描述的示范方法制造的像素單元100的余下步驟。
轉(zhuǎn)到圖5，在柵氧化層103上沉積多晶硅層105。接下來(lái)，如圖6所示，覆蓋層閾值電壓(Vt)調(diào)整植入將p型摻雜物沉積到襯底101中。圖7圖示掩蔽的Vt調(diào)整植入，這是通過(guò)沉積光阻層并對(duì)其布圖以形成選擇性的摻雜物開(kāi)口來(lái)實(shí)現(xiàn)的。可以利用任何適合的p型摻雜物。執(zhí)行該步驟以便調(diào)整后續(xù)形成的晶體管的閾值電壓并構(gòu)建電子流出累積區(qū)104和流進(jìn)第一存儲(chǔ)區(qū)114和浮動(dòng)擴(kuò)散區(qū)134的受控電荷勢(shì)壘(圖2B)。所形成的p型區(qū)150、151、152以虛線圖示。這些p型摻雜區(qū)150、151、152可以具有每cm3約為1e16到約1e18個(gè)基本單位的范圍內(nèi)，優(yōu)選地在每cm3約為5e16到5e17個(gè)基本單位的范圍內(nèi)的p型摻雜物濃度。
接下來(lái)，如圖8所示，在襯底上沉積多個(gè)層。在多晶硅層105上形成絕緣層107。然后在絕緣層107上沉積第二多晶硅層108。在所有的層103、105、107、108上形成基于原硅酸四乙酯(TEOS)的氧化層以形成TEOS基氧化罩(oxide cap)。如圖9所示，接下來(lái)采用適合的光阻，并選擇性地移除大多數(shù)絕緣層107、第二多晶硅層108和TEOS罩層。在絕緣區(qū)109上方的區(qū)域中，保留層103、105、107、109、TEOS的每一個(gè)，由此形成電容性結(jié)構(gòu)119。在像素單元100的余下部分之上，僅保留柵氧化103和第一多晶硅層105。
然后，蝕刻?hào)叛趸?03和多晶硅105層以形成如圖10所示的柵堆疊。接下來(lái)，沉積另一個(gè)光阻層并對(duì)其布圖，以形成用于摻雜物植入的開(kāi)口。然后將適合的p型摻雜物植入到襯底101以形成p阱160、161、162。這些p阱可以具有每cm3約為5e15到約1e18個(gè)基本單位的范圍內(nèi)，優(yōu)選地在每cm3約為1e16到1e17個(gè)基本單位的范圍內(nèi)的p型摻雜物濃度。接下來(lái)，剝離光阻層，并在襯底101的表面上生長(zhǎng)氧化層120(圖11)。氧化層120在每個(gè)電容性結(jié)構(gòu)119上以及圍繞柵堆疊110、130形成絕緣罩和側(cè)壁。
如圖12所示，形成光阻層并對(duì)其布圖，以使之存在于摻雜區(qū)104的區(qū)域上以外的任何位置。在此區(qū)域中，將p型摻雜物植入到襯底101以形成p型表面區(qū)124。表面區(qū)124的摻雜濃度可以在每cm3約為2e17到約5e19個(gè)基本單位的范圍內(nèi)，優(yōu)選地在每cm3約為5e17到約5e18個(gè)基本單位的范圍內(nèi)。然后剝離光阻層，并在單元100上的襯底101上形成另一個(gè)光阻層并對(duì)其布圖，如圖13所示。通過(guò)光阻上布圖的開(kāi)口植入N型摻雜物，以便在襯底101中構(gòu)建浮動(dòng)擴(kuò)散區(qū)134。浮動(dòng)擴(kuò)散區(qū)134具有每cm3約為1e17到約2e20個(gè)基本單位的范圍內(nèi)，優(yōu)選地在每cm3約為5e17到5e18個(gè)基本單位的范圍內(nèi)的n型摻雜物濃度。浮動(dòng)擴(kuò)散區(qū)134位于p阱162內(nèi)。
在此階段，示范像素傳感器單元100的形成基本完成?？梢愿鶕?jù)需要使用附加處理步驟形成絕緣光電裝置屏蔽層以及互連金屬化層。
圖14圖示具有像素陣列240的示范CMOS成像器308的框圖，該像素陣列240包括按預(yù)定數(shù)量的列和行安排的多個(gè)像素100，其中每個(gè)像素單元作為上文描述的圖示實(shí)施例的其中之一來(lái)構(gòu)造。連接到陣列240的是信號(hào)處理電路，如上所述，它的至少一部分可以在襯底中形成。由行選擇線路同時(shí)將陣列204中的每個(gè)行的像素全部開(kāi)啟，由各個(gè)列選擇線路選擇性地輸出每個(gè)列的像素。提供多個(gè)行和列線路以實(shí)現(xiàn)整個(gè)陣列240。由行驅(qū)動(dòng)器245響應(yīng)行地址解碼器255選擇性地激活行線路。由列驅(qū)動(dòng)器260響應(yīng)列地址解碼器270選擇性地激活列選擇線路。由此，為每個(gè)像素提供一個(gè)行和列地址。
由定時(shí)和控制電路250操作CMOS成像器，該電路控制地址解碼器255、270以選擇適合的行和列線路來(lái)執(zhí)行像素讀出?？刂齐娐?50還控制行和列驅(qū)動(dòng)器電路245、260，以便它們將驅(qū)動(dòng)電壓施加到被選擇的行和列線路的驅(qū)動(dòng)晶體管。由樣本和保持電路261讀取像素列信號(hào)，通常包括像素復(fù)位信號(hào)(Vrst)和像素圖像信號(hào)(Vsig)。在復(fù)位柵127將浮動(dòng)擴(kuò)散區(qū)134復(fù)位之后立即從像素100讀取Vrst。Vsig表示像素單元100的光敏部件響應(yīng)施加的光生成的電荷的量。由差分放大器262為每個(gè)像素生成差分信號(hào)(Vrst-Vsig)，并由模數(shù)轉(zhuǎn)換器275(ADC)將其數(shù)字化。模數(shù)轉(zhuǎn)換器275將數(shù)字化的像素信號(hào)提供到圖像處理器280，其形成并輸出數(shù)字圖像。
圖15圖示一種基于處理器的系統(tǒng)1100，包括具有根據(jù)本文描述的方法構(gòu)造的像素的成像裝置308。例如，像素可以是根據(jù)上文描述的本發(fā)明的示范實(shí)施例構(gòu)造的示范像素單元100?；谔幚砥鞯南到y(tǒng)1100是具有可以包括圖像傳感器裝置的數(shù)字電路的系統(tǒng)的示范。在不作限制的情況下，此類(lèi)系統(tǒng)可以包括計(jì)算機(jī)系統(tǒng)、攝像機(jī)系統(tǒng)、掃描儀、機(jī)器視覺(jué)、車(chē)輛導(dǎo)航、視頻電話、監(jiān)視系統(tǒng)、自動(dòng)聚焦系統(tǒng)、星跟蹤器系統(tǒng)、運(yùn)動(dòng)檢測(cè)系統(tǒng)、圖像穩(wěn)定系統(tǒng)和數(shù)據(jù)壓縮系統(tǒng)。
基于處理器的系統(tǒng)1100，例如攝像機(jī)系統(tǒng)一般包括如微處理器的中央處理單元(CPU)1102，它通過(guò)總線1104與輸入/輸出(I/0)裝置1106通信。成像裝置308還通過(guò)總線1104與CPU 1102通信，可以包括具有如上文論述構(gòu)造的示范像素單元100的CMOS像素陣列?；谔幚砥鞯南到y(tǒng)1100還包括也通過(guò)總線1104與CPU 1102通信的隨機(jī)存取存儲(chǔ)器(RAM)1110，并可以包括例如閃速存儲(chǔ)器的可拆卸存儲(chǔ)器1115。成像裝置308可以與諸如CPU、數(shù)字信號(hào)處理器或微處理器的處理器組合，可以具有或不具有單個(gè)集成電路上的存儲(chǔ)器或在與處理器不同的芯片上的存儲(chǔ)器?；谔幚砥鞯南到y(tǒng)1100中的存儲(chǔ)器裝置的任何一個(gè)可以存儲(chǔ)采用上文描述的方法的軟件。
上文描述和附圖僅視為實(shí)現(xiàn)本發(fā)明特征和優(yōu)點(diǎn)的示范實(shí)施例的說(shuō)明。在不背離本發(fā)明精神和范圍的前提下可以對(duì)特定過(guò)程條件和結(jié)構(gòu)作修改和替代。因此，本發(fā)明并不視為局限于上面描述和附圖，而是僅由所附權(quán)利要求的范圍內(nèi)限定。
權(quán)利要求
1.一種形成圖像傳感器像素結(jié)構(gòu)的方法，所述方法包括在第二傳導(dǎo)性類(lèi)型的襯底中形成第一傳導(dǎo)性類(lèi)型的第一和第二摻雜區(qū)，所述第一和第二摻雜區(qū)對(duì)應(yīng)于電荷存儲(chǔ)區(qū)；在所述襯底中形成第三和第四摻雜區(qū)，以使所述第一摻雜區(qū)位于所述第三摻雜區(qū)下方以形成光傳感器，并且所述第四摻雜區(qū)至少部分地位于所述第一和第二摻雜區(qū)之間以在所述第一和第二摻雜區(qū)之間形成電荷勢(shì)壘；在所述第二和所述第四區(qū)的至少一部分上方形成柵結(jié)構(gòu)，以使所述柵結(jié)構(gòu)操作性地降低所述電荷勢(shì)壘并將電荷從所述第一摻雜區(qū)選通到所述第二摻雜區(qū)。
2.如權(quán)利要求1所述的方法，還包括如下步驟與所述第二摻雜區(qū)橫向布置地形成所述第一傳導(dǎo)性類(lèi)型的第五摻雜區(qū)；以及形成柵結(jié)構(gòu)以用于將電荷從所述第二摻雜區(qū)選通到所述第五摻雜區(qū)。
3.如權(quán)利要求1所述的方法，還包括形成所述第五摻雜區(qū)位于其中的所述第二傳導(dǎo)性類(lèi)型的阱。
4.如權(quán)利要求1所述的方法，其中，所述第四摻雜區(qū)在所述第二傳導(dǎo)性類(lèi)型的摻雜阱內(nèi)形成。
5.如權(quán)利要求1所述的方法，其中，所述第三摻雜區(qū)至少部分地耦合到所述襯底。
6.如權(quán)利要求3所述的方法，還包括在所述襯底中形成所述第二傳導(dǎo)性類(lèi)型的第六摻雜區(qū)并且位于所述第二和第四摻雜區(qū)之間的步驟。
7.如權(quán)利要求1所述的方法，其中，通過(guò)形成所述第二傳導(dǎo)性類(lèi)型的第七摻雜區(qū)和所述第二傳導(dǎo)性類(lèi)型的第八摻雜區(qū)來(lái)形成所述第三摻雜區(qū)。
8.如權(quán)利要求1所述的方法，其中，通過(guò)形成所述第二傳導(dǎo)性類(lèi)型的第九摻雜區(qū)和所述第二傳導(dǎo)性類(lèi)型的第十摻雜區(qū)來(lái)形成所述第四摻雜區(qū)，所述第十摻雜區(qū)形成至少部分位于所述第一和第二摻雜區(qū)之間的所述第二傳導(dǎo)性類(lèi)型的阱。
9.一種形成成像器像素傳感器單元的方法，所述方法包括如下步驟在襯底中形成光敏部件，所述光敏部件包括電荷累積區(qū)；形成用于從所述電荷累積區(qū)接收電荷的第一電荷存儲(chǔ)區(qū)；在所述電荷累積區(qū)與所述電荷存儲(chǔ)區(qū)之間形成第一可控電荷勢(shì)壘；至少部分地在所述第一電荷存儲(chǔ)區(qū)和可控電荷勢(shì)壘上形成第一柵結(jié)構(gòu)，所述第一柵結(jié)構(gòu)可操作地通過(guò)降低所述第一電荷勢(shì)壘將電荷從所述電荷累積區(qū)轉(zhuǎn)移到所述第一電荷存儲(chǔ)區(qū)；形成用于從第一電荷存儲(chǔ)區(qū)接收電荷的第二電荷存儲(chǔ)區(qū)；在所述第一電荷存儲(chǔ)區(qū)與所述第二電荷存儲(chǔ)區(qū)之間形成第二可控電荷勢(shì)壘；形成第二柵結(jié)構(gòu)，所述第二柵結(jié)構(gòu)可操作地通過(guò)降低所述第二電荷勢(shì)壘將電荷從所述第一電荷存儲(chǔ)區(qū)轉(zhuǎn)移到所述第二電荷存儲(chǔ)區(qū)；以及形成電容性結(jié)構(gòu)以用于提供用于所述像素單元的額外電荷存儲(chǔ)容量。
10.如權(quán)利要求9所述的方法，其中，所述形成光敏部件的步驟包括形成p/n/p光電二極管。
11.如權(quán)利要求9所述的方法，其中，所述形成電容性結(jié)構(gòu)的步驟包括在絕緣區(qū)上形成電容器。
12.如權(quán)利要求9所述的方法，其中，所述形成電容性結(jié)構(gòu)的步驟包括，形成電氣連接到所述第一和所述第二電荷存儲(chǔ)區(qū)中的至少一個(gè)的電容器。
13.如權(quán)利要求9所述的方法，還包括在所述襯底中形成摻雜阱的步驟。
14.如權(quán)利要求13所述的方法，其中，所述摻雜阱是p阱。
15.如權(quán)利要求14所述的方法，其中，所述第一和所述第二電荷存儲(chǔ)區(qū)中的至少一個(gè)至少部分地位于p阱內(nèi)。
16.如權(quán)利要求15所述的方法，其中，所述第二存儲(chǔ)區(qū)位于p阱內(nèi)。
17.如權(quán)利要求14所述的方法，其中，至少一個(gè)p阱位于所述第一柵結(jié)構(gòu)下方。
18.如權(quán)利要求9所述的方法，其中，所述第二存儲(chǔ)區(qū)包括浮動(dòng)擴(kuò)散區(qū)。
19.如權(quán)利要求18所述的方法，其中，所述浮動(dòng)擴(kuò)散區(qū)還電氣連接到復(fù)位晶體管，所述復(fù)位晶體管用于將所述浮動(dòng)擴(kuò)散區(qū)處的電荷復(fù)位。
20.如權(quán)利要求9所述的方法，其中，所述形成第一和第二電荷存儲(chǔ)區(qū)的步驟包括，將n型摻雜物植入到所述襯底的預(yù)定區(qū)域中的步驟。
21.如權(quán)利要求20所述的方法，其中，所述電荷累積區(qū)和所述第一電荷存儲(chǔ)區(qū)是n型摻雜區(qū)，其摻雜物濃度在每cm3約1e16到每cm3約1e18個(gè)基本單位的范圍內(nèi)。
22.一種形成圖像傳感器單元的方法，所述方法包括如下步驟提供具有第一摻雜物濃度的p型襯底；在所述襯底中形成n型光生電荷累積區(qū)；通過(guò)如下步驟在所述襯底中形成對(duì)電荷流出所述累積區(qū)的受控勢(shì)壘形成具有第二摻雜物濃度的第一p型阱區(qū)；形成至少部分地位于在所述第一p型阱區(qū)內(nèi)且具有第三摻雜物濃度的第一p型溝道區(qū)。
23.如權(quán)利要求22所述的方法，還包括形成具有至少部分地在所述第一p型阱區(qū)上形成的柵的晶體管的步驟，其中所述晶體管能夠控制所述受控勢(shì)壘。
24.如權(quán)利要求22所述的方法，還包括形成與所述溝道區(qū)相鄰的第一電荷存儲(chǔ)區(qū)的步驟。
25.如權(quán)利要求24所述的方法，還包括形成與所述第一電荷存儲(chǔ)區(qū)相鄰的第二p型溝道區(qū)的步驟。
26.如權(quán)利要求25所述的方法，還包括形成與所述第二溝道區(qū)相鄰地形成的第二電荷存儲(chǔ)區(qū)的步驟。
27.如權(quán)利要求26所述的方法，其中，形成第一和第二電荷存儲(chǔ)區(qū)的步驟包括對(duì)所述襯底的預(yù)定區(qū)域摻雜n型。
28.如權(quán)利要求26所述的方法，還包括形成具有柵堆疊的轉(zhuǎn)移晶體管的步驟，所述柵堆疊能夠?qū)㈦姾蓮乃龅谝浑姾纱鎯?chǔ)區(qū)轉(zhuǎn)移到所述第二電荷存儲(chǔ)區(qū)。
29.如權(quán)利要求26所述的方法，其中，在第二p型阱區(qū)內(nèi)形成所述第二電荷存儲(chǔ)區(qū)。
30.如權(quán)利要求22所述的方法，其中，所述第一濃度在每cm3約5e17至約1e20個(gè)基本單位的范圍內(nèi)。
31.如權(quán)利要求30所述的方法，其中，所述第二濃度在每cm3約5e15至約1e18個(gè)基本單位的范圍內(nèi)。
32.如權(quán)利要求31所述的方法，其中，所述第二濃度在每cm3約1e16至約1e17個(gè)基本單位的范圍內(nèi)。
33.如權(quán)利要求30所述的方法，其中，所述第三濃度在每cm3約5e16至約1e18個(gè)基本單位的范圍內(nèi)。
34.如權(quán)利要求33所述的方法，其中，所述第三濃度在每cm3約1e16至約1e18個(gè)基本單位的范圍內(nèi)。
全文摘要
一種制造具有快門(mén)柵結(jié)構(gòu)的像素單元的方法。在光電二極管與第一電荷存儲(chǔ)區(qū)之間以及第一存儲(chǔ)區(qū)與浮動(dòng)擴(kuò)散區(qū)之間分別構(gòu)建第一和第二電荷勢(shì)壘。形成全局快門(mén)柵以控制電荷勢(shì)壘，并通過(guò)有效地降低第一電荷勢(shì)壘來(lái)將電荷從光電二極管轉(zhuǎn)移到第一電荷存儲(chǔ)區(qū)。轉(zhuǎn)移晶體管執(zhí)行操作以通過(guò)降低第二電荷勢(shì)壘來(lái)將電荷從第一存儲(chǔ)區(qū)轉(zhuǎn)移到浮動(dòng)擴(kuò)散區(qū)。
文檔編號(hào)H01L27/146GK101040384SQ200580035207
公開(kāi)日2007年9月19日 申請(qǐng)日期2005年8月15日 優(yōu)先權(quán)日2004年8月24日
發(fā)明者I·佩特里克, 洪性權(quán) 申請(qǐng)人:微米技術(shù)有限公司